7mos反相器
合集下载
第七章MOS 反相器
Vi
CMOS反相器电压传输特性VTC
NMOS截止 PMOS线性 NMOS饱和 PMOS线性
2.5 a 2
b
c
Vout (V)
1.5 1 0.5
d
NMOS饱和 PMOS饱和
0 0 0.5 1 1.5
NMOS线性 PMOS饱和 NMOS线性 e PMOS截止
f
2
2.5
Vin (V)
四、
CMOS反相器VTC分析
MI
2. 电压传输特性曲线的推导
3. 基本特性 VDD VOL 1+2KI RL(VOHVTI) VDD RL RL若小：VOL高， Vo 功耗大， tr小; VOH
Vi
Vo W/L若小(即K I 小)：VOL高，功 MN 耗小，t 大。 f
RL减小
VOL 0
VILVIH Vi
7.1.2 E/E饱和负载NMOS反相器 1. 结构和工作原理 VDD ML Vi为低电平VOL时,MI截止,ML饱和 VOH=VDDVTL Vi为高电平VOH时,MI非饱和,ML饱和 KL(VDD-VOL-VTL)2= KI[2(VOH-VTI)VO-VO2] Vo (VDD VTL )2 MI 有比电路 VOL 2R(VOHVTI) (W/L)I KI 其中：R = K = (W/L)L L
VGL
Vi
1. 结构和自举原理(续) VDD VGL 自举过程： Vi 变为VOL ,ME截止,Vo上升， MB VGL随Vo上升(电容自举)， ML MB截止,ML逐渐由饱和进入 CB 非饱和导通，上升速度加快。 Vo ME 自举结果： tr缩短，VOH可达到VDD。
Vi
2. 寄生电容与自举率 VDD 由于寄生电容CO的存在： VGL CO = VGSL CB VGL = VGSL + Vo
MOS反相器
VDS ron = i DS
MOS反相器 反相器
2. MOS反相器 反相器
反相器是最基本的逻辑单元. 管构成反相器有四种类型: 反相器是最基本的逻辑单元.MOS管构成反相器有四种类型: 管构成反相器有四种类型 电阻负载MOS电路 ①电阻负载 电路 输入器件——增强型MOS管 ——增强型 输入器件——增强型 管 PEMOS导通电压小于零 导通电压小于零 负载—— ——电阻 负载——电阻 该电路在集成电路中很少用,在分离元件电路中常用. 该电路在集成电路中很少用,在分离元件电路中常用. PDMOS导通电压大于零 导通电压大于零 反相器: ②E/E MOS反相器:(Enhancement/Enhancement MOS) 反相器 / ) 输入器件——增强型 器件——增强型MOS管 输入器件——增强型 管 NEMOS导通电压大于零 导通电压大于零 负载——增强型MOS管 ——增强型 负载——增强型 管 反相器: ③E/D MOS反相器:(Enhancement/Depletion MOS) 反相器 /Depletion ) NDMOS导通电压小于零 导通电压小于零 输入器件——增强型 器件——增强型MOS管 输入器件——增强型 管 负载——耗尽型MOS管 ——耗尽型 负载——耗尽型 管 ④CMOS反相器(Complementary MOS) 反相器( ) 反相器 E/E MOS和E/D MOS均采用同一沟道的 均采用同一沟道的MOS管; 和 均采用同一沟道的 管 CMOS则采用不同沟道的 则采用不同沟道的MOS管构成反相器. 管构成反相器. 则采用不同沟道的 管构成反相器 输入器件——增强型 器件——增强型PMOS或增强型 或增强型NMOS 输入器件——增强型 或增强型 负载——增强型NMOS或增强型 负载——增强型 或增强型PMOS ——增强型 或增强型
反相器电路
MOS管的转移特性
• 下图给出NMOS和 PMOS管在恒流区的转 移特性，其中UTHN 和 UTHP为开启电压（阀值 电压），在半导体物 理中UTHN的定义为界面 反型层的电子浓度等 于P型衬底的多子浓度 时的栅极电压
MOS管的电流方程
• NMOS管在截止区，线 性区，恒流区的电路 方程如下所示
(5)EF段:随着UI进一步增大，当满足 UDD+UTHP≤Ui≤UDD时 P管截止，IDP=0，N管维持非饱和导通而招致UO=0。 有传输特性可见，在UTHN<Ui<UDD+UTHP之间，双管同时导 通反相器消耗直流功率。
噪声容限
CMOS反相器的噪声容限 所谓噪声容限，是指在噪声干扰下，逻辑关系发生偏离的 最大允许值，如下图，若输入信号中混入了干扰，当此干 扰大过反相器电压阀值时，则是原本是高电平的输入信号 翻转为低电平，则是原本是低电平的输入信号翻转为高电 平。 噪声容限有多种定义方法其中一种是以阀值电压UiT为界，则 低端的噪声容限为UNL，高端的噪声容限为UNH。
• •
PD1=CL/TC
UOL
UOH
(Uo UDD )d (Uo UDD )
UOL
UOH
(Uo)dUo CLfcUDD UDD
在UI变化的过程中管子的动态功耗 和CL,fc,UDD三者有关，CL越大，充放 电速度越慢，iD存在的时间越长， 功耗越大频率fc越高，功耗也越大 ，UDD越高，功耗也越大而且与UDD 平方成正比故降低电源电压对降低 功耗设计非常重要。
CMOS反相器的优点
• (b)(c)所示电路，两导管存在分压问题，故其称之为有比电 路，(d)电路不像它们因此不存在分压问题，因此CMOS反 相器是“无比电路”。
CMOS反相器电路设计
经典文论文题目：CMOS反相器电路设计、仿真及版图设计学生姓名：欧阳倩学号：20131060189专业：通信工程任课教师：梁竹关摘要：本文着重介绍了LTspice和LASI软件的相关设计原理和简单的设计操作，对此，我首先将从电路的工作原理方面介绍CMOS4反相器的结构、特性及其电路工作原理。
了解其工作原理是进行仿真和版图设计的基础。
然后我选择利用LTspice来进行CMOS反相器的设计仿真以此来证实其设计正确性，之后采用LASI画出符合工业设计的CMOS反相器的版图。
通过本次设计实验可以更加了解CMOS4反相器的工作原理，并掌握了CMOS4反相器的基本设计方法。
关键词：CMOS反相器LTspice LASI版图设计封装测试目录第一章引言 (4)第二章CMOS反相器 (4)2.1 CMOS反相器的结构原理 (4)2.2 CMOS反相器的特性分析 (5)第三章CMOS反相器的电路仿真 (8)3.1 CMOS反相器的电路图设计 (9)3.2 CMOS反相器的仿真及结果分析 (11)第四章CMOS反相器的版图设计 (12)结束语 (20)参考文献 (21)引言现在是一个电子信息高速发展得时代，电子产品无处不在，我们也越来越离不开各式各样的电子产品，集成电路作为电子产品的核心同样也受到了重视，电子设计也是当今社会的一大焦点问题，怎样才能设计出集性能、高效、便捷、低价为一体的电路器件又是当下人们急需解决的任务，因此培养集成设计人才也是众多高校重视的任务。
以MOS管作为开关元件的门电路称为MOS门电路。
由于MOS型集成门电路具有制造工艺简单、集成度高、功耗小以及抗干扰能力强等优点，因此它在数字集成电路产品中占据相当大的比例。
与TTL门电路相比，MOS门电路的速度较低。
MOS门电路有三种类型：使用P沟道管的PMOS电路、使用N沟道管的NMOS电路和同时使用PMOS和NMOS管的CMOS电路。
其中CMOS性能更优，因此CMOS门电路是应用较为普遍的逻辑电路之一。
最新7mos反相器汇总
一、电阻负载NMOS反相器
1. VIN≈0V时
VGS= VIN=0v< VGS(th)
S VGSVGS(th) G
N管截止
D
VDD RL
负载
D G
VIN=VGS S
VOUT=VDS
驱动管
VDD RL VOUT
2020/8/13
VOUT=VOH=VDD
2. VIN=VOH≈VDD时
VGS= VIN ≈ VDD > VGS(th)
7mos反相器
MOS反相器类型：
反相器是最基本的逻辑单元。MOS管构成反相器有四种类型： ①电阻负载MOS反相器
输入器件──增强型MOS管 负载──电阻 该电路在集成电路中很少用，在分离元件电路中常用。 ②E/E MOS反相器：（Enhancement/Enhancement MOS） 输入器件──增强型MOS管 负载──增强型MOS管 ③E/D MOS反相器：（Enhancement/Depletion MOS） 输入器件──增强型MOS管 负载──耗尽型MOS管 ④CMOS反相器（Complementary MOS） E/E MOS和E/D MOS均采用同一沟道的MOS管； CMOS则采用不同沟道的MOS管构成反相器。 输入器件──增强型PMOS或增强型NMOS 负载──增强型NMOS或增强型PMOS
2020/8/13
导电因子比：R
kE kD
[nCox(WL )]E [nCox(WL )]D
❖ E/D MOS反相器电压传输特性
VDD
D
Gn
(1)VOL与R有关， 为有比电路；
(2) MD和ME的宽 长比影响tf。
S D
in G n
(3)上升过程由 out 于负载管逐渐接
CMOS反相器
CMOS反相器设计制造
B
1
CMOS反相 器
由PMOS和NMOS
Vin
Vout
所组成的互补型电
路叫做
CMOS
B
2
CMOS反相器工作原理
当输入电压Vin为高电平时， PMOS截止，NMOS导通，Vout=0
VOL=0
Vin
Vout
当输入电压Vin为低电平时，
PMOS导通，NMOS截止，Vout=VDD
B
SUM
≥1
COUT
B
13
---用RTL描述的一位半加器
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY HADDER IS
PORT (A,B:IN STD_LOGIC;
SO,CO:OUT STD_LOGIC);
END ENTITY HADDER;
ARCHITECTURE FH1 OF HADDER IS
BEGIN
SO<=A XOR B;
CO<=A AND B;
END ARCHITECTURE FH1;
---或门的逻辑描述
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MYOR2 IS;
PORT(A,B:IN STD_LOGIC;
C: OUT STD_LOGIC );
忽视，减小漏电流功耗是目前的研究热点之
一。
B
10
CMOS 反相器版图
VDD
N Well PMOS
PMOS
In
Out
In
NMOS
Polysilicon
B
1
CMOS反相 器
由PMOS和NMOS
Vin
Vout
所组成的互补型电
路叫做
CMOS
B
2
CMOS反相器工作原理
当输入电压Vin为高电平时， PMOS截止，NMOS导通，Vout=0
VOL=0
Vin
Vout
当输入电压Vin为低电平时，
PMOS导通，NMOS截止，Vout=VDD
B
SUM
≥1
COUT
B
13
---用RTL描述的一位半加器
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY HADDER IS
PORT (A,B:IN STD_LOGIC;
SO,CO:OUT STD_LOGIC);
END ENTITY HADDER;
ARCHITECTURE FH1 OF HADDER IS
BEGIN
SO<=A XOR B;
CO<=A AND B;
END ARCHITECTURE FH1;
---或门的逻辑描述
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MYOR2 IS;
PORT(A,B:IN STD_LOGIC;
C: OUT STD_LOGIC );
忽视，减小漏电流功耗是目前的研究热点之
一。
B
10
CMOS 反相器版图
VDD
N Well PMOS
PMOS
In
Out
In
NMOS
Polysilicon
半导体集成电路_07MOS反相器-MOS晶体管.
非饱和区
饱和区
非饱和区的电流方程:
I DS W 1 Cox [(VGS VTH )VDS VDS 2 ] L 2
VDSsat=VGS-VTH
饱和区的电流方程:
VDS
G
S
I DS
1 W Cox (VGS VTH ) 2 2D L'
n+
n+
记住
p型硅基板
2018/12/2
ID
VGS
VDS VGS VTH
MOS晶体管
载流子的饱和速度引起的 Early Saturation
◙沟道长小于1微米时，NMOS饱和 ◙ NMOS和PMOS的饱和速度基本相同 ◙ PMOS不显著
饱和早期开始
2018/12/2
微小MOS晶体管
短沟道MOS晶体管电流解析式
2018/12/2
微小MOS晶体管
非饱和区
饱和区
VDSsat=VGS-VTH
VDS
I DS Cox W 1 [(VGS VTH )VDS VDS 2 ] (0<VDS<VGS-VTH) L 2
(0< VGS-VTH < VDS)
ID
I DS
2018/12/2
1 W Cox (VGS VTH ) 2 2 L'
VTH
VTH
VTH
影响MOS晶体管特性的几个重要参数 • MOS晶体管的宽长比（W/L)
栅极氧化膜的厚度tox
• MOS晶体管的开启电压VTH
沟道的掺杂浓度（NA) 衬底偏压（VBS)
2018/12/2
NMOS的IDS-VDS特性（沟道长>1m)
mos反相器的基本工作原理
mos反相器的基本工作原理
嘿呀！今天咱们来好好聊聊“MOS 反相器的基本工作原理” 呢！
首先呀，咱们得知道啥是MOS 反相器？哎呀呀，简单来说，它就是在数字电路中超级重要的一个小部件！
那它到底咋工作的呢？这可得好好说道说道！
1. 输入为高电平时哇！当输入是高电平的时候呢，MOS 管中的NMOS 会导通！哎呀呀，这意味着啥？意味着电流可以顺利通过，输出就变成低电平啦！是不是有点神奇？
2. 输入为低电平时嘿！要是输入是低电平呢，这时PMOS 导通！电流的走向就变啦，输出就变成高电平！哇塞，这一高一低的变化，可不就实现了反相的功能嘛！
再深入一点讲讲，MOS 反相器的性能还受到好多因素的影响呢！比如说管子的尺寸呀，沟道长度和宽度，这可都有讲究！还有阈值电压，这也会影响反相器的工作特性！哎呀呀，是不是感觉有点复杂？
但别担心，只要咱们一点点搞清楚这些，就能很好地理解MOS 反相器啦！
总的来说，MOS 反相器虽然看起来小小的，但它的作用可大着呢！它是构成各种复杂数字电路的基础呀！哇，想想看，要是没有它，那咱们的电脑、手机这些高科技玩意儿还怎么能正常工作呢？
怎么样，现在是不是对MOS 反相器的基本工作原理有点清楚
啦？。
第10讲 CMOS反相器资料
VOL NML VIL NML=VIL-VOL 内部 NML=VIL
驱动门
负载门
理想传输特性
VIH=VIL=1/2VDD,具有最大的噪声容限.
实际传输特性
VSP称为转换点电压或反相器的阈值电压,如何使VSP=1/2VDD?
转换点处反相器中MOS管的工作状态
正常工作条件: 要使输出 电压变化, 必须有 由定义: 所以:
实验结果
高偏斜 无偏斜 低偏斜
反相器的PN比
PN比：一个设计中， 反相器的P管“宽长比”与N管“宽长比” 之比，即（WP/LP)/(WN/LN)。PN比与工艺相关,一般在1.5-3. ”最佳PN比”可采用以下方式两种方式之一确定 （1）根据静态特性：使反相器的转换点电压为1/2VDD。 （2）根据动态特性：使反相器的tplh和tphl相等。 两种方法本应一致，但实际略有区别。 典型情况LN=LP=L(min)，PN比等价于P管和N管的宽度比。
要使逻辑电路可靠工作,输入高电平电压必须大于
VIH,输入低电平电压必须小于VIL.
CMOS反相器VIH和VIL的定义
VIL:输入电压由低到高变 化时,输出电压开始下降且 传输特性曲线斜率为-1的 点,即图中A点对应的输入 电压. VIH:输入电压由高到低 变化时,输出电压开始上 升且传输特性曲线斜率 为-1的点,即图中B点对 应的输入电压.
传输延迟的定义： 输入信号变化 50%VDD到输出信 号变化到50%VDD 的时间。
输入
50%
命名：从输出信号 的角度命名。tplh 是输出由低到高的 延迟，tphl是输出 有高到底的延迟。
输出
50%
tplh
tphl
上升时间和下降时间
上升时间：从 10%VDD上升到 90%VDD的时间。 下降时间：从 90%VDD下降到
驱动门
负载门
理想传输特性
VIH=VIL=1/2VDD,具有最大的噪声容限.
实际传输特性
VSP称为转换点电压或反相器的阈值电压,如何使VSP=1/2VDD?
转换点处反相器中MOS管的工作状态
正常工作条件: 要使输出 电压变化, 必须有 由定义: 所以:
实验结果
高偏斜 无偏斜 低偏斜
反相器的PN比
PN比：一个设计中， 反相器的P管“宽长比”与N管“宽长比” 之比，即（WP/LP)/(WN/LN)。PN比与工艺相关,一般在1.5-3. ”最佳PN比”可采用以下方式两种方式之一确定 （1）根据静态特性：使反相器的转换点电压为1/2VDD。 （2）根据动态特性：使反相器的tplh和tphl相等。 两种方法本应一致，但实际略有区别。 典型情况LN=LP=L(min)，PN比等价于P管和N管的宽度比。
要使逻辑电路可靠工作,输入高电平电压必须大于
VIH,输入低电平电压必须小于VIL.
CMOS反相器VIH和VIL的定义
VIL:输入电压由低到高变 化时,输出电压开始下降且 传输特性曲线斜率为-1的 点,即图中A点对应的输入 电压. VIH:输入电压由高到低 变化时,输出电压开始上 升且传输特性曲线斜率 为-1的点,即图中B点对 应的输入电压.
传输延迟的定义： 输入信号变化 50%VDD到输出信 号变化到50%VDD 的时间。
输入
50%
命名：从输出信号 的角度命名。tplh 是输出由低到高的 延迟，tphl是输出 有高到底的延迟。
输出
50%
tplh
tphl
上升时间和下降时间
上升时间：从 10%VDD上升到 90%VDD的时间。 下降时间：从 90%VDD下降到
mos反相器
G
四、 CMOS反相 器
VDD
S
D
Vout
由PMOS和NMOS 所组成的互补型电路叫做
CMOS
通常P沟道管作为负载管， N沟道管作为输入管。
已成为目前数字集成
S
电路的主流
CMOS结构的主要优点是电路的静态 功耗非常小，电路结构简单规则
2020/2/29
为了能在同一硅材料(Wafer)上制作两种不同类型的MOS 器件，必须构造两种不同类型的衬底，图中所示结构是在N型 硅衬底上，专门制作一块P型区域(p阱)作为NMOS的衬底的 方法。同样地，也可在P型硅衬底上专门制作一块N型区域(n 阱)，作为PMOS的衬底。为防止源/漏区与衬底出现正偏置， 通常P型衬底应接电路中最低的电位，N型衬底应接电路中最 高的电位。为保证电位接触的良好，在接触点采用重掺杂结 构。
0
t
VOL
(VDD VTL )2 2R(VOHVTI)
R
=
KI KL
=
(W/L)I (W/L)L
12
三、耗尽负载（E/D ）MOS反相 器
采用耗尽型，VGS=0时,一直工作处于导通状态
VDD VIN 0 VGSE= VIN=0v< VTE 驱动管ME截止
D
G n MD
VOUT VOH VDD 不存在阀值损失
VGSL=VGLVOL=VDDVTB -VOL
电容电压是不能突变的：
CBS Vo
Vo↑→VGL↑ (电容自举)
MB截止,ML逐渐由饱和进入非饱和导通
D
Vi G MI
S
MB截止, CB上的电荷量( CB VGSL )保持不变， → VGSL不变→ ML管处于固定的栅源偏置 工作状态。
mos管反相器
反相器频率特性
（a）充电模型
上升时间直接 由RC的值决定
反相器频率特性
（b）放电模型
• 传播延迟时间可通过求解 时域内的输出端状态方程 获得。
Cload
dVout dt
iC
iDR iDn
• 负载电流与驱动电流相比 忽略不计
iDR 0
• 描述放电过程的微分方程
为：
Cload
dVout dt
VT 0 )Vout
Vout2 ]
VIH的计算
• 当输入等于VIH时，二次方程关于输出电压Vout的正值的解 为：
Vout (Vin VIH )
2 VDD 3 KnRL
• 最后将输出结果代入VIH表达式中，解得VIH为：
VIH VT 0
8 VDD 1 3 KnRL KnRL
• 考虑Vin=VOL和Vin=VOH可以确定反相器的平均直流功耗。 当输入为VOL，晶体管截止，忽略漏电流（ID=IR=0），则 直流功耗为零。当输入电压为VOH，流过MOSFET和负载电 阻的电流非零，此时输出电压为VOL，电源提供的电流为：
ID
IR
VDD VOL RL
• 假设输入电压在50%的工作时间内为低电平，剩余50%时间
为高电平，则反相器的平均直流功耗课估算如下：
PDC
VDD 2
VDD VOL RL
反相器设计问题
• 随着负载RL的减小，功耗明显增加，W/L也同时增加。如 果首先考虑降低直流功耗，可以选择小W/L比和打负载电阻 值。
• 另一方面，如果大负载电阻制造需要大面积的硅区，则在 直流功耗和反相器电路占用面积两者之间又出现需要折中 的问题。
t1
第七章MOS反向器
得到：
VG LVG SLVo
VGL
CB C0 CB
Vo
VGL的升高低于 VO的升高
定义：
VGL Vo
称作自举效率
2）反偏PN结漏电流 由于ME的反偏PN结漏电流的存在，C0,CB上的电荷会
不断减少，导致VGL下降，直到ML截止，输出电压Vo也逐 渐降低。
采取措施：增加辅助上拉元件MA或RA
效应）
第一部分: MOS晶体管的工作原理
MOSFET（Metal Oxide Semi-conduction Field Effect Transistor），是构成VLSI的基本元件。 一、半导体的表面场效应 1、P型半导体
图 1 P 型半导体
2、表面电荷减少
图 2 表面电荷减少
3、形成耗尽层
3.耗尽型负载NMOS反相器 (VTD<0)
输出高电平时，M1截止，M2工作在线性区，得到
I D 2 K D [ V T D 2 ( V o u t V T D V D D ) 2 ] 0
所以有
VOH VDD
（VG-VT-VS）
输出低电平时，M1工作在线性区，M2工作在饱和区
K E [ ( V i n V T E ) 2 ( V i n V T E V o u t) 2 ] K D V T 2 DVGS-VT
（4）当VDS增大到一定极限时，由于电压过高， 晶体管被雪崩击穿，电流急剧增加。
4种MOS管：
（1）N沟增强：
D G
S
Ids
G
S
D
N+
N+
P--Si
Ids
Vg=Vt
Vds
Vt
第7章 MOS反相器
作业
7.5
一、器件和引线按CE理论缩小的规则 所谓“按比例缩小”,意味着不仅简单地缩小器件的 水平尺寸,而且按同样比例缩小器件的垂直尺寸;不仅缩 小器件的尺寸,而且按比例地变化电源电压及衬底浓度。 CE理论的基本特点是：器件尺寸、电源电压及衬底 浓度这三个参数均按一个比例因子α(此处α>l，是无 量纲的常数)而变化，即所有水平方向和垂直方向的器 件尺寸均按1/ α缩小。与此同时，为了保持器件中各 处电场强度不变，所有工作电压均按同样比例降低α 倍(即乘1/ α)。 为了按同样比例缩小器件内各个耗尽层宽度,衬底浓 度应提高α倍。这里“按比例缩小”的提法是为了着 重说明器件和引线尺寸的缩小。事实上,除尺寸之外, 电源电压及衬底浓度是按同样的比例改变,并不一定缩 小。
7.1 自举反相器 一、饱和E/E反相器
负载管的栅极和漏极相连，VGSL=VDSL，VGD＝0，故负 载管始终工作在饱和区。 当Vi=0时，输入管截止，这时只有很小的泄漏电流 流过负载管，VGSL=VDSL＝VTE，反相器处于关态，输出 VO＝VDD－VTE 有阈值损失 为高电平。
当Vi =VDD高电平时，输入管导通，其漏源压降很小，故输入 管工作在非饱和导通状态，反相器处于开态，输出为低电平。
在输入电平由高变低时，MB管处于截止 态，CB上的电荷应保持不变，从而使VGSL不 变。这样一来，在自举过程中，负载管ML 就处在固定栅源偏置的工作状态。
在开始时， ML管的栅比漏低一个开启电 压，它处在饱和导通状态。 当输出电压上升到2倍VTE时，负载管的栅电压VGL便 达到VDD+ VTE ，于是ML转入非饱和导通(vDS很小)，从 而使输出高电平达到VDD ，消除了饱和E／E反相器输出 高电平的阈值损失。 因为自举电容的大小对特性有很大影响，所以要合 理选择。 由分析可见，自举效应是在输出电压上升过程中发 生的，所以直流负载特性并不因“自举”而产生变化。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
是低频)，最低可降到： VGL=VDDVTB ， 因而ML 变为饱和导通，输出VOH
CB
Vo 降低：VOH=VDDVTBVTL
为了提高输出高电平，加
Vi
MI
入上拉元件MA (或RA)。
3/29/2020
Vin
G
四、 CMOS反相 器
VDD
S
D
Vout
由PMOS和NMOS 所组成的互补型电路叫做
CMOS
为了使反相器的传输特性好
R
输入
要使反相器性能，须有大阻值RL。
负载
MOS晶体管的导通电阻随管子的尺寸
输出 不同而不同，通常在K欧数量级，假设它 驱动 为3K欧，负载电阻取它的10倍为30K欧，
用多晶硅作负载电阻时，如多晶硅的线
宽为2微米的话，线长需为2mm。
占面积很大，因此通常用MOS管做负载
OUTPUT
通常P沟道管作为负载管， N沟道管作为输入管。
已成为目前数字集成
S
电路的主流
CMOS结构的主要优点是电路的静态 功耗非常小，电路结构简单规则
3/29/2020
为了能在同一硅材料(Wafer)上制作两种不同类型的MOS 器件，必须构造两种不同类型的衬底，图中所示结构是在N型 硅衬底上，专门制作一块P型区域(p阱)作为NMOS的衬底的 方法。同样地，也可在P型硅衬底上专门制作一块N型区域(n 阱)，作为PMOS的衬底。为防止源/漏区与衬底出现正偏置， 通常P型衬底应接电路中最低的电位，N型衬底应接电路中最 高的电位。为保证电位接触的良好，在接触点采用重掺杂结 构。
半导体 集成电路
第7章 MOS反相器
电阻型反相器 E/E MOS反相器 E/D MOS反相器 CMOS反相器
工作原理 CMOS反相器的静态特性 CMOS反相器的瞬态特性
MOS反相器的设计 三态反相器
3/29/2020
MOS反相器类型：
反相器是最基本的逻辑单元。MOS管构成反相器有四种类型： ①电阻负载MOS反相器
VIN VDD
VGS1 Vin VDD VTI
M1非饱和导通, ML管饱和导通
有比电路
VTL 为ML管的开启电压， VTI为MI管的开启电压，
3/29/2020
VOL
(VDD VTL )2 2R(VOHVTI)
其中：R =
KI KL
=
(W/L)I (W/L)L
W: 为沟道宽 L: 为沟道长
N非饱和 P截止
N非饱和 P饱和
N饱和 P非饱和
PMOS
Vin<VDD＋Vtp
（8）抗辐射能力强。 （9）成本低。 （10）动态功耗与工作频率密切相关（P动=CLfVDD2）。
3/29/2020
❖ CMOS反相器工作原理
VDD
S
当输入电压Vin为高电平时，PMOS 截止，NMOS导通，Vout=0
Vin G
D Vout
VOL=0
当输入电压Vin为低电平时，PMOS 导通，NMOS截止，
MB
VGL
ML
CO CB Vo
Vi
MI
3/29/2020
VGL CO = VGSL CB VGL = VGSL + Vo
自举率定义：
=
VGL Vo
=
1 1+Co/CB
应尽可能减小寄生电容Co，使 达到80%以上。
3. 漏电与上拉
自举电路中的漏电，会
VDD
使自举电位VGL下降(尤其
MB MA
VGL
ML
W : 为沟道宽 L : 为沟道长
一、电阻负载NMOS反相器
1. VIN≈0V时
VGS= VIN=0v< VGS(th)
S VGS VGSG(th)
N管截止
D
VDD RL
负载
D G
VIN=VGS S
VOUT=VDS
驱动管
VDD RL VOUT
3/29/2020
VOUT=VOH=VDD
2. VIN=VOH≈VDD时
电平达VDD，消除饱和
VGSL不变， VDSL↓
E/E MOS反相器的输出
ML由饱和状态进入非饱和状态，输
高电3/29/平2020时的阀值损失
出电压上升速度加快，tr减小。
2. 寄生电容与自举率
MB和ML管存在寄生电容，这些寄生电容可以用一个对地的
电容CO等效。
Vi 为VIL时，MB截止
VDDN VDD VGSE Vin VDD VTE
in G
n
S
ME
ME非饱和导通,MD饱和导通
有比电路
VOL
VTD 2
2R (VDD VTE
)
VTE 为ME管的开启电压， VTD为MD管的开启电压，
3/29/2020
导电因子比： R
kE kD
[nCox
(W L
)]E
[nCox
(W L
)]D
VGL=VDDVTB
当Vi=VIH，Vo=VOL
VGSL=VGLVSL=VGLVOL
VDSL=VDDVOL>VGLVOL = VGSL> VGSL VTL ML饱和
VGSI=VGIVSI=VOH0=VDD VDSI=VDIVSI=VOL0=VOL
VGSIVTI=VDDVTI>VOL=VDSI
MI非饱和
输入器件──增强型MOS管 负载──电阻 该电路在集成电路中很少用，在分离元件电路中常用。 ②E/E MOS反相器：（Enhancement/Enhancement MOS） 输入器件──增强型MOS管 负载──增强型MOS管 ③E/D MOS反相器：（Enhancement/Depletion MOS） 输入器件──增强型MOS管 负载──耗尽型MOS管 ④CMOS反相器（Complementary MOS） E/E MOS和E/D MOS均采用同一沟道的MOS管； CMOS则采用不同沟道的MOS管构成反相器。 输入器件──增强型PMOS或增强型NMOS 负载──增强型NMOS或增强型PMOS
3/29/2020
漏极(D)
PDMOS (C)
漏极(D)
NDMOS (d)
漏极(D)
PDMOS
PEMOS导通电压小于零 PDMOS导通电压大于零 NEMOS导通电压大于零 NDMOS导通电压小于零
3/29/2020
VGS VTH
ID 非饱和区
饱和区
VG
VGS VTH VDS VGS VTH
VGS= VIN ≈ VDD > VGS(th)
N管非饱和导通,可将MOS 等效为可变电阻RMOS
ID 非饱和区 饱和区 VG
VD
截止区
VGS VGS (th ) VDS VGS VGS (th )
VDD
RL
VIN=VGGS D
S
VOUT=VDS
VDD V (x)
RL
IR
VOUT RMOS
VOUT
VD
截止区
VGS VTH VDS VGS VTH
L’
NMOS的电流与电压关系: 0
V (x)
截止
IDS=
K [2(VGS-VTH) VDS-VDS2] K (VGS-VTH)2
非饱和 饱和
3/29/2020
Cox K= 2
W L
oxo Cox= tox
：为Si中电子的迁移率 Cox : 为栅极单位电容量
(VDD-Vin) +Vtp< VDD -Vout 饱和
Vtn<Vin<Vout＋Vtn
NMOS
Vin<Vtn Vin-Vtn<Vout Vin-Vtn>Vout
截止 饱和 非饱和
Vin>Vout＋Vtn
Vout
VDD (1)
N饱和 P饱和
(3) Vout=Vin
(2) (4) (5)
N截止 P非饱和
导电因子比
❖ E/E MOS反相器电压传输特性
(1)VOH比电源电压VDD
VDD 低一个阈值电压VTL；
D
G
n
S
(2)VOL与R有关，为 有比电路；
D
Vin G n S
(3) ML和MI的宽长比 影响tf。
(4)上升过程由于负 载管逐渐接近截止， tr较大。
3/29/2020
Vo VOH VDD VTL
3/29/2020
CMOS反相器的传输特性
-VGS=VDD-Vin Vin G
S
VDD
-VDS=VDD-Vout
MP
栅极(G)
D
Vout
源极(S) 栅极(G)
VGS=Vin
MN VDS=Vout S
漏极(D)
NMOS
源极(S)
漏极(D)
PMOS
NMOS
VGS<Vtn VGS-Vtn<VDS VGS-Vtn>VDS
S
入管和负载管都导通，为有比电
有比电路
3/29/2020
路，反之则为无比电路。 16
VDD
自举过程：
D
G MB
Vi 由VIH变为VIL ,MI截止,Vo ↑。 Vi 为VL 时电容两端电压为：
SD
VGL G ML
VGSL=VGLVOL=VDDVTB -VOL
电容电压是不能突变的：
S
CB Vo
Vo↑→VGL↑ (电容自举)
MB截止,ML逐渐由饱和进入非饱和导通
D
Vi G MI S
MB截止, CB上的电荷量( CB VGSL )保持不变， → VGSL不变→ ML管处于固定的栅源偏置