详解Polar Si 软件计算阻抗

合集下载

polar计算阻抗

【原创】使用polar 工具计算阻抗！以一个四层板为例，四层板的一般叠层为topgnd02power03bottom从四层板的叠层来看是由两个信号层加平面层组成。

详细计算步骤如下：☆1. 打开polar 公司的阻抗计算工具如下图：我们先选择模版，由于是两个信号加平面，我们只要计算一个信号加平面就可以了，选择的模版如下图：☆2. 接下来就是参数的选择，一般单线阻抗为 50 ohm,差分线阻抗为100 ohm,H为绝缘介质高度，W,W1为线宽，T为铜厚(内层铜厚一般为1.4MIL,TOP层和BOTTOM层铜厚一般为2.0mil,),介质(FR-4)Er一般为4.3.先确定单线阻抗再计算差分线阻抗,如下图计算的单线阻抗☆3. 根据单线计算出来的高度后,接下来计算差分线阻抗,差分线模版如下图上图中S为差分线间距(注意S<2W),计算差分线阻抗如下图,☆4. 单线,差分线阻抗计算好后,接下来算层叠厚度,假设客户给定板厚为1.6mm.计算如下图TOP和Bottom层的厚度一般用1.7mil计算，因为那个与最小的孔和板厚有点关，再就是厂商有关，当然要过大电流当然要厚点了。

中间层的厚度，如果要通过的电流正常的话，一般会选用35um的。

差动的阻抗其实选用情况也差不多。

也是选有上面有覆盖的那个，和中间不对称的那个edge-coupled coated microstrip 和edge-coupled offset microstrip两个计算的。

有点要注意,一般四层板只有一个介质层,两层PC料,(板厂默认压层工艺)所以介电常数是不一样的.我下了软件看了很久，还是有几点不明白：1、内层铜厚不是按照1.4MIL计算的吗？那下面怎么按照2.0MIL来计算？2、计算单线阻抗的时候，是不是定下来线宽，铜厚等，再来确定绝缘介质高度？3、两个平面之间的距离1H=1.6*39.37-2*(2.0+3.72+1.4)=48.752MIL，这个公司怎么得出？不解之处请指点楼上的问题我大概知道：1. 因为表层（top和bottom）的铜厚度是2.0mil的，所以用2.0算的；电源跟地平面是参考平面，所以走线的平面只在top和bottom层，计算的是top和bottom层走线的阻抗，当然用2.0算啦；2. 单线阻抗跟线宽，铜厚、导电系数和高度相关，确定顺序看需要吧，好像没有一定要先定哪个后定哪个之说；3. 1mil=0.0254mm，即1mm=39.37mil；所以式子里有1.6*39.37，单位是mil。

polar si9000阻抗计算教程

主题：阻抗计算公式、polar si9000(教程)给初学者的一直有很多人问我阻抗怎么计算的. 人家问多了,我想给大家整理个材料,于己于人都是个方便.如果大家还有什么问题或者文档有什么错误,欢迎讨论与指教!在计算阻抗之前,我想很有必要理解这儿阻抗的意义传输线阻抗的由来以及意义传输线阻抗是从电报方程推导出来(具体可以查询微波理论)如下图,其为平行双导线的分布参数等效电路:从此图可以推导出电报方程取传输线上的电压电流的正弦形式得推出通解定义出特性阻抗无耗线下r=0, g=0 得注意,此特性阻抗和波阻抗的概念上的差异(具体查看平面波的波阻抗定义)特性阻抗与波阻抗之间关系可从此关系式推出.Ok,理解特性阻抗理论上是怎么回事情,看看实际上的意义,当电压电流在传输线传播的时候,如果特性阻抗不一致所求出的电报方程的解不一致,就造成所谓的反射现象等等.在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配的重要性在此展现出来.叠层(stackup)的定义我们来看如下一种stackup,主板常用的8 层板(4 层power/ground 以及4 层走线层,sggssggs,分别定义为L1, L2…L8)因此要计算的阻抗为L1,L4,L5,L8下面熟悉下在叠层里面的一些基本概念,和厂家打交道经常会使用的Oz 的概念Oz 本来是重量的单位Oz(盎司 )=28.3 g(克)在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单位如下介电常数(DK)的概念电容器极板间有电介质存在时的电容量Cx 与同样形状和尺寸的真空电容量Co之比为介电常数：ε = Cx/Co = ε'-ε"Prepreg/Core 的概念pp 是种介质材料,由玻璃纤维和环氧树脂组成,core 其实也是pp 类型介质,只不过他两面都覆有铜箔,而pp 没有.传输线特性阻抗的计算首先,我们来看下传输线的基本类型,在计算阻抗的时候通常有如下类型: 微带线和带状线,对于他们的区分,最简单的理解是,微带线只有1 个参考地,而带状线有2个参考地,如下图所示对照上面常用的8 层主板,只有top 和bottom 走线层才是微带线类型,其他的走线层都是带状线类型在计算传输线特性阻抗的时候, 主板阻抗要求基本上是:单线阻抗要求55 或者60Ohm,差分线阻抗要求是70~110Ohm,厚度要求一般是1~2mm,根据板厚要求来分层得到各厚度高度. 在此假设板厚为1.6mm,也就是63mil 左右, 单端阻抗要求60Ohm,差分阻抗要求100Ohm,我们假设以如下的叠层来走线先来计算微带线的特性阻抗,由于top 层和bottom 层对称,只需要计算top 层阻抗就好的,采用polar si6000,对应的计算图形如下:在计算的时候注意的是:1,你所需要的是通过走线阻抗要求来计算出线宽W(目标)2,各厂家的制程能力不一致,因此计算方法不一样,需要和厂家进行确认3,表层采用coated microstrip 计算的原因是,厂家会有覆绿漆,因而没用surface microstrip 计算,但是也有厂家采用surface microstrip 来计算的,它是经过校准的4,w1 和w2 不一样的原因在于pcb 板制造过程中是从上到下而腐蚀,因此腐蚀出来有梯形的感觉(当然不完全是)5,在此没计算出精确的60Ohm 阻抗,原因是实际制程的时候厂家会稍微改变参数,没必要那么精确,在1,2ohm 范围之内我是觉得没问题6,h/t 参数对应你可以参照叠层来看再计算出L5 的特性阻抗如下图记得当初有各版本对于stripline 还有symmetrical stripline 的计算图,实际上的差异从字面来理解就是symmetrical stripline 其实是offset stripline 的特例H1=H2 在计算差分阻抗的时候和上面计算类似,除所需要的通过走线阻抗要求来计算出线宽的目标除线宽还有线距,在此不列出选用的图是在计算差分阻抗注意的是:1,在满足DDR2 clock 85Ohm~1394 110Ohm 差分阻抗的同时又满足其单端阻抗,因此我通常选择的是先满足差分阻抗(很多是电流模式取电压的)再考虑单端阻抗(通常板厂是不考虑的,实际做很多板子,问题确实不算大,看样子差分线还是走线同层同via 同间距要求一定要符合)----------谨以此文怀念初学SI 的艰苦岁月特性阻抗公式(含微带线,带状线的计算公式)a.微带线(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。

关于使用Polar软件进行扫频计算

关于使⽤Polar软件进⾏扫频计算关于使⽤Polar软件进⾏扫频计算⽹友提问：Polar软件怎么进⾏扫频计算阻抗。

本来不想在这⾥写软件的使⽤，但好⼏个⼈问到这个问题，就写⼀个简单的步骤吧。

打开软件，界⾯看到了吧，找到微带线，下图。

下⾯有两个标签页：lossless calculation 和frequency dependent calculation。

打开lossless calculation，点⼀下就是了。

进到这个界⾯设置⼀下参数。

这个不⽤说了吧，SI中最基本的东西，阻抗和什么有关，图形右侧这些参数写的很清楚。

⽤⿏标砸⼀下More按钮上⾯的那个Calculation，别把屏幕弄坏了，呵呵。

阻抗值出来了，50.94欧姆。

打开这个标签：frequency dependent calculation，在界⾯的底下呢。

右上⾓参数表变了，见下图，看到⾥⾯的东西了吧，从上到下依次是：⾛线长度，电导率，损耗⾓正切值，信号上升时间，最⼤最⼩频率，频率步长，计算S参数的频率步长。

想计算那个频段的就设置⼀下。

设置好了就calculation，这个界⾯就⼀个calculation按钮。

显⽰曲线那个图框上⾯有⼀排按钮，选Graph，其他的都是数据表。

图形右侧有个Graph settings，下拉列表是这样的。

选Impedence magnitude看看出的是什么图形。

基板材料、损耗及Si9000e应⽤当权衡成本与信号完整性能⼒时, 如何运⽤Si9000e进⾏最佳的材料选择?选择最适当的⾼速数位应⽤PCB材料您还记得选择PCB材料很简单的那个时候吗? 研磨机应⽤, 就选择”⾹草”味道的FR4, 如果是⾼速应⽤, 或许就选择陶瓷型芯或PTFE型基材; 当这2项选择仍存在於市场极端时, 过去这⼏年, 已⽬睹了⼀股”中间市场”的新潮流- 芯及胶⽚材料- 吸引⼈地提供增加的⾼速性能及⽐特殊材料更出⾊的处理⽅法。

上述所有材料在市场上都各得其所, 然⽽, 不仅是EE将新设计的”平台规格”组合在⼀起, PCB制造⼚也须负责具体实现, 两者都得⾯对令⼈困惑的⼀系列材料- 混和着各种选择, /doc/f3312a55caaedd3383c4d3ea.html 从简单处理到可靠度的要求, 以及之後的信号完整性能⼒。

Polar SI9000专业计算阻抗软件

一,首先给大家介绍一下Polar软件,Polar是专业计算阻抗的软件,其版本包括:Si6000,Si8000,及Si9000.二,其次给大家介绍常见的几种阻抗模型:特性阻抗,差分阻抗,共面性阻抗.1.外层特性阻抗模型:2.内层特性阻抗模型:3.外层差分阻抗模型:4.内层差分阻抗模型:5.共面性阻抗模型:包括(1)外层共面特性阻抗，(2)内层共面特性阻抗，(3)外层共面差分阻抗，(4)内层共面差分阻抗.三,再次给大家介绍一下芯板(即Core)及半固化片(即PP),每个多层板都是由芯板和半固化片通过压合而成的,普通的FR-4板材一般有:生益,建滔,联茂等板材供应商.生益FR-4的芯板根据板厚来划分有:0.10MM ,0.15MM, 0.2MM , 0.25MM. 0.3MM, 0.4MM, 0.5MM等,包括有H/HOZ,1/1OZ,等这里有一点需要大家特别注意:含两位小数的板厚是指不含铜的厚度,只有一位小数指包括铜的总厚度,例如:0.10MM 1/1OZ的芯板,其0.10MM是指介质的厚度,其总厚度应为0.10MM+0.035+0.035MM=0.17MM,再如:0.15MM 1/1OZ的芯板,其总厚度是:0.15MM+0.035MM+0.035MM=0.22MM,而0.2MM 1/1OZ的芯板,其总厚度就是0.2MM,它的介质厚度应为:0.2MM-0.035MM-0.035MM=0.13MM.半固化片(即PP),一般包括:106,1080,2116,7628等,其厚度为:106为0.04MM,1080为0.06MM,2116为0.11MM,7628为0.19MM.当我们计算层叠结构时候通常需要把几张PP叠在一起,例如:2116+106,其厚度为0.15MM,即6MIL;1080*2+7628,其厚度为0.31MM,即12.2MIL等.但需注意以下几点:一、一般不允许4张或4张以上PP叠放在一起,因为压合时容易产生滑板现象.二、7628的PP一般不允许放在外层,因为7628表面比较粗糙,会影响板子的外观.三、另外3张1080也不允许放在外层,因为压合时也容易产生滑板现象.后续我会把一些常用的芯板以及各种组合的PP厚度汇总给大家,以便学习用Polar软件计算阻抗及层叠结构时使用! 四,怎样使用Polar Si9000软件计算阻抗:首先应知道是特性阻抗还是差分阻抗,具体阻抗线在哪些信号层上,阻抗线的参考面是哪些层?其次根据文件选择正确的阻抗模型来计算阻抗,最后通过调整各层间的介质厚度,或者调整阻抗线的线宽及间距来满足阻抗及板厚的要求!4五,举例说明怎样使用Polar Si9000计算阻抗及设计层叠结构:1.四层板板厚1.6MM,外层信号线要求控制50欧姆特性阻抗和100欧姆差分阻抗.其设计结构详见:4层板1.6MM阻抗设计.jpg,其中H1代表的是信号层与参考层之间的介质厚度,即L1与L2之间的厚度为3.2MIL,Er1为板材的介电常数,FR-4通常为4.2-4.6,W1称为下线宽，W2称为上线宽,一般认为W1=W+0.5MIL,W2=W-0.5MIL,S1(注意S1<2W)为两根差分线之间的间距(指线边缘与线边缘之间距离),T1信号层的成品铜厚，外层1OZ=1.4MIL,而内层考虑的蚀刻的因素，我们通常认为内层1OZ=1.2MIL,而0.5OZ=0.6MIL。

详解怎样使用Polar Si9000软件计算阻抗及如何设计层迭结构.

一,首先给大家介绍一下Polar软件,Polar是专业计算阻抗的软件,其版本包括:Si6000,Si8000,及Si9000.二,其次给大家介绍常见的几种阻抗模型:特性阻抗,差分阻抗,共面性阻抗.7 g1 B: b4 A+ [0 W, d# X1.外层特性阻抗模型:3 c7 ?" ~0 m8 G& X3 k% }2.内层特性阻抗模型:. k2 r/ N# G* I, U. d3 `# [! F3.外层差分阻抗模型:; h+ Z: ?3 B9 w/ S2 t8 J2 _9 S# h& X( k4 _4.内层差分阻抗模型:* N8 N+ D9 F# r0 F8 h" k0 s# @1 V) z* |' X- k7 E5.共面性阻抗模型:包括(1)外层共面特性阻抗，(2)内层共面特性阻抗，(3)外层共面差分阻抗，(4)内层共面差分阻抗.三,再次给大家介绍一下芯板(即Core)及半固化片(即PP),8 a& L7 C2 a5 e; M9 A( @每个多层板都是由芯板和半固化片通过压合而成的,普通的FR-4板材一般有:生益,建滔,联茂等板材供应商.生益FR-4的芯板根据板厚来划分有:0.10MM ,0.15MM,,0.2MM ,,0.25MM.0.3MM,0.4MM,0.5MM等,包括有H/HOZ,1/1OZ,等这里有一点需要大家特别注意:含两位小数的板厚是指不含铜的厚度,只有一位小数指包括铜的总厚度,例如:0.10MM 1/1OZ的芯板,其0.10MM是指介质的厚度,其总厚度应为0.10MM+0.035+0.035MM=0.17MM,再如:0.15MM 1/1OZ的芯板,其总厚度是:0.15MM+0.035MM+0.035MM=0.22MM,而0.2MM 1/1OZ的芯板,其总厚度就是0.2MM,它的介质厚度应为:0.2MM-0.035MM-0.035MM=0.13MM.半固化片(即PP),一般包括:106,1080,2116,7628等,其厚度为:106为0.04MM,1080为0.06MM,2116为0.11MM,7628为0.19MM.( u4 f% A8 v4 f* M% u当我们计算层叠结构时候通常需要把几张PP叠在一起,例如:2116+106,其厚度为0.15MM,即6MIL;1080*2+7628,其厚度为0.31MM,即12.2MIL等.但需注意以下几点:1,一般不允许4张或4张以上PP叠放在一起,因为压合时容易产生滑板现象.2,7628的PP一般不允许放在外层,因为7628表面比较粗糙,会影响板子的外观.3,另外3张1080也不允许放在外层,因为压合时也容易产生滑板现象.后续我会把一些常用的芯板以及各种组合的PP厚度汇总给大家,以便学习用Polar软件计算阻抗及层叠结构时使用!四,怎样使用Polar Si9000软件计算阻抗:( E& A* }* x4 X首先应知道是特性阻抗还是差分阻抗,具体阻抗线在哪些信号层上,阻抗线的参考面是哪些层?其次根据文件选择正确的阻抗模型来计算阻抗,最后通过调整各层间的介质厚度,或者调整阻抗线的线宽及间距来满足阻抗及板厚的要求!( S6 t; o* g8 n五,举例说明怎样使用Polar Si9000计算阻抗及设计层叠结构:1.四层板板厚1.6MM,外层信号线要求控制50欧姆特性阻抗和100欧姆差分阻抗.其设计结构详见:4层板1.6MM阻抗设计.jpg,其中H1代表的是信号层与参考层之间的介质厚度,即L1与L2之间的厚度为3.2MIL,Er1为板材的介电常数,FR-4通常为4.2-4.6,W1称为下线宽，W2称为上线宽,一般认为W1=W+0.5MIL,W2=W-0.5MIL,S1(注意S1<2W)为两根差分线之间的间距(指线边缘与线边缘之间距离),T1信号层的成品铜厚，外层1OZ=1.4MIL,而内层考虑的蚀刻的因素，我们通常认为内层1OZ=1.2MIL,而0.5OZ=0.6MIL。

阻抗控制计算 Polar si

1.0OZ 1.4
6
4.2
1.0OZ 1.4
2116
6
4.6
1.0OZ 1.4
0.8
3.8
TOL: 48.8
V
在計算工具中輸入參
UNIT:MIL
2V8_RFDIG
CM306 0.01U/25V
1
2
1
1V5_RTC
LM44 1U/GNLE1610P
1
2
CM307 0.01U/25V
Shielded by DGND
P1 H10
J4 K4 J5 K5
GRFRST RESET CLKACQ_I CLKACQ_O SIGNMAG_I SIGNMAG_O
GND_RF
GND_RF GND_RF GND_RF GND_RF GND_RF GND_RF
UM24B GSC3f /LP-7979
RFPWRUP AGCPWM
XTAL_I XTAL_O
L7 GND_RF
N2 GND_RF
2
L8 L9
P5 P7 L4 L5 L6
N8 N7 N6 N5 N4 N3
N10 N9
thickness Er
0.8
3.8
1.0OZ 1.4
2116
6
4.6
1.0OZ 1.4
6
4.2
1.0OZ 1.4
2116
4
4
1.0OZ 1.4
4
4
1.0OZ 1.4
2116
4
4
2P2/50V
1
2
LM45
3N6/GTHP
2
1
UM25 SAW 1G5 1 IN G2 4

关于阻抗计算的说明

阻抗计算说明一、使用软件polar –SI8000二、常用的有以下四种模块，详细说明见下图：1、外层单端:Coated Microstrip 1BH1:介质厚度(PP片或者板材,不包括铜厚。

为阻抗线所在层别到参考层之间的介质厚度) Er1:PP片的介电常数(我司取值为：4.2)W1:阻抗线下线宽(假设客户要求线宽为W，则W1=W+0.5mil)W2:阻抗线上线宽(假设客户要求线宽为W，则W1=W-0.5mil)T1:成品铜厚（如：外层铜箔0.33OZ，电镀后完成铜厚约1.8mil）C1:基材的绿油厚度(我司取值按1.0MIL)C2:铜皮或走线上的绿油厚度(我司取值按0.4MIL)Cer:绿油的介电常数(我司取值按4.2)Zo:由上面的参数计算出来的理论阻值2、外层差分:Edge-Coupled Coated Microstrip 1BH1:介质厚度(PP片或者板材,不包括铜厚。

为阻抗线所在层别到参考层之间的介质厚度) Er1:PP片的介电常数(我司取值为：4.2)W1:阻抗线下线宽(假设客户要求线宽为W，则W1=W+0.5mil)W2:阻抗线上线宽(假设客户要求线宽为W，则W1=W-0.5mil)S1:阻抗线间距(客户原稿)T1:成品铜厚（如：外层铜箔0.33OZ，电镀后完成铜厚约1.8mil（1.3OZ））C1:基材的绿油厚度(我司取值按1.0MIL)C2:铜皮或走线上的绿油厚度(我司取值按0.4MIL)C3:基材的绿油厚度(我司取值按1.0MIL)Cer:绿油的介电常数(我司取值按4.2)Zo:由上面的参数计算出来的理论阻值3、内层单端:Offset Stripline 1B1AH1:介质厚度(PP片或者板材,不包括铜厚，为阻抗线所在层别到参考层之间的介质厚度)Er1:PP片的介电常数(我司取值为：4.2)H2:介质厚度(PP片或者板材、光板,包括铜厚，为阻抗线所在层别到参考层之间的介质厚度) W1:阻抗线下线宽(假设客户要求线宽为W，则W1=W+0.5mil)W2:阻抗线上线宽(假设客户要求线宽为W，则W1=W-0.5mil)S1:阻抗线间距T1:成品铜厚（如HOZ，由于内层没有电镀，故铜厚直接取0.7mil（HOZ））C1:基材的绿油厚度(我司按1.0MIL)C2:铜皮或走线上的绿油厚度(0.4MIL)C3:基材上面的绿油厚度(1.0MIL)Cer:绿油的介电常数(我司取值按4.2)注：内层一般有两个参考层，参考层一般为相邻的大铜面4、内层差分:Edge-Couled Offset Stripline 1B1AH1:介质厚度(PP片或者光板,不包括铜厚，为阻抗线所在层别到参考层之间的介质厚度)Er1:H1厚度PP片的介电常数(我司取值为：4.2)H2:介质厚度(PP片或者板材、光板,包括铜厚，为阻抗线所在层别到参考层之间的介质厚度) Er2:H2厚度PP片的介电常数(P片4.2MIL)W1:阻抗线下线宽(假设客户要求线宽为W，则W1=W+0.5mil)W2:阻抗线上线宽(假设客户要求线宽为W，则W1=W+0.5mil)S1:客户要求的线距T1:成品铜厚（如HOZ，由于内层没有电镀，故铜厚直接取0.7mil（HOZ））Zo:由上面的参数计算出来的理论阻抗值注：内层一般有两个参考层，参考层一般为相邻的大铜面。

阻抗计算公式、polar-si9000(教程)

一直有很多人问我阻抗怎么计算的. 人家问多了,我想给大家整理个材料,于己于人都是个方便.如果大家还有什么问题或者文档有什么错误,欢迎讨论与指教!在计算阻抗之前,我想很有必要理解这儿阻抗的意义。

传输线阻抗的由来以及意义传输线阻抗是从电报方程推导出来(具体可以查询微波理论)如下图,其为平行双导线的分布参数等效电路:从此图可以推导出电报方程取传输线上的电压电流的正弦形式得推出通解定义出特性阻抗无耗线下r=0, g=0 得注意,此特性阻抗和波阻抗的概念上的差异(具体查看平面波的波阻抗定义)特性阻抗与波阻抗之间关系可从此关系式推出.Ok,理解特性阻抗理论上是怎么回事情,看看实际上的意义,当电压电流在传输线传播的时候,如果特性阻抗不一致所求出的电报方程的解不一致,就造成所谓的反射现象等等.在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配的重要性在此展现出来.叠层(stackup)的定义我们来看如下一种stackup,主板常用的8 层板(4 层power/ground 以及4 层走线层,sggssggs,分别定义为L1, L2…L8)因此要计算的阻抗为L1,L4,L5,L8下面熟悉下在叠层里面的一些基本概念,和厂家打交道经常会使用的Oz 的概念Oz 本来是重量的单位Oz(盎司)=28.3 g(克)在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单位如下介电常数(DK)的概念电容器极板间有电介质存在时的电容量Cx 与同样形状和尺寸的真空电容量Co之比为介电常数：ε = Cx/Co = ε'-ε"Prepreg/Core 的概念pp 是种介质材料,由玻璃纤维和环氧树脂组成,core 其实也是pp 类型介质,只不过他两面都覆有铜箔,而pp 没有.传输线特性阻抗的计算首先,我们来看下传输线的基本类型,在计算阻抗的时候通常有如下类型: 微带线和带状线,对于他们的区分,最简单的理解是,微带线只有1 个参考地,而带状线有2个参考地,如下图所示对照上面常用的8 层主板,只有top 和bottom 走线层才是微带线类型,其他的走线层都是带状线类型在计算传输线特性阻抗的时候, 主板阻抗要求基本上是:单线阻抗要求55 或者60Ohm,差分线阻抗要求是70~110Ohm,厚度要求一般是1~2mm,根据板厚要求来分层得到各厚度高度. 在此假设板厚为1.6mm,也就是63mil 左右, 单端阻抗要求60Ohm,差分阻抗要求100Ohm,我们假设以如下的叠层来走线先来计算微带线的特性阻抗,由于top 层和bottom 层对称,只需要计算top 层阻抗就好的,采用polar si6000,对应的计算图形如下:在计算的时候注意的是:1,你所需要的是通过走线阻抗要求来计算出线宽W(目标)2,各厂家的制程能力不一致,因此计算方法不一样,需要和厂家进行确认3,表层采用coated microstrip 计算的原因是,厂家会有覆绿漆,因而没用surface microstrip 计算,但是也有厂家采用surface microstrip 来计算的,它是经过校准的4,w1 和w2 不一样的原因在于pcb 板制造过程中是从上到下而腐蚀,因此腐蚀出来有梯形的感觉(当然不完全是)5,在此没计算出精确的60Ohm 阻抗,原因是实际制程的时候厂家会稍微改变参数,没必要那么精确,在1,2ohm 范围之内我是觉得没问题6,h/t 参数对应你可以参照叠层来看再计算出L5 的特性阻抗如下图记得当初有各版本对于stripline 还有symmetrical stripline 的计算图,实际上的差异从字面来理解就是symmetrical stripline 其实是offset stripline 的特例H1=H2在计算差分阻抗的时候和上面计算类似,除所需要的通过走线阻抗要求来计算出线宽的目标除线宽还有线距,在此不列出选用的图是在计算差分阻抗注意的是:1,在满足DDR2 clock 85Ohm~1394 110Ohm 差分阻抗的同时又满足其单端阻抗,因此我通常选择的是先满足差分阻抗(很多是电流模式取电压的)再考虑单端阻抗(通常板厂是不考虑的,实际做很多板子,问题确实不算大,看样子差分线还是走线同层同via 同间距要求一定要符合)特性阻抗公式(含微带线,带状线的计算公式)a.微带线(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。

用SI9000计算阻抗是大家众所周知的事情,它不仅仅只是算阻抗

用SI9000计算阻抗是大家众所周知的事情，它不仅
仅只是算阻抗
用SI9000计算阻抗是大家众所周知的事情，用这个软件计算阻抗的教程也是多的数不胜数。

但是关于除了计算阻抗以外的功能运用，似乎我们都关注的比较少，但是在很多设计场合这些功能我们都可以用得到。

对于旧版本的SI9000，打开软件，下方有两个可供切换的功能窗口。

但是2011版本的Polar SI9000又新增了两个功能窗口。

下面就都扒出来瞧一瞧。

1.Lossless Calculation（无损计算）
这个窗口就是用来计算阻抗的功能窗口，也是研发工程师们用的最多和关注度最高的一个功能。

通常我们计算完阻抗，评估好层叠厚度，线宽，铜厚等就完事了。

但是你还可以尝试着按下“More”按钮。

如下图所示。

计算完阻抗，按下“More”按钮之后，你将获取该阻抗线更多的信息：每英尺的传输延时，每英尺的寄生电感，每英尺的寄生电容等如下图所示。

阻抗计算软件POLARSI9000V7.1软件介绍

POLAR SI9000 V7.1阻抗计算软件破解版,站长已安装破解成功，现在免费放出给大家，望大家多多支持本站。

压缩包内有安装说明和破解License。

如果有问题可以联系本人。

因文件比较大，所以放到网盘里面，免费供大家下载。

随着PCB信号切换速度不断增长，当今的PCB设计厂商需要理解和控制PCB 迹线的阻抗。

相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。

在实际情况中，需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。

PCB 迹线的关键参数之一是其特性阻抗 (即波沿信号传输线路传送时电压与电流的比值)。

印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。

这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。

阻抗控制阻抗控制(elmpedanee Controling)，线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。

故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。

PCB迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。

影响PCB走线的阻抗的因素主要有：铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。

PCB阻抗的范围是25至120欧姆。

在实际情况下，PCB传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。

迹线和板层构成了控制阻抗。

PCB将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。

但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：•信号迹线的宽度和厚度•迹线两侧的内核或预填材质的高度•迹线和板层的配置•内核和预填材质的绝缘常数PCB传输线主要有两种形式：微带线(Microstrip )与带状线(Stripline )微带线(Microstrip ): 微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中(也可上敷涂覆层)，位于绝缘常数Er线路板的表面之上，以电源或接地层为参考。

polarsi9000用法

Polar i9000是一款全新的边界元素法场效解算器，建立在早期Polar阻抗设计系统易于使用的用户界面之上。

它增加了增强型建模功能，以便预测多介质PCB层的最终阻抗，同时考虑到邻近差动结构之间的介电常数差异。

使用Polar i9000的步骤如下：
1.打开SI9000，指定Cracksi9000.lic的路径后即可破解成功。

2.使用Polar i9000的增强型建模功能来预测多介质PCB层的最终阻抗，同
时考虑邻近差动结构之间的介电常数差异。

3.根据需要，使用其他建模功能，如模拟涂层与表面等。

4.依照特定要求，如线路之间的阻焊厚度，使用其他工具进行定制。

5.使用新的Si9000m提取偶模阻抗和共模阻抗。

请注意，以上步骤仅供参考，具体的使用方法可能会因软件版本或其他因素而有所不同。

如果您在使用过程中遇到问题，建议参考Polar i9000的用户手册或寻求技术支持。

使用Polar软件进行扫频计算教程.

友提问：Polar软件怎么进行扫频计算阻抗。

本来不想在这里写软件的使用，但好几个人问到这个问题，就写一个简单的步骤吧。

打开软件，界面看到了吧，找到微带线，下图。

下面有两个标签页：lossless calculation 和frequency dependent calculation。

打开lossless calculation，点一下就是了。

进到这个界面设置一下参数。

这个不用说了吧，SI中最基本的东西，阻抗和什么有关，图形右侧这些参数写的很清楚。

用鼠标砸一下More按钮上面的那个Calculation，别把屏幕弄坏了，呵呵。

阻抗值出来了，50.94欧姆。

打开这个标签：frequency dependent calculation，在界面的底下呢。

右上角参数表变了，见下图，看到里面的东西了吧，从上到下依次是：走线长度，电导率，损耗角正切值，信号上升时间，最大最小频率，频率步长，计算S参数的频率步长。

想计算那个频段的就设置一下。

设置好了就calculation，这个界面就一个calculation按钮。

显示曲线那个图框上面有一排按钮，选Graph，其他的都是数据表。

图形右侧有个Graph settings，下拉列表是这样的。

选Impedence magnitude看看出的是什么图形。

图片1。

详解PolarSI9000软件计算阻抗及设计层叠结构

增加线宽，可减小阻抗，减小线宽可增大阻抗。线宽的控制要求在+/-10％的公差内，才能较好达到阻抗控制要求信号线的缺口影响整个测试波形，其单点阻抗偏高，使其整个波形不平整,阻抗线不允许补线，其缺口不能超过10％线宽主要是通过蚀刻控制来控制。为保证线宽，根据蚀刻侧蚀量、光绘误差、图形转移误差，对工程底片进行工艺补偿，达到线宽的要求。 ③ 铜厚 T
板厚、层数、基板材料、表面工艺、阻抗值、阻抗公差、铜厚。 4、影响阻抗的因素
介质厚度、介电常数、铜厚、线宽、线距、阻焊厚度一般，介质厚度、线距越大阻抗值越大；介电常数、铜厚、线宽、阻焊厚度越大阻抗值越小。
① 介质厚度 H 增加介质厚度可以提高阻抗，降低介质厚度可以减小阻抗；不同的半固化片
有不同的胶含量与厚度.其压合后的厚度与压机的平整性、压板的程序有关；对所使用的任何一种板材,要取得其可生产的介质层厚度,利于设计计算，而工程设计、压板控制、来料公差是介质厚度控制的关键。 ② 线宽 W
实例层压分析：（OZ表示铜厚单位盎司，1OZ=0.035mm）
mil
2
3
4
0.11 4.33
0.13 5.1

0.15 5.9
0.18 7
0.21 8.27
0.25 10
0.36 14.5
0.51 20
0.71 28
≥ 0.8 ≥ 31.5
Tg≤ 介电常
3.6 3.65 3.95 3.95 3.95 3.65 4.2 3.95 3.95 4.2 4.1 4.2 4.2
类型二：实测厚度=理论厚度-铜厚 1*（1-残铜率 1）-铜厚 2*（1-残铜率 2）
注：残铜率：残铜率是指板平面有铺铜的面积和整板面积之比；一般表层的残铜

关于使用Polar软件进行扫频计算

关于使用Polar软件进行扫频计算网友提问：Polar软件怎么进行扫频计算阻抗。

本来不想在这里写软件的使用，但好几个人问到这个问题，就写一个简单的步骤吧。

打开软件，界面看到了吧，找到微带线，下图。

下面有两个标签页：lossless calculation 和frequency dependent calculation。

打开lossless calculation，点一下就是了。

进到这个界面设置一下参数。

这个不用说了吧，SI中最基本的东西，阻抗和什么有关，图形右侧这些参数写的很清楚。

用鼠标砸一下More按钮上面的那个Calculation，别把屏幕弄坏了，呵呵。

阻抗值出来了，50.94欧姆。

打开这个标签：frequency dependent calculation，在界面的底下呢。

想计算那个频段的就设置一下。

设置好了就calculation，这个界面就一个calculation按钮。

显示曲线那个图框上面有一排按钮，选Graph，其他的都是数据表。

图形右侧有个Graph settings，下拉列表是这样的。

选Impedence magnitude看看出的是什么图形。

基板材料、损耗及Si9000e应用当权衡成本与信号完整性能力时, 如何运用Si9000e进行最佳的材料选择?选择最适当的高速数位应用PCB材料您还记得选择PCB材料很简单的那个时候吗? 研磨机应用, 就选择”香草”味道的FR4, 如果是高速应用, 或许就选择陶瓷型芯或PTFE型基材; 当这2项选择仍存在於市场极端时, 过去这几年, 已目睹了一股”中间市场”的新潮流- 芯及胶片材料- 吸引人地提供增加的高速性能及比特殊材料更出色的处理方法。

上述所有材料在市场上都各得其所, 然而, 不仅是EE将新设计的”平台规格”组合在一起, PCB制造厂也须负责具体实现, 两者都得面对令人困惑的一系列材料- 混和着各种选择, 从简单处理到可靠度的要求, 以及之後的信号完整性能力。

polar 工具计算阻抗的方法

polar 工具计算阻抗的方法以一个四层板为例，四层板的一般叠层为topgnd02power03bottom从四层板的叠层来看是由两个信号层加平面层组成。

详细计算步骤如下：☆1.打开polar 公司的阻抗计算工具如下图：我们先选择模版，由于是两个信号加平面，我们只要计算一个信号加平面就可以了，选择的模版如下图：☆2.接下来就是参数的选择，一般单线阻抗为 50 ohm,差分线阻抗为100 ohm,H为绝缘介质高度，W,W1为线宽，T为铜厚(内层铜厚一般为1.4MIL,TOP层和BOTTOM层铜厚一般为2.0mil,),介质(FR-4)Er一般为4.3.先确定单线阻抗再计算差分线阻抗,如下图计算的单线阻抗☆3.根据单线计算出来的高度后,接下来计算差分线阻抗,差分线模版如下图上图中S为差分线间距(注意S<2W),计算差分线阻抗如下图,☆4.单线,差分线阻抗计算好后,接下来算层叠厚度,假设客户给定板厚为1.6mm.计算如下图TOP和Bottom层的厚度一般用1.7mil计算，因为那个与最小的孔和板厚有点关，再就是厂商有关，当然要过大电流当然要厚点了。

中间层的厚度，如果要通过的电流正常的话，一般会选用35um的。

差动的阻抗其实选用情况也差不多。

也是选有上面有覆盖的那个，和中间不对称的那个edge-coupled coated microstrip 和edge-coupled offset microstrip两个计算的。

阻抗匹配计算详解

其中 sig 为信号层，即为铜箔厚度，绿色标示的是 pp，我们可以看到来 l3–》l4 之间的 pp 为 16mil，是很“厚”的，这也是为什么我们一般微带线的阻抗参考层要跨越此 pp，实际操作就是将微带线放在 L3 或者 L4 层。
搞清楚图中各个数值的意义，下面我们就打开 Polar Si 阻抗计算软件，选择差分阻抗计算模式，并且选择要挖掉一层的图示来计算，如下图所示：
• PCB 设计中阻抗的详细计算方法-差分阻抗为例
日期：2010.01.20 | 分类：软件使用 | 标签：
与其大致的了解很多事情，不如好好把你平时碰到的问题详细的搞懂，阻抗计算就是其中一个例子。很多 PCB 设计人员现在已经不自己动手去计算阻抗了，不信你可以看看他的电脑上有没有 Polar Si 这个工具即可。如果读者你有心学，那么今天我就整理一篇 polar si 的学习资料，至于软件本身，你可以去搜索下载，如果下不到，可以在本文后留言，我可以发邮件给大家，不过申明一下，此软件只做交流学习用，如果觉得自己有能力，建议购买正版！下面我以计算手机射频 SAW 至 TC(transceiver)的接受线阻抗为例，说明 Polar Si 计算阻抗的过程。这段线现在在手机 PCB 设计中很多公司的默认做法是走 4mil 的线宽，相邻层净空，然后不做特别处理。原因为何，很多设计师不会去细究。其实此系列阻抗线要求是差分阻抗 150 欧，那么计算出来线宽究竟是多少？我以一个普通的 HDI 板厂的一个普通的叠层结构为例计算此差分阻抗。叠层结构见下图：
这时我们看到右边有很多需要填的数值，不必紧张，见下图，当你点某个方框时，在左侧的图示上面，此数值所对应的字母会用红色框高亮，例如下图中在右边点 H1 后的数值框，输入数值，那么左侧的 H1 就会高亮。

PCB阻抗设计与阻抗设计软件Polar的使用

ＰＣＢ阻抗设计与阻抗设计软件Ｐolａｒ的使用随着 PCB 信号切换速度不断增长，当今的 PCB 设计厂商需要理解和控制 PCB 迹线的阻抗。

相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。

在实际情况中，需要在数字边际速度高于1ns 或模拟频率超过300Mhz时控制迹线阻抗。

PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。

这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。

阻抗控制阻抗控制(eImpedance Controling)，线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。

故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为―阻抗控制‖。

PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。

影响PCB走线的阻抗的因素主要有: 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。

PCB 阻抗的范围是 25 至120 欧姆。

在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。

迹线和板层构成了控制阻抗。

PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。

但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：●信号迹线的宽度和厚度●迹线两侧的内核或预填材质的高度●迹线和板层的配置●内核和预填材质的绝缘常数PCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。

微带线（Microstrip）：微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。