LDMOS的参数测试
LDMOS静电
LDMOS器件在ESD保护中的应用电子科技大学功率集成技术研究室肖艳 贺江平 张波摘要： 本文针对LDMO S器件在ESD保护应用中的原理进行了分析，重点讨论了设计以及应用过程中如何降低高触发电压和有效提高二次击穿电流，结合实际工艺对器件进行参数优化，得到了承受4KV ESD电压的LDMOS 器件。
1 引言ESD（Electrostatic Discharge）现象对集成电路的可靠性造成了巨大威胁，利用片内半导体器件形成保护电路是提高ESD保护的重要手段[1]。
一般的消费电子产品要求在人体放电模式（HBM，Human-Body Mode）模式下承受的ESD电压大于2KV。
智能功率集成电路通常需要高低压器件兼容集成来实现，横向双扩散绝缘栅场效应晶体管（LDMOS，Lateral Double Diffused MOS Transistor）具有较高耐压，且与双极、CMOS低压工艺兼容，易于集成而被广泛应用于智能功率IC中。
同时，LDMOS被广泛选用对高压通道进行ESD保护。
本文利用双金属层、0.6µm 双极-互补MOS-双扩散MOS（BCD）工艺下的LDMOS来实现一块智能功率IC输出端口的静电保护，并成功通过测试，有效提高了芯片的可靠性。
2 LDMOS静电保护结构2.1 LDMOS结构及工作机理BCD工艺中提供的对称LDMOS纵向剖面结构图如图1（b）所示，其中栅氧厚度为20nm，栅长为L，宽为W，版图上有效沟道长度为L eff，A为漏端接触孔到多晶硅栅的间距，B为源端掺杂到衬底高掺杂区P＋的间距。
LDMOS器件与NMOS在ESD 冲击下的工作都是利用了寄生横向NPN管的开启进行电流泄放，但两者结构上有一定的差别（如图1所示），这些差别影响了寄生NPN的开启条件。
这两种器件在ESD脉冲下的I-V曲线如图2所示。
在NMOS器件的漏端加ESD正向脉冲后，漏端与P阱形成的反向PN结D1发生雪崩击穿。
2011硕 高压LDMOS器件HiSIM-HV模型的参数提取研究张健
II
2011 届华东师范大学工程硕士专业学位论文
BSIMProPlus software．The four device geometries are large dimensions (W=20μm， L=20μm)， narrow dimensions(W=2μm/5μm， L=20μm)， short dimensions(W=20μm， L=2.5μm/3μm/5μm), and small dimensions (W=2μm, L=2.5μm)． In the research， the measured devices are modeled by HiSIM-HV in MBP. With the parameter extraction method proposed in this paper, the parameters extracted are focused on mobility, doping concentration, threshold voltage, source and drain resistor, short channel effect, channel length effect and self-heating effect. The I-V simulated data in Hspice after parameters extraction fit the measured results very well. All I-V curves errors are less than 5%, meeting the requirement of the industry. And it proves the method proposed can be applied in the scalable parameter extraction of HV LDMOS.
LDMOS介绍
阈值电压
阈值电压Vgs(th)定义为使半导体表面为反型层 时栅上所需加的电压。它由三部份组成：（1）栅 上首先需加电压VFB（平带电压）使半导体表面能 带是平的；（2）若要表面反型则半导体能带应有 2qφFB的弯曲，其中qφFB是体内费米能级到禁带中央 的距离，故栅上还应再加qφFB的电压；（3）能带弯 qφ 3 曲qφFB对应着表面反型层到体内有一过渡的耗尽层， 此耗尽层有一负的电荷面密度，这个负电荷需由栅 上相应的正电荷来屏蔽，因此氧化层上又需再加一 个电压Q/Cox，综上所述，得到阈值电压：
LDMOS
（Laterally Diffused Metal Oxide Semiconductor)
横向扩散金属氧化物半导体
简介
80年代以来，迅猛发展的超大规模集成电路技术给高压大电流半导体注入了 新的活力，一批新型的声控功放器件诞生了，其中最有代表性的产品就是 VDMOS声效应功率晶体管。这种电流垂直流动的双扩散MOS器件是电压控制型 器件。在合适的栅极电压的控制下，半导体表面反型，形成导电沟道，于是漏极 和源极之间流过适量的电流VDMOS兼有双极晶体管和普通MOS器件的优点。与 双极晶体管相比，它的开关速度，开关损耗小；输入阻抗高，驱动功率小；频率 特性好；跨导高度线性。特别值得指明出的是，它具有负的温度系数，没有双极 功率的二次穿问题，安全工作区大。因此，不论是开关应用还是线性应用， VDMOS都是理想的功率器件。 九十年代中后期开始大批量生产LDMOS,作为微波低端大功率(20W以上)器 件的主流技术, 2. 4GHz以下输出峰值可达到200W以上,年产量超过4亿美元。与 传统的双极型晶体管相比, LDMOS器件在2. 4GHz以下频段时,增益、线性度、开 关性能、散热性能、价格等方面都有着明显的优势。今后LDMOS将向更高频率、 更低成本方向发展,见表1。 现在，VDMOS器件已广泛应用于各种领域，包括电机调速、逆变器、不间 熠电源、开关电源、电子开关、高保真音响、汽车电器和电子镇流器等。由于 VDMOS的性能价格比已优于比极功率器件，它在功率器件市声中的份额已达 42%。并将继续上升。世界各大半导体厂商如Freescale公司(占全球市场60% )、 Philips公司(占全球市场25% )、Infineon公司以及STM公司等竞相研究与开发。
0.18微米高压器件(LDMOS)栅氧化层在隔离沟道边缘厚度的改善的开题报告
0.18微米高压器件(LDMOS)栅氧化层在隔离沟道边缘厚度的改善的开题报告开题报告题目：0.18微米高压器件(LDMOS)栅氧化层在隔离沟道边缘厚度的改善一、研究背景随着电子技术的不断发展和集成电路技术的快速进步，高压器件的应用越来越广泛，尤其是在电力电子方面的使用越来越广泛。
高压器件是指以高压为工作电压且能承受高能量环境的器件，其性能是评估其适用性的关键因素。
其中，0.18微米高压器件(LDMOS)是一种高性价比的器件，其结构具有优良的功率、速度和可靠性等特性，广泛应用于电气驱动、电源管理等领域。
在LDMOS器件中，栅氧化层的质量和隔离沟道边缘的结构对器件的性能有着重要的影响。
隔离沟道边缘上的栅氧化层虽然可以有效隔离沟道与栅极，但同时也会影响沟道区和源漏区之间的电子传输。
因此，改善栅氧化层在隔离沟道边缘的厚度是提高LDMOS器件性能的重要途径。
二、研究目的与意义本研究旨在探究LDMOS器件中栅氧化层在隔离沟道边缘的厚度对器件性能的影响及改善方法。
具体目的如下：1.研究LDMOS器件中栅氧化层在隔离沟道边缘的结构和厚度的现状。
2.探讨栅氧化层在隔离沟道边缘的厚度对LDMOS器件性能的影响。
3.提出改善LDMOS器件性能的方法并进行验证研究。
通过本研究，可以更加深入地了解LDMOS器件中栅氧化层在隔离沟道边缘的影响因素，为后续LDMOS器件的优化设计提供指导思想和基础。
同时，通过改善栅氧化层在隔离沟道边缘的厚度，可以提高LDMOS器件的可靠性和稳定性，为其在实际应用中提供保障。
三、研究方法本研究将采用以下方法实现研究目标：1.文献调研：通过查阅相关文献，了解LDMOS器件中栅氧化层在隔离沟道边缘的现状和改善方法。
2.器件模拟：利用TCAD软件对LDMOS器件进行模拟，分析栅氧化层在隔离沟道边缘厚度对器件的影响。
3.实验验证：采用电学分析等实验方法对改善后的LDMOS器件进行性能测试和验证。
四、预期结果与结论通过研究，预期达到以下结果：1.明确栅氧化层在隔离沟道边缘的结构和厚度的现状，分析其对LDMOS器件性能的影响。
LDMOS版图设计实验_第三次实验报告
半导体功率器件与智能功率IC实验学生姓名：田瑞学号：201422030143指导教师：乔明一、实验室名称：211楼803 工作站二、实验项目名称：半导体功率器件与智能功率IC实验——LDMOS器件版图设计实验三、实验原理：首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为：1．制定版图规划记住要制定可能会被遗忘的特殊要求清单2．设计实现考虑特殊要求及如何布线创建组元并对其进行布3．版图验证执行基于计算机的检查和目视检查，进行校正工作最终步骤工程核查以及版图核查版图参数提取与后仿真完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。
IC设计与制造的主要流程四、实验目的：掌握版图设计的基本理论。
掌握版图设计的常用技巧。
掌握定制集成电路的设计方法和流程。
熟悉Cadence Virtuoso Layout Edit软件的应用学会用Cadence软件设计版图、版图的验证以及后仿真熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。
五、实验内容：结合LDMOS的版图文件，完成LDMOS器件的版图绘制。
六、实验器材（设备、元器件）：CADENCE软件七、实验步骤：LDMOS的版图文件nwell 16400 8000pwell1 10 7000pwell2 70 34003550 40504220 45204740 49905250 54705770 59206350 8000poly 20400 18005000 7400nimplant 20400 74007700 8000pimplant 10 7700omicont 20300 07000900 7600metal 20 20004800 8000nitride 20 06006300 8000八、实验数据及结果分析：整体版图版图下部分别为：源端pad，漏端pad以及栅极pad九、实验结论：通过实验，了解LDMOS器件的版图设计，熟悉CADENCE软件的使用。
评估RF-LDMOS器件重要参数解析
这个参数在具体测量 中由于是 一个 变量 与变 量的数学计算，
２ ． ２ Ｖ ｇ ｓ （ ｔ ｈ ） （ 棚源 阈值 电压 ／ 栅 源开启电压 ）
该参数表 征的是作为一个 电压控制 电流器件 的关键参数， 其
主要体现于器件核 心区域一导 电沟道 由于栅极 电压 的变化 ， 在掺 杂反型 区域 的传 导能 力。 在器 件 的使 用中， 需要参考 该值 以及应 用环境所需要 的工作 类型来妥善选取 。 下式为 Ｖ ｇ ｓ （ ｔ ｈ ） 的计算表达 公式 ：
场
这个直流参数 。
下式为 ｇ （ ｆ ｓ ］ 的计 算表 达 公 式 ：
在实 际应用 中在 电路开启和关断过程 中， 由于器件 内部寄生 的电感和 电容与 电路 寄生 的 电感和 电容 的共 同作用 ， 将产生一个
ｔ ，
必
溺 专 ； 五 篙 耋 耋 墓 塞
是
是 指 漏 极 电 流
２ ｏ１ ５． １ ９
参 数 反 应 的 是 器 件 的 一 些 本 征 特 质 以及 对 于 器 件 在 应 用 领 域 的 值 在 ｍ Ｑ 级别 ， 一 个 良好 的器 件 该 参数 一 定 会 是 越 小 越 好 。
一
些 限制 。
下式为 Ｒ ｄ ｏ ｎ的计算表达公式 ：
导能力 。 而 目前常用材料的热导系数都是 比较高 的， 如硅 ， 铝， 铜，
） ‰ ， 一 孥十 ２ Ｃ ｏ ｘ
的费米 能级 ， ％ 是 指栅氧化层 中界面 电荷密度 ， 是指栅氧化层
银， 金 以及 一些合金等 等， 这样 它们这些材 料的接触 面就成 了影
其 中‰ 是指 金属栅 与硅半 导体之 间的功函数差 ， 吩是指硅 响该参数的重要 因素 。 下式为 Ｒ Ｏ ： ｃ 的计算表达公式 ：
评估RF-LDMOS器件重要参数解析
评估RF-LDMOS器件重要参数解析李树琪【摘要】RF-LDMOS器件作为射频功率器件在目前的高频放大领域占据了很大的市场，从而评估这种器件的参数也变得非常重要。
其作为场效应管的直流特性参数，电容特性参数以及高频应用领域的射频性能参数直接关系到对于RF-LDMOS器件是否优良的判断以及是否能够在高频应用场合胜任的重要参考。
%As a RF power device,RF-LDMOS device is the popular device in high frequency amplifier market, so how to evaluate the device is very important.Its DC characteristic,Capacitance characteristic& RF performance in high frequency application directly related to judgment for a RF-LDMOSdevice,and whether it can hand in high frequency applications upto the important reference.【期刊名称】《电子测试》【年(卷),期】2015(000)019【总页数】3页(P116-118)【关键词】RF-LDMOS器件;直流特性;电容特性;射频性能【作者】李树琪【作者单位】苏州远创达科技有限公司，江苏苏州，215123【正文语种】中文20世纪90年代，随着移动通信的发展，用于射频基站作为射频放大器核心的射频功率器件也被要求具有更强大的性能。
当时以Freescale公司为代表的一些国外的大公司投入巨大的人力物力和财力对RF-LDMOS器件进行了研究，而RF-LDMOS器件的线性动态范围大、线性增益高和输出功率大等突出优点使其迅速的占领了市场，目前Freescale公司的Air fast系列和NXP公司的第8代产品已经相继问世成熟，并占有这巨大的市场份额，国内在RF-LDMOS器件民用领域进展相对缓慢，对于RF-LDMOS器件的研究和开发更加迫切。
LDMOS的参数测试分析
（1）直通校准件
• 校准时，左右对准连接，中间用与微带线 等宽的铜箔粘贴，即可达到零长度止痛目 的。
（2）反射校准件
• 直通校准完成之后，去掉铜箔，当左右校 准件分开间距为待测器件封装法兰宽度时， 即可达到开路反射校准的目的。
（3）延迟校准件
• 采用 /4 延迟板和测试板对准连接，微带 线衔接部分用等宽铜箔粘贴，即可达到 /4 延迟校准的目的。
• 测试的方式：在栅压为零的条件下，扫描 漏源电压Vds，提取Ids-Vds曲线。 • 设置Ids的一个初始小电流，当增加Vds扫 描得到相同的电流时，此时的Vds则认定为 器件的击穿电压。
ห้องสมุดไป่ตู้
3、输出特性测试
• 测试的方式：在已知Vt的前提下，保证Vgs 大于Vt，以0.2V为步长，开始扫描漏源电 压Vds，提取不同Vgs下的Ids-Vds曲线。 （例如：Vt为2.6V，可以将栅压从2.8增长 到3.8V，步长为0.2V，扫描Vds。） • 当Vds很小时，Ids随Vds的增加而增大，表 现出电阻特性；当Vds较大时，Ids随Vds的 增加，上升速率减小，曲线弯曲并趋于平 坦，表现为电流饱和现象；当Vds继续增大， 器件进入饱和区，Ids基本不随Vds增大而 变化，这些现象说明器件的输出特性正常。
1、负载牵引测试系统的构成
负载牵引测试系统构成部分的功能
• 网络分析仪（VNA）用于初始的系统校准以及器 件小信号参数测试； • 直流电源可以为待测器件（DUT）提供合适的偏 置电压或电流； • 直流偏置BIAS T型器是直流信号的加载通道，并 且起到直流信号与射频信号隔离的作用； • 高频信号源用来驱动待测功率器件工作在真实的 大信号状态； • 衰减器对DUT出功率进行衰减，起到保护频谱仪 的作用
LDMOS
SOI-LDMOS
SOI的结构特点是在有源层和衬底层之间插入埋氧层来隔断 二者的电器连接。可见SOI和体硅在电路结构上的主要差别在 于：硅基器件或电路制作在外延层上，器件和衬底直接产生电 器连接，高低压单元之间、有源层和衬底层之间的隔离通过反 偏PN结完成，而SOI电路的有源层、衬底、高低压单元之间都 通过绝缘层完全隔开，各部分的电器连接被完全消除。这一结 构特点为SOI带来了寄生效应小、速度快、功耗低、集成度高、 抗辐射能力强等诸多优点。
影响SOI-LDMOS性能的因素
栅氧化层厚度的影响 漂移区注入剂量 SOI层厚度
漂移区注入剂量与截至频率的关系
(1)隔离效果好，SOI硅膜的掺杂浓度可以比较高而衬
底采用低掺杂浓度。 (2)寄生电容小，器件的速度快，增益高，适于高频 的应用。 (3)厚膜器件可以承受高压。 (4)工作特性受温度的影响较小，抗辐照性能好，工 作的温度范围很宽。 (5)短沟道特性好，适合用于深亚微米器件。 (6)具有较严重的自加热效应和浮体效应，器件工作 时要注意散热。
采用RESURF技术的LDMOS结构
场板技术
2、漂移区阶梯掺杂
DMG结构
DMG-LDMOS器件截止频率的最大值随S-gate、D-
gate长度比例的增加先增大后减小，在S-gate与Dgate长度为1:1时有最大。这说明当复合栅材料固定的 情况下DMG-LDMOS的频率特性也有一个最优值， 可以通过设计复合栅电极的长度比例来达到这个最 佳的状态。
MOS半导体功率器件
——LDMOS
报 告 人： 王 岩台式电脑电源电路
LDMOS的阈值电压
LDMOS的I-V特性
LDMOS的电容特性
LDMOS的电容特性
功率MOS管的参数测试(优选材料)
一、极限参数：ID ：最大漏源电流。
是指场效应管正常工作时，漏源间所允许通过的最大电流。
场效应管的工作电流不应超过ID 。
此参数会随结温度的上升而有所减额。
IDM ：最大脉冲漏源电流。
此参数会随结温度的上升而有所减额。
PD ：最大耗散功率。
是指场效应管性能不变坏时所允许的最大漏源耗散功率。
使用时，场效应管实际功耗应小于PDSM 并留有一定余量。
此参数一般会随结温度的上升而有所减额。
VGS ：最大栅源电压。
Tj ：最大工作结温。
通常为150 ℃或175 ℃，器件设计的工作条件下须确应避免超过这个温度，并留有一定裕量。
TSTG ：存储温度范围.二、静态参数：V(BR)DSS：漏源击穿电压。
是指栅源电压VGS 为0 时，场效应管正常工作所能承受的最大漏源电压。
这是一项极限参数,加在场效应管上的工作电压必须小于V(BR)DSS 。
它具有正温度特性，故应以此参数在低温条件下的值作为安全考虑。
△ V(BR)DSS/ △ Tj ：漏源击穿电压的温度系数,一般为0.1V/ ℃。
RDS(on) ：在特定的VGS (一般为10V )、结温及漏极电流的条件下，MOSFET 导通时漏源间的最大阻抗。
它是一个非常重要的参数，决定了MOSFET 导通时的消耗功率。
此参数一般会随结温度的上升而有所增大。
故应以此参数在最高工作结温条件下的值作为损耗及压降计算。
VGS(th) ：开启电压(阀值电压)。
当外加栅极控制电压VGS 超过VGS(th) 时，漏区和源区的表面反型层形成了连接的沟道。
应用中，常将漏极短接条件下ID 等于 1 毫安时的栅极电压称为开启电压。
此参数一般会随结温度的上升而有所降低。
IDSS ：饱和漏源电流，栅极电压VGS=0 、VDS 为一定值时的漏源电流。
一般在微安级.。
IGSS ：栅源驱动电流或反向电流。
由于MOSFET 输入阻抗很大，IGSS 一般在纳安级。
三、动态参数：gfs ：跨导。
是指漏极输出电流的变化量与栅源电压变化量之比，是栅源电压对漏极电流控制能力大小的量度。
LDMOS导通电阻的测量电路
专利名称：LDMOS导通电阻的测量电路专利类型：实用新型专利
发明人：梁友谦
申请号：CN202121708076.1
申请日：20210726
公开号：CN215641511U
公开日：
20220125
专利内容由知识产权出版社提供
摘要：本申请公开了一种LDMOS导通电阻的测量电路，涉及电子器件检测技术领域。
LDMOS导通电阻的测量电路，包括：LDMOS器件，设置有漏极框架、源极框架；漏极框架设有第一点集、第二点集，源极框架设有第三点集、第四点集，第一点集、第二点集、第三点集、第四点集中均包括测试点和电流点；第一电流源，用于加载第一电流，以使第一电流回路具有第一电压；第二电流源，用于加载第二电流，以使第二电流回路具有第二电压，并使第二电压和的第一电压之间的差值满足预设范围；第一电流、第二电流、第一电压、第二电压用于计算得到导通电阻。
本申请的测量电路，能够实现导通电阻的精确测量。
申请人：东莞市长工微电子有限公司
地址：523808 广东省东莞市松山湖园区红棉路6号8栋401室
国籍：CN
代理机构：广州嘉权专利商标事务所有限公司
代理人：熊思远
更多信息请下载全文后查看。
LDMOS的参数测试
2、击穿电压测试
• 测试的方式：在栅压为零的条件下，扫描 漏源电压Vds，提取Ids-Vds曲线。
• 设置Ids的一个初始小电流，当增加Vds扫 描得到相同的电流时，此时的Vds则认定为 器件的击穿电压。
3、输出特性测试
• 测试的方式：在已知Vt的前提下，保证Vgs 大于Vt，以0.2V为步长，开始扫描漏源电 压Vds，提取不同Vgs下的Ids-Vds曲线。 （例如：Vt为2.6V，可以将栅压从2.8增长 到3.8V，步长为0.2V，扫描Vds。）
（1）负载牵引系统校准
• 在中央主控计算机的控制下，自动阻抗调谐器在 2.07，2.11，2.14，2.17，2.21GHz五个测试频 点对Simth圆图进行均匀分布阻抗打点，以便校准 和测试；
• 使用网分自带的电子或机械校准件校准网络分析 仪；
• 利用校准后的网络分析仪分别测试耦合器、隔离 器、BIAS T、衰减器、功率探头及同轴电缆的 S 参数，并将测试的结果保存在网分内部；
• B：在期间未进行任何牵引的情况下，对器 件进行功率扫描；
• C：对器件进行第一次负载牵引（LoadPull），使器件输出端初步匹配，并对器件 进行功率扫描，得到器件输出功率等值线。 此时，系统会自动完成输出功率最大值搜 索，并读出此时负载调谐器的阻抗值；
• D：在第一次负载牵引测试点额基础上，对 器件进行源牵引（Source-Pull）测试，以 确定器件的输入阻抗；
• 高频信号源用来驱动待测功率器件工作在真实的 大信号状态；
• 衰减器对DUT出功率进行衰减，起到保护频谱仪 的作用
• 中央主控计算机（CHC）可以程控调节连接在待 测器件两端的调谐器阻抗的大小，并实时监测器 件的输出功率等指标的变化，找出使器件输出功 率最大时调谐器的阻抗值，以反推器件阻抗，从 而完成阻抗测试；
基于数值模拟的LDMOS解析模型
笙三空笪壁兰旦坚旦！堑垡塑坌塑ｃ。
ｎｔ。
ｕｒ。
Ｆ口ｌＬｋＬｎｄｏｆｌｍ０ｕｒＬｔｖ己：ＨｖＣＮ口Ｓ图２—２ＴＳＵＰＥＲＥＭ一４模拟浓度分布图Ｆｉｇ．２—２ＤｏｐｉｎｇｃｏｎｃｅｎｔｒａｔｉｏｎｐｒｏｆｉｌｅｓｉｍｕｌａｔｅｄｂｙＴＳＵＰＥＲＥＭ一４行磷硼两次注入，为两次杂质扩散横向结深之差。
其具体的工艺流程如下：首先在Ｐ型衬底上制各一个深Ｎ阱，再制备ＨＶ—ＰＭＯｓ和ＨＶ—Ｄｉｏｄｅ的Ｐ型漂移区，然后做｝Ｉｖ—ＮＤＭｏｓ的Ｎ型漂移区，紧接着制备ＨＶ—ＮＤＭＯｓ的Ｐ型阱；接下来的工艺是ＬＶ—ＣＭＯｓ的Ｎ一和Ｐ．阱的制备、沟道闽值电压调整、多晶硅栅的制备、源漏的制各、刻蚀接触孔、蒸铝、反刻铝及钝化处理，这个过程与标准ＬＶ—ｃＭ０ｓ工艺。
完全一致，只是Ｈｖ＿ＰＭｏｓ和Ｈ卜Ｄｉｏｄｅ的栅氧要另外先做一次，以达到耐压的要求。
需要注意的是，制各Ｐ阱应选择适当的浓度及分布，这里考虑到两个因素。
图２—３是二维ＭＥＤＩｃＩ软件模拟的结果”“，图ａ和图ｂ分别普通的ＭＯｓ和本章所采用的ＬＤＭｏｓ结构的纵向等电位图。
分析穿通机理，其中栅、源加ＯＶ电压，漏加１００ｖ电压。
可见ａ图是没有ｐ阱的普通ＭＯＳ管，由于沟道区的浓度很低，仅１×１０“ｃｍ～，当漏压加到１００ｖ时，沟道区出现了严重的穿通现象。
当ｂ图中的ＬＤＭ０ｓ结构源和沟道区扩注入硼，扩散ｐ阱后，其沟道有效浓度达到ｌ×１０”蜊。
３远远大于原来Ｐ型衬底的浓度，且Ｐ阱的结深与Ｎ一漂移区的深度接近，这样穿通现象就不会发生，击穿电压也就因此不再受制于穿通效应。
另一个要考虑到的因素是，Ｐ阱的引入一定程度上起到了调整阈值电压的作用。
基于数值模拟的ＬＤＭｏｓ解析模型图３～ｌ常规ＳＯＩＬＤＭＯＳ的ＲＥｓｕＲＦ结构Ｆｉｇ．３—１ＲＥＳＵＲＦｓｔｒｕｃｔｕｒｅｏｆｎｏｒｍａｌＳＯＩＬＤＭＯＳ此结构场氧化层厚度为２，删，漂移区厚度为１２，肼，埋氧化层厚度为２，肼，漂移区长度为７０＃册，杂质浓度为１ｘ１０”ｃｍ～。
LDMOS模型设计及参数提取
LDMOS模型设计及参数提取文燕【摘要】In recent years, due to its drain, gate and source are on the chip surface, LDMOS is easy for lowvoltage device integration. So they have been widely used to power integrated circuits and radio frequency fields. All along, the high-voltage LDMOS modeling is a very complex issue. By analyzing the high-voltage LDMOS structure and physical properties, we obtain the quasi-saturation voltage, self-heating effect and the voltage-controlled resistance in drift region about LDMOS. These characteristics is similar to those of the JFET, thus we establish MOS＋JFET circuit model about high-voltage LDMOS devices. By designing a 1.0~tm 40V LDMOS model mask of CMOS process, we extract parameters. Experimental results show that the analytical solution of the model parameters consist with the measured values, but also reflects the inherent characteristics of LDMOS devices. Therefore, this new model can be a good guide of LDMOS device engineering applications.%近年来,LDMOS由于其漏极、栅极和源极都在芯片表面,易于和低压器件集成,因而被广泛应用到功率集成电路和射频领域,一直以来,高压LDMOS的建模是一个十分复杂的问题。
LDMOS器件仿真设计实验
电子科技大学实验报告学生姓名：于全东学号：201322030315指导教师：乔明一、实验室名称：211楼803二、实验项目名称：半导体功率器件与智能功率IC实验——LDMOS器件仿真设计实验三、实验原理：利用medici仿真实验四、实验目的：通过实验，了解LDMOS器件的结构，掌握LDMOS器件的设计方法，熟悉MEDICI 软件的使用。
五、实验内容：完成一种700V RESURF LDMOS器件完整的设计仿真工作，其指标达到预定要求。
其中，主要针对器件耐压、阈值电压、跨导、开态特性进行仿真优化，确定栅氧厚度、沟道浓度、栅长、漂移区掺杂、漂移区厚度等重要的浓度和结构参数。
通过改变漂移区浓度，获得RESURF器件的哑铃型表面电场分布。
LDMOS指标要求：BV > 700V, V T 1~2V, V G 7V max六、实验器材（设备、元器件）：MEDICI软件七、实验步骤：LDMOS结构定义：title ldmosassign name=nd n.val=7e14assign name=pwell n.val=8e16assign name=dpwell n.val=1.2assign name=tepi n.val=13assign name=ld n.val=60assign name=dsub n.val=15mesh smooth=1x.mesh width=@ld h1=1.2y.mesh n=1 L=-0.35y.mesh n=6 L=-0.02y.mesh n=7 l=0y.mesh depth=0.2 h1=0.2y.mesh depth=@dpwell-0.2 h1=0.2y.mesh depth=@tepi-@dpwell h1=0.1 h2=0.2y.mesh depth=@dsub h1=0.2 h2=0.4 h3=2region name=si y.max=@tepi siliconregion name=sub y.min=@tepi siliconregion name=sio y.max=0 oxideelectrod name=gate x.min=1.9 x.max=3.5 y.min=-0.35 y.max=-0.02electrod name=source x.max=1.3 y.max=0electrod name=drain x.min=@ld-0.8 y.max=0electrod name=sub bottom$$$$$ n drift $$$$$$$profile region=si n-type n.peak=@nd uniform$$$$$ n-buffer $$$$profile region=si n-type n.peak=5e16 xy.ratio=0.6 x.min=@ld-2y.junction=@dpwell$$$$$ p-well $$$$profile region=si p-type n.peak=@pwell+@nd xy.ratio=0.6 x.min=0 x.max=2.6 y.junction=@dpwellprofile region=si p-type n.peak=1e20 x.min=0 x.max=2.6 y.min=@dpwell-0.6 y.max=@dpwell-0.1 uniform$$$$ n+/p+ source $$$$profile region=si p-type n.peak=1e20 xy.ratio=0.4 x.min=0 x.max=1y.junction=0.2profile region=si n-type n.peak=1e20 xy.ratio=0.4 x.min=1 x.max=2y.junction=0.2$$$ drain $$$profile region=si n-type n.peak=1e20 xy.ratio=0.4 x.min=@ld-1 y.junction=0.2$$$$$ psub $$$$$$$profile region=sub p-type n.peak=5e14 uniformregrid ignore=sio doping logarith ratio=1 smooth=1 cos.angle=0.8$$$$ gate material $$$$$contact name=gate n.polysisave out.f=ldmos.mesh$$$$ plot $$$$plot.2d grid fill scale title=" the orignal gird"plot.2d boundary scale junction fill title="the junction profiles"plot.1d doping y.start=0.01 y.end=0.01 title="surface doping log" y.log plot.1d doping y.start=0.01 y.end=0.01 title="surface doping"plot.1d doping y.start=3 y.end=3 title="y=3 doping log" y.logplot.1d doping y.start=3 y.end=3 title="y=3 doping"plot.1d doping x.start=3 x.end=3 title="x=3 doping log" y.logplot.1d doping x.start=3 x.end=3 title="x=3 doping"八、实验数据及结果分析：阈值电压曲线：原始Vt为0.1V更改参数后Vt为1.6V九、实验结论：1、由RESURF原理可知，LDMOS的击穿电压是横向耐压和纵向耐压共同作用的结果，所以不能简单地通过改变某一参量来提高某个方向的耐压。
700V外延LDMOS模型的建立与参数提取
700V外延LDMOS模型的建立与参数提取摘要：本文借助二维数值模拟软件MEDICI对700V外延型LDMOS特性进行分析，对其电流饱和机理做了研究，在此基础上采用宏模型的建模方法，给出LDMOS的等效电路模型。
并用参数提取软件Aurora，提取了相应得参数。
在Cadence下仿真取得了较好的效果。
关键词：LDMOS，饱和栅压，等效电路模型Building model and Extracting parameters of a 700Vextension LDMOS DeviceAbstract: Analyses are made on the 700V extension LDMOS Device by usingtwo-dimensional numerical simulator MEDICI and investing its saturation mechanisms of current. Basing on these facts, we use a sub-circuit model by the concept of macro model. And we extract parameters of it by using parameter extraction software Aurora. Good results are obtained when it is simulated in Cadence.Key words: LDMOS, Saturation voltage of gate, sub-circuit model1 引言高压集成电路目前已被广泛应用于开关电源[1]、电机驱动、工业控制、汽车电子、日常照明、家用电器等领域。
高压集成电路一般由高压和低压器件组成。
高压器件中最为关键的设计就是LDMOS 的设计。
为了能将设计出的LDMOS管用于电路的仿真，建立一个准确的LDMOS的模型就变得尤为关键。
LDMOS的可靠性研究
时，导通电阻随着温度增加的速率将低于本
征电阻随着温度增加的速率。
6、击穿电压的温度特性
• 开态击穿电压是LDMOS的一个非常重要的 电学参数。击穿电压决定了最大允许的漏 源电压。通常有漏衬底PN结雪崩击穿电压 和漏源穿通电压两种机理。
• 在等温的前提下,随着温度的升高击穿电压 是有所上升，但是增加的幅度很小。主要 是因为载流子迁移率下降。
• 通过模拟发现,LDMOS承受漏源电压主要是 场极板下面的场极板部分,增加场极板的长 度会使漂移区的电势、电场分布发生变化, 使承受漏源电压的部分变长,降低了最高电 场,提高了击穿电压,同时增加场极板对电 阻几乎没有多少影响,因而对器件的作用被 削弱,缓和了击穿电压与导通电阻的矛盾。
• 场极板技术只能通过藕合作用减小漂移区 的有效电荷,进而提高耐压,但是对漂移区 积分电荷没有大的影响。
（2）沟道浓度的影响（沟道较长情况下） 沟道峰值电场随n阱注入剂量变化曲线
• 随着n阱浓度的变大,第一个峰值电场逐渐变 大,而第二个峰值电场变化不是很明显.
• 原因在于,p+n结的n侧浓度降低,结处的峰值 电场必然降低;沟道较长时,np-结左侧磷的 浓度已经降到了一个比较小的值,此时再降 低沟道浓度,峰值电场几乎不会变化,因此第 二个峰值电场变化不明显.
1.1有场极板的LDMOS的击穿电压原理
• 在场极板有限的情况下，漏极的高压被氧 化层电容分压，减小了漂移区A处的击穿电 压。
• 根据数值分析结果指出,有限尺寸场极板的 边界效应等效一个平面PN结的击穿电压。 因此可以将无限大场MOS电容器和这个等 效pn结的击穿电压相比较,两者之中较小的 击穿电压,就是外加场极板的击穿电压。
LDMOS的可靠性研究
研究内容
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
二、LDMOS器件负载牵引阻抗参数测试
• 负载牵引法（Load-Pull）是通过连续调节分别连 接在被测器件输入、输出端口的源、负载阻抗调 谐器，使输出功率和增益随之增大，仿佛是输出 功率被阻抗调谐器“牵引”变化，习惯统称为负 载牵引。 • 当器件达到最大功率传输状态时，认为器件输入 阻抗与源调谐器阻抗、器件输出阻抗与负载调谐 器阻抗共轭，通过读出调谐器的阻抗，即可反推 出器件的输入、输出阻抗。 • 在整个测试过程中，通过调节阻抗调谐器，可以 观测器件的最大输出功率，最大增益。
• 中央主控计算机（CHC）可以程控调节连接在待 测器件两端的调谐器阻抗的大小，并实时监测器 件的输出功率等指标的变化，找出使器件输出功 率最大时调谐器的阻抗值，以反推器件阻抗，从 而完成阻抗测试； • 双通道功率计及频谱仪可以测试器件的输出功率 及相应的功率谱线，结合CHC中的测试软件，绘 制出待测器件的增益、效率等多种响应曲线； • 源、负载端耦合器用于输入、输出及反射信号的 提取；环形器用于防止大功率信号反射回信号源， 起到保护信号源的作用；
3、LDMOS器件阻抗参数测试
• （1）负载牵引系统校准
• （2）负载牵引系统嵌入 • （3）L引系统校准
• 在中央主控计算机的控制下，自动阻抗调谐器在 2.07，2.11，2.14，2.17，2.21GHz五个测试频 点对Simth圆图进行均匀分布阻抗打点，以便校准 和测试； • 使用网分自带的电子或机械校准件校准网络分析 仪； • 利用校准后的网络分析仪分别测试耦合器、隔离 器、BIAS T、衰减器、功率探头及同轴电缆的 S 参数，并将测试的结果保存在网分内部； • 将系统完整连接，测试整体的 S 参数，并与先前 测试的 S 参数对比，完成系统整体校准。
1、负载牵引测试系统的构成
负载牵引测试系统构成部分的功能
• 网络分析仪（VNA）用于初始的系统校准以及器 件小信号参数测试； • 直流电源可以为待测器件（DUT）提供合适的偏 置电压或电流； • 直流偏置BIAS T型器是直流信号的加载通道，并 且起到直流信号与射频信号隔离的作用； • 高频信号源用来驱动待测功率器件工作在真实的 大信号状态； • 衰减器对DUT出功率进行衰减，起到保护频谱仪 的作用
1、阈值电压测试
• 测试的方式：固定器件漏源电压为某一值， 扫描栅源电压Vgs，得到Ids-Vgs曲线。 • 设置Ids的一个初始小电流，当增加Vgs扫 描得到相同的电流时，此时的Vgs则认定为 器件的阈值电压Vt。 • 当Vgs大于Vt时，Ids迅速增大，则说明器 件开启特性良好。
2、击穿电压测试
负载牵引系统的特点
（1）连接待测器件两端的阻抗调谐器是可程控 的，由中央主控计算机驱动高精度的步进电机，精 确控制阻抗的变化，调谐器阻抗的变化范围可以覆 盖整个阻抗圆图，从而达到阻抗“无死角”测试的 效果。 （2）中央主控计算机内置有综合测试软件，它 可以计算绘制出待测器件的输出功率、增益及效率 等参数随负载阻抗变化的等值曲线，并可自动跟踪 各参数最大值在阻抗圆图上的位置，从而得到器件 特定参数最大值所对应的输入、输出阻抗。根据这 些结果，可以折中设计出满足需要的功率放大电路。
（2）负载牵引系统去嵌入
• 首先，将器件与测试电路板焊接，并固定 在夹具上，接入负载牵引测试系统中； • 然后，将先前测试的所有系统部件及校准 件的 S 参数文件配置到测试控制软件中， 完成整体验证和系统去嵌入，将测试参考 面延伸到待测器件栅、漏引脚两端。
（3）LDMOS器件负载牵引测试 • 在完成系统标准及去嵌入之后，使用负载 牵引系统对LDMOS期间进行阻抗参数测试， 流程如下： • A：在不同的栅源偏置下，对器件进行漏源 电压扫描，检测漏极电流，得到器件的 I-V 输出特性曲线。（注意器件的阈值电压和 击穿电压等特性）确定器件的直流工作点， 此时，器件工作在AB类状态下，兼顾输出 功率和效率，能全面反应器件的特性；
LDMOS的参数测试
一、LDMOS器件电学特性在线测试
• 采用吉时利直流参数测试系统并配合高压 测试探针对制备的LDMOS器件进行在片测 试。利用光学显微镜观察器件的具体结构， 并用探针给相应的电极加电，只使用探针 向器件栅、漏极加电，而源极直接通过衬 底与金属吸盘接地。需要测试的电学特性 参数有： 1、阈值电压测试 2、击穿电压测试 3、输出特性测试
2、TRL校准
• 由于测试中，测试仪器之间有许多中间件 和连接件，使得测试出现误差，所以要对 测试进行校准，才能准确获得器件的输入、 输出阻抗参数。 • TRL（Through-Reflection-Line）校准只采 用“直通”、“反射”、“延迟线”三种 类型校准件即可完成全部的校准过程。
• 当网分内部为正向测试时，通道R，A，B 分别测试入射波、传输波、反射波，从而 计算出期间的S参数。
（1）直通校准件
• 校准时，左右对准连接，中间用与微带线 等宽的铜箔粘贴，即可达到零长度止痛目 的。
（2）反射校准件
• 直通校准完成之后，去掉铜箔，当左右校 准件分开间距为待测器件封装法兰宽度时， 即可达到开路反射校准的目的。
（3）延迟校准件
• 采用 /4 延迟板和测试板对准连接，微带 线衔接部分用等宽铜箔粘贴，即可达到 /4 延迟校准的目的。
• 测试的方式：在栅压为零的条件下，扫描 漏源电压Vds，提取Ids-Vds曲线。 • 设置Ids的一个初始小电流，当增加Vds扫 描得到相同的电流时，此时的Vds则认定为 器件的击穿电压。
3、输出特性测试
• 测试的方式：在已知Vt的前提下，保证Vgs 大于Vt，以0.2V为步长，开始扫描漏源电 压Vds，提取不同Vgs下的Ids-Vds曲线。 （例如：Vt为2.6V，可以将栅压从2.8增长 到3.8V，步长为0.2V，扫描Vds。） • 当Vds很小时，Ids随Vds的增加而增大，表 现出电阻特性；当Vds较大时，Ids随Vds的 增加，上升速率减小，曲线弯曲并趋于平 坦，表现为电流饱和现象；当Vds继续增大， 器件进入饱和区，Ids基本不随Vds增大而 变化，这些现象说明器件的输出特性正常。