电子科技大学集成电路原理实验CMOS模拟集成电路设计与仿真王向展
CMOS 模拟集成电路课件完整
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理(版图)设计
物理(版图)验证
寄生参数提取及后仿真
否
是否满足系统规范
集成电路实验 王向展
电子科技大学实验报告二、实验项目名称:CMOS模拟集成电路设计与仿真三、实验地点:211大楼606房间四、实验学时:4五、实验目的:(1)综合运用课程所学知识自主完成相应的模拟集成电路版图设计,掌握基本的IC版图布局布线技巧。
(2)学习并掌握国际流行的EDA仿真软件Cadence的使用方法,并进行版图的的设计与验证六、实验原理:IC设计一般规则:①根据用途要求,确定系统总体方案②根据电路的指标和工作条件,确定电路结构与类型,然后通过模拟计算,决定电路中各器件的参数(包括电参数、几何参数等),EDA软件进行模拟仿真。
③根据电路特点选择适当的工艺,再按电路中各器件的参数要求,确定满足这些参数的工艺参数、工艺流程和工艺条件。
④按电路设计和确定的工艺流程,把电路中有源器件、阻容元件及互连以一定的规则布置在硅片上,绘制出相互套合的版图,以供制作各次光刻掩模版用。
⑤生成PG带制作掩模版⑥工艺流片⑦测试,划片封装实验模拟基于Cadence 平台的电路设计与仿真七、实验内容:1、UNIX操作系统常用命令的使用,Cadence EDA仿真环境的调用。
2、设计一个运算放大器电路,要求其增益大于60dB, 相位裕度大于45º,功耗小于10mW。
3、根据设计指标要求,选取、确定适合的电路结构,并进行计算分析。
4、电路的仿真与分析,重点进行直流工作点、交流AC分析、瞬态Trans分析、建立时间小信号特性和压摆率大信号分析,能熟练掌握各种分析的参数设置方法。
5、电路性能的优化与器件参数调试,要求达到预定的技术指标。
6、整理仿真数据与曲线图表,撰写并提交实验报告。
八、实验仪器与器材(1)工作站或微机终端一台(2)EDA仿真软件 1套九、实验结果:1、根据实验指导书熟悉UNIX操作系统常用命令的使用,掌握Cadence EDA仿真环境的调用。
2、根据设计指标要求,设计出如下图所示的电路结构。
并进行计算分析,确定其中各器件的参数。
电子科技大学 集成电路原理实验模拟集成电路版图设计与验证 王向展
实验报告课程名称:集成电路原理实验名称:模拟集成电路版图设计与验证小组成员:实验地点:科技实验大楼606实验时间:2017年6月19日2017年6月19日微电子与固体电子学院一、实验名称:模拟集成电路版图设计与验证二、实验学时:4三、实验原理1、电路设计与仿真实验2内容,根据电路的指标和工作条件,然后通过模拟计算,决定电路中各器件的参数(包括电参数、几何参数等),EDA软件进行模拟仿真。
2、工艺设计根据电路特点结合所给的工艺,再按电路中各器件的参数要求,确定满足这些参数的工艺参数、工艺流程和工艺条件。
3、版图设计按电路设计和确定的工艺流程,把电路中有源器件、阻容元件及互连以一定的规则布置在Candence下的版图编辑器内。
并优化版图结构。
四、实验目的本实验是基于微电子技术应用背景和《集成电路原理》课程设置及其特点而设置,为IC设计性实验。
其目的在于:1、根据实验任务要求,综合运用课程所学知识自主完成相应的模拟集成电路版图设计,掌握基本的IC版图布局布线技巧。
2、学习并掌握国际流行的EDA仿真软件Cadence的使用方法,并进行版图的的设计与验证。
通过该实验,使学生掌握CMOS模拟IC版图设计的流程,加深对课程知识的感性认识,增强学生的设计与综合分析能力。
五、实验内容1、UNIX操作系统常用命令的使用,Cadence EDA仿真环境的调用。
2、根据实验2所得参数,自主完成版图设计,并掌握布局布线的基本技巧。
3、整理版图生成文件,总结、撰写并提交实验报告。
六、实验仪器设备(1)工作站或微机终端一台(2)EDA仿真软件1套七、实验步骤1、根据实验指导书掌握Cadence EDA仿真环境的调用。
熟悉版图编辑器Layout Editor的使用。
了解基本的布局布线方法及元器件的画法。
2、根据实验2所计算验证的两级共源CMOS运放的元器件参数如表1所示,在版图设计器里画出相应的元器件,对V+、V-、V out、V DD、GND的压焊点位置合理化放置,通过金属画线将各个元器件按实验2的电路图合理连接,避免跳线。
电子科技大学CMOS模拟集成设计Hspice仿真
饱和区 0 < VGS – VTHn < VDS
I DSn =
且 [1-1]
1 W K n ( ) n (VGS − VT ) 2 (1 + λ nV DS ) 2 L
其中 Kn
是跨导参数,VT 是NMOS阀值电压,W和L是NMOS的宽
和长度,λn是沟道长度调制系数。
3.2.3 模拟电路中 CMOS 工作在饱和状态区 CMOS 工艺中 NMOS 和 PMOS 用于模拟电路设计时必须工作在饱和区。这一现象 由 MOSFET 的小信号模型的线性特征所决定。 gm = ∆ids W ≅ K n ( ) n (VGS − VT ) ∆v gs L
Hspice 的输入电路程序典型格式如下: *标题描述 电 路 主 体 电路描述 (资料叙述) 资料叙述) 分析形态 (控制叙述) 控制叙述) (输出叙述) 输出叙述) .END (结束叙述) (*引导的注解叙述可安插入其内任一行) 引导的注解叙述可安插入其内任一行)
Байду номын сангаас
---------------------------------------------------------------------------------------------------------------------
9
图 1-13 Hspice Installing
6.
Click “OK”以忽略安装中的 Warnings 如图 1-14。
图 1-14 安装中 Warnings
7. 如图 1-15,Click “OK”以确论 license 文件的路径变量设置的要求信 息。HSPICE2008 安装完成后,再设置系统环境变量。
3
从而和源(S) 、漏(D)两端 p 形成 p 沟道。当 D 和 S 之间有压差,PMOS 就会 导通,形成源漏电流 ISDp。
电子科技大学-集成电路原理实验-集成电路版图识别与提取-王向展
实验报告一、实验名称:集成电路版图识别与提取二、实验学时:4三、实验原理本实验重点放在版图识别、电路拓扑提取、电路功能分析三大模块,1、仔细观察芯片图形总体的布局布线,找出电源线、地线、输入端、输出端及其对应的压焊点。
2、判定此IC采用P阱还是N阱工艺;进行版图中元器件的辨认,要求分出MOS管、多晶硅电阻和MOS电容。
3、根据以上的判别依据,提取芯片上图形所表示的电路连接拓扑结构;复查,加以修正;完成电路的提取,并分析电路功能,应用Visio 或Cadence等软件对电路进行复原。
六、实验仪器设备(1)工作站或微机终端 1台(2)芯片显微图片 1张图11、观察芯片布局明确V DD、GND、V in1、V in2、V out、Test的压焊点。
2、根据V DD连接的有源区可以判断为PMOS管,根据比较环数推测出此IC采用了P阱工艺。
3、确定P阱工艺后,从输入端开始逐一对元器件及其连线进行辨认。
从输入端出来,直接看到在输入压焊点到输入管之间有一段多晶硅,但又无连线的“交叉”出现,排除了“过桥”的可能,初步判断为电阻,再根据其后的二极管可以判定为是与二极管组成保护电路最终与输入管相接,可断定是输入端起限流作用的电阻。
其中绿色圈标识有大片的多晶硅覆盖扩散区的区域判断为MOS电容。
图22、可见,实验图片为一个采用CMOS P阱工艺制造的放大器电路,该电路为典型的差分放大输入级。
由电路图可以看出,器件连接方式正确,逻辑上能完成确定的功能,说明提取结果是正确的。
3、整个实验过程是对IC逆向设计的尝试,IC逆向设计是IC设计的一条关键技术之一,一方面可借鉴并消化吸收先进、富有创意的版图步提取;由将二者提取的电路结合所学知识修改、完善,并最终确定电路;由用Cadence 软件搭建出所提取的电路,并完善布局;最后,由二者共同完成该实验报告。
报告评分:指导教师签字:。
模拟cmos集成电路设计实验
模拟cmos集成电路设计实验实验要求:设计一个单级放大器和一个两级运算放大器。
单级放大器设计在课堂检查,两级运算放大器设计需要于学期结束前,提交一份实验报告。
实验报告包括以下几部分内容:1、电路结构分析及公式推导(例如如何根据指标确定端口电压及宽长比)2、电路设计步骤3、仿真测试图(需包含瞬态、直流和交流仿真图)4、给出每个MOS管的宽长比(做成表格形式,并在旁边附上电路图,与电路图一一对应)5、实验心得和小结单级放大器设计指标两级放大器设计指标实验操作步骤:a.安装Xmanagerb.打开Xmanager中的Xstartc.在Xstart中输入服务器地址、账号和密码Host:202.38.81.119Protocol: SSHUsername/password: 学号(大写)/ 学号@567& (大写)Command : Linux type 2然后点击run运行。
会弹出xterm窗口。
修改密码输入passwd,先输入当前密码,然后再输入两遍新密码。
注意密码不会显示出来。
d.设置服务器节点用浏览器登陆http://202.38.81.119/ganglia/,查看机器负载情况,尽量选择负载轻的机器登陆,(注:mgt和rack01不要选取)选择节点,在xterm中输入 ssh –X c01n?? (X为大写,??为节点名)如选择13号节点,则输入ssh –X c01n13e.文件夹管理通常在主目录中,不同工艺库建立相应的文件夹,便于管理。
本实验采用SMIC40nm工艺,所以在主目录新建SMIC40文件夹。
在xterm中,输入mkdir SMIC40然后进入新建的SMIC40文件夹,在xterm中,输入cd SMIC40.f.关联SMIC40nm 工艺库在xterm窗口中,输入gedit&,(gedit为文档编辑命令)将以下内容拷贝到新文档中。
SOFTINCLUDE /soft1/cadence/IC5141/share/cdssetup/dfII/cds.lib SOFTINCLUDE /soft1/cadence/IC5141/share/cdssetup/hdl/cds.lib SOFTINCLUDE /soft1/cadence/IC5141/share/cdssetup/pic/cds.lib SOFTINCLUDE /soft1/cadence/IC5141/share/cdssetup/sg/cds.libDEFINE smic40llrf /soft2/eda/tech/smic040/pdk/SPDK40LLRF_1125_2TM_CDS_V1.4/smic40llrf_1 125_2tm_cds_1P8M_2012_10_30_v1.4/smic40llrf保存为cds.lib 。
电子科大集成电路原理实验报告-CMOS模拟集成电路设计与仿真标准实验报告
电子科大集成电路原理实验报告-CMOS模拟集成电路设计与仿真标准实验报告电子科技大学微电子与固体电子学院集成电路原理与设计CMOS模拟集成电路设计与仿真电子科技大学实验报告实验地点:211楼606 实验时间:2014.6.7一、实验室名称:微电子技术实验室二、实验项目名称:CMOS模拟集成电路设计与仿真三、实验学时:4四、实验原理参照实验指导书。
五、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置,为IC设计性实验。
其目的在于:根据实验任务要求,综合运用课程所学知识自主完成相应的模拟集成电路设计,掌握基本的IC设计技巧。
学习并掌握国际流行的EDA仿真软件Cadence的使用方法,并进行电路的模拟仿真。
六、实验内容1、UNIX操作系统常用命令的使用,Cadence EDA仿真环境的调用。
2、设计一个运算放大器电路,要求其增益大于40dB, 相位裕度大于60?,功耗小于10mW。
3、根据设计指标要求,选取、确定适合的电路结构,并进行计算分析。
4、电路的仿真与分析,重点进行直流工作点、交流AC分析、瞬态Trans分析、建立时间小信号特性和压摆率大信号分析,能熟练掌握各种分析的参数设置方法。
5、电路性能的优化与器件参数调试,要求达到预定的技术指标。
6、整理仿真数据与曲线图表,撰写并提交实验报告。
七、实验仪器设备(1)工作站或微机终端一台(2)局域网2(3)EDA仿真软件 1套八、实验步骤1、根据实验指导书熟悉UNIX操作系统常用命令的使用,掌握Cadence EDA仿真环境的调用。
2、根据设计指标要求,设计出如下图所示的电路结构。
并进行计算分析,确定其中各器件的参数。
3、电路的仿真与分析,重点进行直流工作点、交流AC分析、瞬态Trans分析,能熟练掌握各种分析的参数设置方法。
4、电路性能的优化与器件参数调试,要求达到预定的技术指标。
具体计算步骤如下:(参见模拟CMOS集成电路设计)1. 通过额定功耗和片外电容C计算偏置电路电流以及流进M6,M8电流,再通过相关试验得到相关pmos,nmos的Vth和k和λ,得到m6,m8,m9宽长比并计算密勒电容Cc2. 通过cmr计算m4和m0的宽长比3. 通过GB和Cc求出m2和m5宽长比4. 由m6,m8的Ids电流计算m7宽长比5. 进行电路仿真,观察电路是否符合各方面要求。
第一章 - 绪论
型IC。
王向展
2015年5月31日11时37分
15
集成电路原理与设计
双极型 P MOS 单片集成电路 MOS型 NMOS CMOS 按结构分类 BiMOS BiCMOS型 BiCMOS 厚膜混合集成电路 混合集成电路 集成电路 薄膜混合集成电路 按规模分类 SSI 、MSI、LSI、VLSI 、ULSI、GSI 组和逻辑电路 数字电路 时序逻辑电路 线性电路 按功能分类 模拟电路 非线性电路 数模混合电路 按应用领域分类
Bardeen提出了表面态理论, Schokley给出了实现放大器的
基本设想,Brattain设计了实验。 1947 年12 月23 日,第一次 观测到了具有放大作用的晶体管。
王向展
2015年5月31日11时37分
25
集成电路原理与设计
肖克莱(William Shockley)
巴丁(JohnBardeen)
王向展
2015年5月31日11时37分
8
集成电路原理与设计
参考资料:(1995年以前)
1. 双极集成电路分析与设计基础,贾松良,电子工业出版社,1987年。 TN431 146。 2. MOS集成电路分析与设计基础,张建人,电子工业出版社,1987。 3. CMOS VLSI设计原理和系统展望,[美],Neil Weste著,高教出版 社。TN47 W388。 4. 超大规模集成物理学导论,童勤义,电子工业出版社, TN471。 5. 集成电路设计原理 - 模拟集成电路,复旦大学微电子教研室,高教 出版社。 TN431.1 5222。 6. 超大规模集成电路技术,[美],施敏,科学出版社。TN49 S93。 7. 双极与MOS模拟集成电路设计,[美],艾伦.B.格里本,上海交大出 版社。 TN431.1 9188。
电子科技大学-集成电路原理实验-CMOS模拟集成电路设计与仿真
实验报告课程名称:集成电路原理实验名称:CMOS模拟集成电路设计与仿真一、实验名称:CMOS模拟集成电路设计与仿真二、实验学时:4三、实验原理1、转换速率(SR):也称压摆率,单位是V/μs。
运放接成闭环条件下,将一个阶跃信号输入到运放的输入端,从运放的输出端测得运放的输出上升速率。
2、开环增益:当放大器中没有加入负反馈电路时的放大增益称为开环增益。
3、增益带宽积:放大器带宽和带宽增益的乘积,即运放增益下降为1时所对应的频率。
4、相位裕度:使得增益降为1时对应的频率点的相位与-180相位的差值。
5、输入共模范围:在差分放大电路中,二个输入端所加的是大小相等,极性相同的输入信号叫共模信号,此信号的范围叫共模输入信号范围。
6、输出电压摆幅:一般指输出电压最大值和最小值的差。
图1两级共源CMOS运放电路图实验所用原理图如图1所示。
图中有多个电流镜结构,M1、M2构成源耦合对,做差分输入;M3、M4构成电流镜做M1、M2的有源负载;M5、M8构成电流镜提供恒流源;M8、M9为偏置电路提供偏置。
M6、M7为二级放大电路,Cc为引入的米勒补偿电容。
其中主要技术指标与电路的电气参数及几何尺寸的关系:转换速率:SR=I5I I第一级增益:I I1=−I I2I II2+I II4=−2I I1I5(I2+I3)第二级增益:I I2=−I I6I II6+I II7=−2I I6I6(I6+I7)单位增益带宽:GB=I I2I I输出级极点:I2=−I I6I I零点:I1=I I6I I正CMR:I II,III=I II−√I5I3−|I Iℎ3|(III)+I Iℎ1,III负CMR:I II,III=√I5I1+III5,饱和+I Iℎ1,III+I II饱和电压:I II,饱和=√2I III功耗:I IIII=(I8+I5+I7)(I II+I II)四、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置,为IC设计性实验。
cmos模拟集成电路设计_实验报告概论
北京邮电大学实验报告实验题目:cmos模拟集成电路实验姓名:何明枢班级:2013211207班内序号:19学号:2013211007指导老师:韩可日期:2016 年 1 月16 日星期六北京邮电大学电子工程学院2013211207班何明枢CMOS模拟集成电路与设计实验报告目录实验一:共源级放大器性能分析 (1)一、实验目的 (1)二、实验内容 (1)三、实验结果 (1)四、实验结果分析 (3)实验二:差分放大器设计 (4)一、实验目的 (4)二、实验要求 (4)三、实验原理 (4)四、实验结果 (5)五、思考题 (6)实验三:电流源负载差分放大器设计 (7)一、实验目的 (7)二、实验内容 (7)三、差分放大器的设计方法 (7)四、实验原理 (7)五、实验结果 (9)六、实验分析 (10)实验五:共源共栅电流镜设计 (11)一、实验目的 (11)二、实验题目及要求 (11)三、实验内容 (11)四、实验原理 (11)五、实验结果 (15)六、电路工作状态分析 (15)实验六:两级运算放大器设计 (17)一、实验目的 (17)二、实验要求 (17)三、实验内容 (17)四、实验原理 (21)五、实验结果 (23)六、思考题 (24)七、实验结果分析 (24)实验总结与体会 (26)一、实验中遇到的的问题 (26)二、实验体会 (26)三、对课程的一些建议 (27)实验一:共源级放大器性能分析一、实验目的1、掌握synopsys软件启动和电路原理图(schematic)设计输入方法;2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真;3、输入共源级放大器电路并对其进行DC、AC分析,绘制曲线;4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响二、实验内容1、启动synopsys,建立库及Cellview文件。
2、输入共源级放大器电路图。
电子科技大学集成电路实验报告――模拟集成电路
电子科技大学集成电路实验报告――模拟集成电路CMOS模拟集成电路设计及HSPICE使用实验学时:4学时实验一CMOS工艺参数测量一、实验目的:学习和掌握EDA仿真软件Hspice;了解CMOS工艺技术及元器件模型,掌握MOSFET工作原理及其电压电流特征;通过仿真和计算,获得CMOS中NMOS和PMOS的工艺参数kp,kn, p, n,Vtp,Vtn,为后续实验作准备。
二、实验内容:1)通过Hspice仿真,观察NMOS和PMOS管子的I-V特性曲线;2)对于给定长宽的MOSFET,通过Hspice仿真,测得几组栅-源电压、漏-源电压和漏-源电流数据,代入公式IDSn1WKn()n(VGS Vtn)2(1 nVDS),求得对应的工艺参数2Lkp,kn, p, n,Vtp,Vtn 。
三、实验结果:本实验中所测试的NMOS管、PMOS管L=1u,W由学号确定。
先确定W。
W等于学号的最后一位,若学号最后一位=0,则W=10u。
所以,本实验中所测试的NMOS管、PMOS管的尺寸为:(1)测0.5um下NMOS和PMOS管的I-V特性曲线所用工艺模型是TSMC 0.50um。
所测得的Vgs=1V时,NMOS管Vds从0V到2.5V变化时的I-V特性曲线为:所测得的Vds=1.2V时,NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为:所测得的Vsg=1V时,PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为:所测得的Vsd=1.2V时,PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为:(2)计算TSMC 0.50um工艺库下mos管对应的工艺参数测试NMOS管相关参数,Hspice中仿真用源文件(.sp文件)为:NOMS I-V Characteristic M1 OUT IN 0 0 CMOSn L=1U W=8U VIN IN 0 1 VOUT OUT 0 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2 .PRINT DC I(M1).LIB “C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的NMOS管电流曲线为:所测的数据如下表:根据公式IDSn1Kn()n(VGS Vtn)2(1 nVDS),计算kn, n,Vtn,分别为:2Lkn 119 10-6, n 0.028,Vtn 1.37测试PMOS管相关参数,Hspice中仿真用源文件(.sp文件)为:POMS I-V CharacteristicM1 OUT IN Vdd Vdd CMOSP L=1U W=8UVIN Vdd IN 1 VOUT Vdd OUT 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M2).LIB "C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的PMOS管电流曲线为:所测的数据如下表:计算TSMC 0.50um 工艺中pmos 参数pptp,分别为:Kp 54.89 10-6, p 0.017,Vtp 0.927综上所述,可得:四、思考题2)不同工艺,p, n不同。
CMOS模拟集成电路分析与设计
1.1 MOS管几何结构与工作原理(5)
以增强型NMOS管为例:
截止区:VGS=0 源区、衬底和漏区形成两个背靠背的PN结,不管VDS的极性 如何,其中总有一个PN结是反偏的,此时漏源之间的电阻
很大。
没有形成导电沟道,漏电流ID为0。 亚阈值区:Vth> VGS>0
B
S VGS G
NMOS D
PMOS S
NMOS D
PMOS D
NMOS D
PMOS S
G
BG
BG
G
G
G
G
G
S
S
S
D
S
S
S
D
1.2 MOS管的极间电容(1)-“本征栅电容”
“本征栅电容”:
本征电容指的是一些不能避免而在器件工作时 必需考虑的电容。
还要注意存在着大量的外在的与工艺相关的电 容。
按不同的工作区讨论本征栅电容: MOS管打开:线性区与饱和区 MOS管“关断”:截止区与亚阈值区
1.2 MOS管的极间电容(1)-“本征栅电容”(ON)
假设长沟道模型,工作于饱和区时如改变源极 电压,则有:
在漏极端口的栅与沟道的电压差保持不变(Vth), 但源极端口的电压差发生了改变。
这意味着电容的“底板”不是均匀改变。 详细的分析可以得到此时Cgs=(2/3)WLCOX
假设长沟道模型,工作于饱和区时如改变漏极 电压则不会改变沟道电荷,即Cgd=0(忽略二 次效应及外部电容)。
1、有源器件
主要内容:
1.1 几何结构与工作原理 1.2 极间电容 1.3 电学特性与主要的二次效应 1.4 低频及高频小信号等效模型 1.5 有源电阻
1.1 MOS管几何结构与工作原理(1)
单片化低压低功耗SiCMOS运算放大器的实现
收稿日期:2003-01-15 修回日期:2003-02-26 基金项目:国家自然科学基金资助项目(No.60072004) 作者简介:王向展(1974–) ,男,陕西合阳人,讲师,从事数模混合信号处理研究。Tel: (028)83202552;E-mail: xiangzhan@ 。
W L W L µ 5 = n µp 6 V GS6 − V T6 ⋅ V GS5 − V T5
2
(7)
这已经为我们的电路实验与模拟结果所证实,否 则,全电路不能正常工作。 1.3 单片化 CMOS 放大器 基于上述各种输入输出结构特点的分析比较,综合 考虑低压低功耗电路性能要求,所设计的单片化放大器 模块如图 4 所示。该运放为两级结构,M1~M8 构成了 PMOS 输入的共栅共源级,M11~M18 组成了图 3 所示的
图 3 给出了所设计的适于低压电路应用的新型 AB 类输 VDD 出 级 结 构。它由 两 部 分 构 成 , M1A~M4A 和 电 流 源 IB1, IB2 组 成 起
IN IB1 A M1A M3A M6 OUT M5 M4A IB2
B
M2A
偏 置 作 用的输入部分,M5~M6 构成 AB 类推挽部分。 图 3 所示的输出级高度对称, 在静态下, ID5 = ID6, 因此器件的宽长比 W/L 为: W W L 5 L 6 (4) = W W L 3A L 4A 同时,ID3A = ID4A 即 IB1 – ID1A = ID2A – IB2。 令 ID1A = ID2A = ID1,2 则 ID1,2 = I B1 + I B2 2 (5)
第 8 期
王向展等:单片化低压低功耗 Si CMOS 运算放大器的实现
模拟CMOS集成电路设计课程设计实验报告(二级放大器的设计)教材
模拟CMOS集成电路设计课程设计报告--------二级运算放大器的设计信息科学技术学院电子与科学技术系一、概述:运算放大器是一个能将两个输入电压之差放大并输出的集成电路。
运算放大器是模拟电子技术中最常见的电路,在某种程度上,可以把它看成一个类似于BJT 或FET 的电子器件。
它是许多模拟系统和混合信号系统中的重要组成部分。
它的主要参数包括:开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。
二、设计任务:设计一个二级运算放大器,使其满足下列设计指标:工艺Smic40nm电源电压 1.1v负载100fF电容增益20dB 至少40dB3dB带宽20MHz输入小信号幅度5uV 共模电平自己选取输出共模电平自己选取电路结构两级放大器相位裕度60~70度功耗无要求三、电路分析:1.电路结构:最基本的二级运算放大器如下图所示,主要包括四部分:第一级放大电路、第二级放大电路、偏置电路和相位补偿电路。
2.电路描述:输入级放大电路由PM2、PM0、PM1和NM0、NM1组成。
PM0和PM1构成差分输入对,使用差分对可以有效地抑制共模信号干扰;NM0和NM1构成电流镜作为有源负载;PM2作为恒流源为放大器第一级提供恒定的偏置电流。
第二级放大电路由NM2和PM3构成。
NM2为共源放大器;PM3为恒流源作负载。
相位补偿电路由电阻R0和电容C0构成,跨接在第二级输入输出之间,构成RC米勒补偿。
此外从电流电压转换角度来看,PM0和PM1为第一级差分跨导级,将差分输入电压转换为差分电流。
NM0和NM1为第一级负载,将差模电流恢复为差模电压。
NM2为第二级跨导级,将差分电压信号转换为电流,而PM3再次将电流信号转换成电压信号输出。
偏置电压由V0和V2给出。
3.静态特性对第一级放大电路:构成差分对的PM0和PM1完全对称,故有G m1=g mp0=g mp1 (1)第一级输出电阻R out1=r op1||r on1 (2)则第一级电压增益A1=G m1Rout1=g mp0,1(r op1||r on1) (3) 对第二级放大电路:电压增益A2=G m2R out2= -g mn2(r on2||r op3) (4) 故总的直流开环电压增益A0=A1A2= -g mp0,1g mn2(r op1||r on1)(r on2||r op3) (5)由于所有的管子都工作在饱和区,所以对于gm 我们可以用公式 g m =D I L W )/(Cox 2μ (6) 进行计算;而电阻r o 可由下式计算 r o =DI 1λ (7)其中λ为沟道长度调制系数且λ∝1/L 。
模拟CMOS集成电路SEL仿真验证研究
模拟CMOS 集成电路作为一种重要的基础器件被广 泛地应用于航天电子装备中袁 大多数模拟 CMOS 集成电路对空间辐照环境非常敏感袁 辐射环境对 集成电路的性能会产生不同程度的负面影响袁 甚 至会使其彻底失效遥
收稿日期院 2018-08-30 作者简介院 罗俊 渊1982-冤袁 男袁 四川南充人袁 中国电子科技集团公司第二十四研究所检测中心副主任尧 高级工程师袁 博士袁
电子产品可靠性与环境试验 耘蕴耘悦栽砸韵晕陨悦 孕砸韵阅哉悦栽 砸耘L陨粤月陨蕴I栽再 粤晕阅 耘晕灾陨R韵晕酝耘晕栽粤蕴 栽耘杂栽陨晕郧
仿真建模与分析
模拟 CMOS 集成电路 SEL 仿真验证研究
罗俊
渊中国电子科技集团公司第二十四研究所袁 重庆 400060冤
摘 要院 为了解决航天用模拟 CMOS 集成电路的单粒子闩锁效应的评估问题袁 结合一种基于失效物理的半导
体器件仿真方法袁 提出了基于失效物理的模拟 CMOS 集成电路单粒子闩锁仿真验证方法袁 并在此基础上袁 以某
型 8 位抗辐照 AD 转换器芯片为研究对象袁 通过对该 CMOS 单元器件的抗单粒子闩锁能力高于 75 MeV/mg窑cm2袁 与实际的试验结果一致遥
从事宽禁带半导体材料与器件尧 半导体集成电路可靠性技术方面的研究和管理工作遥
阅陨粤晕在陨 悦匀粤晕孕陨晕 运耘运粤韵X陨晕郧 再哉 匀哉粤晕允I晕郧 杂匀陨再粤晕
47
电子产品可靠性与环境试验
2019 年
航天应用时袁 空间中的高能离子入射到集成 电路时袁 如果在入射路径沉积的能量足够引起集 成电路的性能下降甚至功能丧失袁 我们称其为单 粒子效应袁 对模拟 CMOS 集成电路的影响较大袁 也是最常关注的主要是单粒子闩锁 渊SEL院 Single Event Latchup冤 效应 遥 [1-4] 为了评估研制器件的抗 SEL 能力袁 通常需要进行地面单粒子效应模拟实 验袁 目前抗辐射器件的研制通常是 野设计-制造试验冶 的反复过程袁 代价非常昂贵袁 而且一次反 复的设计周期很长遥 并且袁 由于进行实验的离子 加速器十分昂贵袁 国内有能力进行单粒子效应模 拟实验的单位不多袁 而需要进行单粒子试验的抗 辐射器件研制的企业有很多袁 这就导致抗辐射器 件的研制周期更加不可控遥 采用基于失效物理的 模拟 CMOS 集成电路 SEL 仿真验证技术为解决器 件研制过程中的抗单粒子效应能力评估提供了一 条新的思路 遥 [5-7] 本文采用了 Synopsys 公司出品的 Sentaurus TCAD 仿真软件进行模拟 CMOS 集成电 路 SEL 仿真模拟遥
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
实验报告课程名称:集成电路原理实验名称: CMOS模拟集成电路设计与仿真小组成员:实验地点:科技实验大楼606 实验时间: 2017年6月12日2017年6月12日微电子与固体电子学院一、实验名称:CMOS模拟集成电路设计与仿真二、实验学时:4三、实验原理1、转换速率(SR):也称压摆率,单位是V/μs。
运放接成闭环条件下,将一个阶跃信号输入到运放的输入端,从运放的输出端测得运放的输出上升速率。
2、开环增益:当放大器中没有加入负反馈电路时的放大增益称为开环增益。
3、增益带宽积:放大器带宽和带宽增益的乘积,即运放增益下降为1时所对应的频率。
4、相位裕度:使得增益降为1时对应的频率点的相位与-180相位的差值。
5、输入共模范围:在差分放大电路中,二个输入端所加的是大小相等,极性相同的输入信号叫共模信号,此信号的范围叫共模输入信号范围。
6、输出电压摆幅:一般指输出电压最大值和最小值的差。
图 1两级共源CMOS运放电路图实验所用原理图如图1所示。
图中有多个电流镜结构,M1、M2构成源耦合对,做差分输入;M3、M4构成电流镜做M1、M2的有源负载;M5、M8构成电流镜提供恒流源;M8、M9为偏置电路提供偏置。
M6、M7为二级放大电路,Cc为引入的米勒补偿电容。
其中主要技术指标与电路的电气参数及几何尺寸的关系:转换速率:SR=I5I I第一级增益:I I1=−I I2I II2+I II4=−2I I1I5(I2+I3)第二级增益:I I2=−I I6I II6+I II7=−2I I6I6(I6+I7)单位增益带宽:GB=I I2I I输出级极点:I2=−I I6I I零点:I1=I I6I I正CMR:I II,III=I II−√5I3−|I II3|(III)+I II1,III负CMR:I II,III=√I5I1+III5,饱和+I II1,III+I II饱和电压:III,饱和=√2I III功耗:I IIII=(I8+I5+I7)(I II+I II)四、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置,为IC设计性实验。
其目的在于:根据实验任务要求,综合运用课程所学知识自主完成相应的模拟集成电路设计,掌握基本的IC设计技巧。
学习并掌握国际流行的EDA仿真软件Cadence的使用方法,并进行电路的模拟仿真。
五、实验内容1、根据设计指标要求,针对CMOS两级共源运放结构,分析计算各器件尺寸。
2、电路的仿真与分析,重点进行直流工作点、交流AC和瞬态Trans分析,能熟练掌握各种分析的参数设置方法与仿真结果的查看方法。
3、电路性能的优化与器件参数调试,要求达到预定的技术指标。
4、整理仿真数据与曲线图表,撰写并提交实验报告。
5、运放指标要求:•驱动负载电容C L为;•开环增益Av≥65dB;•增益带宽积GB≥60MHz;•转换速率SR≥20V/μs;•输入共模范围到;•输出电压摆幅大于;•相位裕度45°≤PM≤75°。
六、实验仪器设备(1)工作站或微机终端一台(2)EDA仿真软件 1套七、实验步骤1、参数计算:由umc18工艺得对应的一些基本参数:V thn =,Vthp=,un=341,up=81,tox=7e-9,Lmin=,通过计算得出参数:K n =,Kp=4e-5(1)计算最小补偿电容Cc根据指标要求,在此预设相位裕度为60°,则由零点Z1和第二极点P2对补偿电容的要求,得:(P2>)I I>2.210?I I=2.210×1.5=0.33II保守做法,取Cc为。
(2)由SR、Cc求出偏置电流I5:I5=I I?II=0.5×10−12×20×106=10II此为最小I5,取I5=20uA。
(3)用CMR计算(W/L)3:(II)3=2I3I3[I II−I II,III−|I II3|III+I II1,III]2=20×10−64×10−5×(3.3−2.8−0.72+0.59)2 =(4)由GB、CC 求出gm1、gm2I I1=II?I I=2I×60×106×0.5×10−12=188.5II(II)1=(II)2=I I12I1?I5=(188.5)2168×20=10.57(5)计算(W/L)6I I6=2.2?I I2?I II I=2.2?(188.5×10−6)?1.50.5=1244.1III I4=√2I II?I?II II=54II(II)6=(II)4I I6I I4=3.65×1244.154=84.1I6=I I622?I6?(II)6=(1244.1×10−6)22×4×10−5×84.1=230II(6)计算(W/L)7(II)7=(II)5?I6I5=(II)5?23020=11.5(II)5(7)剩余参数的确定M9和M8构成偏置电路给M5提供栅压,M8和M5又构成电流镜,由于M5工作在饱和区间,所以由经验取(W/L)9=,(W/L)8=10。
(8)利用计算所得参数对电路进行仿真,根据仿真结果再进行细调参数。
根据实验原理和设计指标要求,最终各个元器件的参数如表1所示;Candence下电路图如图2所示。
表 1 运放各器件版图参数器件W(μm)L(μm)M1402M2402M31M41M56M660M744M85M91C LCc图 2两级运放电路图2 共模输入范围ICMR仿真对输入信号在0~V DD范围内进行DC分析,测试输出电压能够跟随输入电压的的范围,即为运放的共模输入范围。
测得的V out随输入的变化波形如图3,从图中可知ICMR 在到之间的情况下,运放都能工作。
满足设计指标要求。
图 3共模输入范围曲线3 输出摆幅仿真输出摆幅的测试方法在0~V范围内,对电路进行DC分析。
观察V o点波形,测试DD输出电压的线性跟踪范围,即为输出动态范围。
测得的V out随输入的变化波形如图4所示,可以从图中看到输出摆幅约在0 V到3V之间。
大于,满足设计要求。
图 4输出摆幅曲线4 Av和GB及相位裕度仿真进行AC分析,取两个输入正弦信号V+和V-的直流偏置为,AC magnitude为1V,Amplitude为,Frequency为100Hz,相位差180°。
测得的输出V out的AC 20dB波形如图5所示,可知低频(小于200Hz)增益Av=>65dB,GB=>60MHz满足要求。
可以看出在处(0dB带宽处)的相位裕度为°,满足设计要求45°≤PM≤75°。
图 5幅频相频特性曲线5 转换速率SR的测试建立时间是表示大信号工作时运放性能的一个重要参数,输入阶跃大信号,输出电压从开始响应到稳定值为止的时间。
稳定值的误差范围一般为%Vout,建立时间既反映了运放的转换速率,又表征了其阻尼特性。
仿真建立时间需要进行TRAN分析,测得的波形如图6所示,可以看到在70ns内完成了的建立,所以SR= = μs > 20V/μs,满足设计要求。
图 6转换速率曲线八、实验数据及结果分析1、通过本次实验掌握了UNIX操作系统常用命令的使用,Cadence EDA仿真环境的调用。
达到了实验目的。
2、根据设计指标要求,设计两级共源CMOS运算放大器,并进行了参数优化,最终增益、带宽、相位裕度满足要求(见图5),3、实验过程中,通过理论值到实际值的过程,清楚了运放中各个管对整个运放功能的影响。
随着运算放大器的功能在个人通信和数据处理尤其是笔记本电脑、移动通信等便携式设备中扮演着越来越重要的角色,所以本次对于运放设计的实验有着重要的学习应用价值。
九、实验心得与体会通过这次实验,首先促使了自己更加深入地学习Cadence的相关使用方法,学会了如何使用Cadence较为娴熟地构造电路,然后结合自己所学知识,计算出电路中各个元器件的相关理论参数;然后在Cadence中对电路进行仿真,通过合理调整各个元器件的相关参数,使得仿真结果满足要求。
虽然这个过程较为漫长和枯燥,但是让自己明白了电路中一个小小参数的变化也能对整个电路产生较大的影响,也让自己明白了理论与实践结合的重要性和必要性。
在修改器件相关参数,进行各种仿真,得到需要的仿真结果,这时方知要成为一名科研工作者所需付出的辛勤努力。
在整个实验中的收获,为我们在未来的科研学习、工作打下了良好的实践基础。
十、实验分工由搭建初始电路,听讲老师相关讲解;由二人各自计算电路的相关参数,然后对比、总结,确定初始的电路参数;由调整电路参数以得到指定的电路功能;由最终微调电路参数,得到指定的仿真结果;由二者共同完成该实验报告。
报告评分:指导教师签字:。