PCB传输线间串扰抑制方法分析
减小PCB微带线间串扰方法分析
3 1 保 护 线 高 度对 串扰 的影 晌 .
图 2给 出 了 在 固 定 参 数 d, g s1 变 化 保 护 线 的 高 度 h 近 , 时 对
端 和 远 端 串 扰 的 影 响 .从 图 中 可
谐 振 频 率 电 磁 波 在 基 底 中 的 半 波
况 下 可 以 增 大 孔 间 距 从 而 减 小 结 构 的 复 杂 度 。 但 是 孔 间 距 并 不 能
任 意 加 大 , 4给 出 了 在 孔 间 距 为 图
何 , 因 子 Oft( ) 可 以 由 公 式 A/  ̄0 均
03 ( /p ) 1=1,… , . n n m1 3 , " 1 nPml计 算 得 到 , 其 中 n ml表 示 P 的 层 p ML
而 又 维 持 三 条 线 ( 护 线 和 两 条 防 微 带 线 )中 两 两 之 间 的 中 心 距 不
1 0. 38( ): 9 99 4 3 6— 4 4. 0
[] L L d , a d . .o t ch . 2 D. . a d n G I C s a e
型
图 1( , ( 分 别 给 出 了 为 a) b) 减 小 耦 合 微 带 线 间 串 扰 所 采 用 结 构 的 俯 视 图 和 侧 视 图 。 假 设 这 4 条 微 带 以 及 接 地 平 面 为 零 厚 度 完 纯 导 体 , 质 基 底 各 向 同 性 且 无 介 损耗 。通 过分 析 1 2 3 4 口 , , , 端 的 S 数 来 确 定 其 串 扰 干 扰 量 , 参 其 中 S 为 近 端 串 扰 , S 为 远 端 31 41
高速电路中平行传输线间的串扰分析及解决方案,串扰,传输线,H.
高速电路中平行传输线间的串扰分析及解决方案,串扰,传输线,
HyperLynx,仿真
1引言当信号线的长度大于传输信号的波长时,这条信号线就应该被看作是传输线(长线),并且需要考虑印制板上的线间互连和板层特性对电气性能的影响[2]。在高速系统中,信号线通常被建模为一个R—L—C梯形电路的级连[2]。由于信号线上各处的分布参数存在差异,尤其是在芯片的输入、输出引脚处,这种差异更加明显。当几条高速信号并行走线且这些信号线之间的距离很近时,就不能忽略串扰对系统的影响,信号频率变高、边沿变陡、印刷电路
1 引言
当信号线的长度大于传输信号的波长时,这条信号线就应该被看作是传输线(长线),并且需要考虑印制板上的线间互连和板层特性对电气性能的影响[2]。在高速系统中,信号线通常被建模为一个R—L—C梯形电路的级连[2]。由于信号线上各处的分布参数存在差异,尤其是在芯片的输入、输出引脚处,这种差异更加明显。
当几条高速信号并行走线且这些信号线之间的距离很近时,就不能忽略串扰对系统的影响,信号频率变高、边沿变陡、印刷电路板的尺寸变小、布线密度加大等使得高速电路的串扰问题日益突出。串扰过大可能引起电路的误触发,导致系统无法正常工作。这就要求对高速串扰物体进行仿真分析并采取相应的措施使串扰减小到合理的范围。
2 串扰的理论基础
串扰(crosstalk)是指在两个不同的电性能之间的相互作用。产生串扰被称为Aggressor,而另一个收到串扰的被称为Victim。通常一个网络既是Aggressor(入侵者),又是Victim(受害者),如图1所示。依照离散式等效模间的线网称为干扰源网络来描述相邻传输线的串扰模型,传输线AB和CD的特性阻抗为Z0,且终端匹配电阻R=Z0。如果位于A点的驱动源为干扰源,则A—B间的线网称为干扰源网络(Aggressor
信号串扰消除方案之PCB设计IDA Crosstalk分析功能-基础电子
信号串扰消除方案之PCB设计IDA Crosstalk
分析功能-基础电子
现今电子产品轻薄短小伴随追求更高信号传输质量进展趋势,使得电路板尺寸愈来愈小,各层走线密度也愈来愈大,特殊当信号速度持续加快时,串扰(Crosstalk)问题也愈趋严峻。串扰会直接影响信号是否能正确接收,因此如何降低噪声干扰成了PCB设计团队需面对的重要课题。
本文将透过设计实例详解如何使用Allegro?PCBDesigner中的IDA(In-DesignAnalysis,设计同步分析)Crosstalk分析功能,只要搭配零件模型的挂载,EE/Layout人员就能于设计中同步进行SI 等级的串扰分析,预先消退常见的信号串扰问题,并达到更为的结果,使设计效率提升,不良机率削减。
1串扰(Crosstalk)挑战
当我们处在低隔板的办公室环境中时,假如周遭刚好有几位说话很感动且又很投入的同事的话,我们就很简单收到此起彼落不同方位的声压,且若有时同个方向的几位同时发声时,那个声压的影响会更加乘、更加有感。当这情境若发生于电子产品设计上,就是我们常见的串扰(Crosstalk)问题!
串扰,又称串音干扰,简言之就是两传输线间的电感/电容耦合现象,信号在动态线(acTIveline)或称攻击走线(aggressorline),会将一部份的信号传到无信号的静态线(又称受害走线,vicTImline)
上,而造成耦合干扰问题。如下图(1)例子中传输信号的传输线,受害线旁边攻击线的工作电压有的是1V有的为2.5V,因强度不同,它们对受害或静态线产生耦合噪音的影响程度也会有不同。
PCB设计中的信号完整性分析方法
PCB设计中的信号完整性分析方法PCB设计是现代电子产品开发中不可或缺的一环。而信号完整性是保证电子产品性能和可靠性的重要因素之一。本文将介绍PCB设计中常用的信号完整性分析方法。
一、信号完整性的重要性
信号完整性是指信号在电路板上的传输过程中,能够保持其原有的波形、速度和幅度,没有失真、噪声或者延迟。信号完整性的不良会导致各种问题,如时钟偏移、串扰、干扰等,从而影响整个系统的性能和稳定性。
二、信号完整性分析方法
1. 布线规则设计
在PCB设计过程中,通过合理的布线规则设计可以减少信号的串扰和耦合。比如,避免信号线之间的交叉、保持适当的距离、分层布线等。
2. 传输线理论
传输线理论是用于分析高速信号传输的一种方法。通过建立传输线模型,可以预测信号在传输过程中的行为。在信号完整性分析中,可以使用传输线理论对信号的波形、传播时间和幅度进行分析。
3. 电磁仿真
电磁仿真是一种基于数值计算的信号完整性分析方法。通过建立PCB的电磁场模型,可以确定信号在电路板上的传播路径和互连耦合
情况。常用的电磁仿真软件包括HFSS、ADS等。
4. 时域分析
时域分析是一种基于时间的信号完整性分析方法。通过观察信号的
波形和过渡边沿,可以判断信号是否出现失真、震荡或者反射等问题。常用的时域分析工具包括示波器、逻辑分析仪等。
5. 频域分析
频域分析是一种基于频率的信号完整性分析方法。通过对信号的频
谱进行分析,可以判断信号是否出现带宽限制、谐振或者频率响应不
平坦等问题。常用的频域分析工具包括频谱分析仪、网络分析仪等。
6. 时序分析
高频pcb设计中出现的干扰分析及对策深联电路板
高频PCB设计中出现的干扰分析及对策---深联电路板
作者:深圳市深联电路有限公司
PCB板的设计中,随着频率的迅速提高,将出现与低频PCB板设计所不同的诸多干扰,并且,随着频率的提高和PCB板的小型化和低成本化之间的矛盾日益突出,这些干扰越来越多也越来越复杂。在实际的研究中,我们归纳起来主要有四方面的干扰存在:电源噪声、传输线干扰、耦合、电磁干扰(EMI)。本文通过分析高频PCB的各种干扰问题,结合工作中实践,提出了有效的解决方案。
1、电源噪声
高频电路中,电源所带有的噪声对高频信号影响尤为明显。因此,首先要求电源是低噪声的。在这里,干净的地和干净的电源同样重要,为什么呢?电源特性如图1所示。很明显,电源是具有一定阻抗的,并且阻抗是分布在整个电源上的,因此,噪声也会叠加在电源上。那么我们就应该尽可能地减小电源的阻抗,所以最好要有专有的电源层和接地层。在高频电路设计中,电源以层的形式设计,在大多数情况下都比以总线的形式设计要好得多,这样回路总可以沿着阻抗最小的路径走。此外电源板还得为PCB上所有产生和接受的信号提供一个信号回路,这样可以最小化信号回路,从而减小噪声,这点常常为低频电路设计人员所忽视。
图1电源特性
PCB设计中消除电源噪声的方法有如下几种。
(1)注意板上通孔:通孔使得电源层上需要刻蚀开口以留出空间给通孔通过。而如果电源层开口过大,势必影响信号回路,信号被迫绕开,回路面积增大,噪声加大。同时如果一些信号线都集中在开口附近,共用这一段回路,公共阻抗将引发串扰。如图2所示。
图2旁路信号回路的公共路径
超高速电路中的串扰抑制技术及实现方法
超高速电路中的串扰抑制技术及实现方法
随着数字系统和通信技术的发展,超高速电路已经成为快速数
据传输的关键技术。超高速电路中的串扰抑制技术可以有效减小
信号的串扰影响,提高系统的传输性能。本文将从电磁兼容性的
角度出发,探讨超高速电路中的串扰抑制技术及实现方法。
一、超高速电路中的串扰
超高速电路中,由于信号频率很高,一些细微的变化也会对信
号有很大的影响,比如信号的传输时间、延时、反射等。在不同
的信号线路中,这些变化所产生的影响是互不相同的,这就可能
导致信号间的串扰(Crosstalk)。
串扰是指信号在传输过程中,由于多种因素的影响使信号在非
目标信号传输线上产生相互干扰。由于串扰的存在,信号的波形
将会发生改变,甚至可能导致信号无法正确识别,降低系统的传
输性能。
二、串扰抑制技术
在超高速电路中,由于信号电压很小,传输距离过远或者传输
速率过高等因素,信号的质量受到更多的限制。面对这样的情况,设计人员就需要采用各种方法来减小串扰的影响,从而提高系统
的传输性能。
1. 电磁屏蔽
在超高速电路中,电磁屏蔽是一种非常有效的串扰抑制方法。通过在信号传输线周围设置导电屏蔽材料,可以有效隔离与信号传输无关的电磁场干扰,同时有效地减小了信号间的串扰。
2. 增加信号线之间的距离
在超高速电路中,信号传输线之间的距离越大,信号间的串扰就越小。因此,在设计超高速电路时,应该尽可能的增加信号线之间的距离,以减小信号间的干扰影响。
3. 使用串扰抑制电路技术
串扰抑制电路技术可以有效减小信号的串扰影响,提高系统的传输性能。常见的串扰抑制电路技术包括共模抑制、差分传输技术、电子束平衡等。
高速电路PCB中串扰的仿真分析与抑制对策
高速电路PCB中串扰的仿真分析与抑制对策
作者:周劲松
来源:《电子世界》2012年第22期
【摘要】针对串扰在高速电路印刷电路板(PCB)设计中造成严重的信号完整性问题,介绍一种可尽早发现串扰引起的问题的方法。首先利用信号完整性仿真软件HyperLynx,建立两条攻击线夹一条受害线的三线平行耦合串扰仿真模型;然后通过仿真分析传输线平行耦合长度、平行耦合间距、传输线类型、信号层与地平面层之间的介质厚度等因素对串扰噪声的影响;最后综合这些影响因素,并根据PCB设计顺序,给出抑制串扰的详细措施。实践表明,这些措施对高速PCB的设计,具有实用、可靠和提高设计效率的意义。
【关键词】串扰;高速PCB;信号完整性
1.引言
随着半导体技术的飞速发展,集成电路(IC)的集成规模越来越大,体积越来越小,速率越来越高。在高速电路印刷电路板(Printed Circuit Board,PCB)中,由于IC芯片时钟频率的不断提高,开关时间迅速缩减,通用处理器的主频已经达到GHz级,开关时间已由微秒级下降到皮秒级,导致高速PCB上的互连线成为具有传输延迟和特征阻抗参数的传输线。随着电路的噪声容限和时序容限不断减小,高速信号在互连线上传输时将发生反射、延迟、过冲、振铃、地弹、串扰等问题,从而影响到波形质量的完整性和信号时序的完整性,即产生信号完整性问题[1]。其中,相邻传输线之间的互感和互容引起的串扰耦合噪声对电路性能的影响尤为严重,串扰是导致高速电路PCB中产生信号完整性问题的主要噪声之一,过大的串扰会引起电路的不稳定或时序混乱,甚至导致系统无法正常工作[2]。
如何应对PCB设计中的电磁干扰问题
如何应对PCB设计中的电磁干扰问题
在PCB设计中,电磁干扰是一个常见而令人头痛的问题。它可能
导致电路性能的下降、系统崩溃甚至设备损坏。因此,正确地应对电
磁干扰问题至关重要。本文将探讨几种应对PCB设计中电磁干扰问题
的方法和策略。
一、电磁干扰的原因及影响
电磁干扰来源于各种电子设备,包括干扰源和受干扰的电路。产生
电磁干扰的原因很多,比如电路中的高频信号、不正确的接地、信号
线之间的互相干扰等。这些干扰会导致电路中的信号失真、噪音增加、系统性能下降等问题。
二、合理布局电路板
合理布局电路板是应对电磁干扰问题的重要策略之一。首先,应尽
量缩短信号线的长度,减少信号线之间的耦合。其次,将高频信号线
和低频信号线分开布局,避免相互干扰。此外,可以采用屏蔽罩来隔
离信号线和其他电路元件,减少干扰的传播。
三、地线的设计和布局
地线的设计和布局对于降低电磁干扰也非常重要。首先,要保证地
线的连续性,避免地线断裂。其次,在布局地线时,尽量采用星型连
接方式,将各个地线连接到一个共接地点。这样可以减少接地电流的
路径,降低电磁干扰的产生。同时,应尽量将数字和模拟地线分开布局,以减少它们之间的相互干扰。
四、减少信号线的串扰
信号线之间的串扰是电磁干扰的主要来源之一。为了减少串扰,可以采用以下方法。首先,选择适当的信号线间距,尽量将它们分开。其次,可以采用屏蔽罩、地平面等方法进行屏蔽。另外,还可以使用差分信号线,通过差分信号的抵消作用来减少串扰的影响。在布局和布线时,注意布线对称和平衡,可以进一步减少串扰。
五、选择合适的滤波器和抑制器
EBG结构在PCB传输线间串扰抑制中的应用
1 引 言
随着现 代 电路 向着 高 速 度 、 密 度 的 方 向发 高
维普资讯 http://www.cqvip.com
电子 信 息 对 抗 技 术 ・ 2 卷 第 3 20 08年 9月 第 5期
蒋 连 浩 , 卫 东 , 道 鹏 高 杜 E G结 构 在 P B传 输 线 间 串 扰 抑 制 中 的 应 用 B C
6 9
中 图分 类 号 : N 1 T 87
串扰 的总 和 。
合对 相 邻传 输线 产生 不 期 望 的噪 声 干扰 , 据 电 根 磁 耦合 方式 不 同 , 以将 其分 为容 性 和感性 串扰 。 可 容 性耦 合是 由于干扰 源上 的电压变 化 在被 干扰 对
象 上引起 感应 电 流从 而 导 致 的 电磁 干扰 , 感 性 而
Байду номын сангаас
v ld t d.Th aa a d c n l so ft i a e r s f lt ePCB d sg n t e eae r s. ai ae e d t n o cu in o h sp p ra e u eu o t h e in a d oh rr lt d wo k
pcb串扰计算
pcb串扰计算
PCB串扰计算是为了分析在印刷电路板(PCB)上布置的信号线之间可能存在的干扰情况。其主要目的是评估这些干扰对系统性能的影响,以便设计工程师可以采取必要的措施来减少或消除这些干扰。
通常,PCB串扰计算涉及以下步骤:
1. 确定需要进行串扰分析的信号线。这些线通常是高速数字信号、时钟信号、模拟信号等。
2. 通过电磁场仿真软件,建立PCB的三维模型,并将信号线和地面层导入到模型中。
3. 进行电磁场仿真,计算信号线之间的相互耦合。这个过程通常需要考虑信号线长度、距离、方向、层数等因素。
4. 根据仿真结果,评估信号线之间的串扰幅度,并与系统要求进行比较。如果结果不符合要求,则需要重新设计PCB布局或采用其他技术手段来降低干扰。
总之,PCB串扰计算是一项复杂的工作,需要结合专业知识和电磁场仿真技术来完成。
PCB传输线间串扰抑制方法分析
a e mo l rva hoes cinsae u e o smu ae te g a d ta e.Ther s t h w h f c ie e so r sak ne dei f i l e t ngo o r s d t i l t h u r rc e ulss o t e ef tv n s fcost l e
来自百度文库
l e , e lie i hls hc eecnet ymi otp ntet f i hls n rud d(u r ae i s m t ldv o i w r once b c siso po v o dgon e gadt c ) n a fl a ew h d r r h o a e a r
K EYW O RDS : C ; o sak; a m iso i he r Gu r r c EM Cr s tl Trns s in l ne t o y; a d ta e
1 引 言
在数字电子技术领 域 , 随着 电子设 备 的高频 、 高速 及小 型化 , 高密度印刷 电路板 的设计 已成 必须 。在 印刷 电路板 的 高密度设 计过程中 ,C P B传输线之 间的串扰直接导致 了系统 信号完整性 和 电磁兼 容 等问 题。因此 , 传输 线 问的 串扰 在
ABS TRACT : r s tl so e o e i o a tE r b e n P Bs o r d c e c o sak b t e n ta s s in C o s k i n f h a t mp r n MC p o l mso C .T e u e t r s tl ew e r n mis t h o
高速PCB设计中信号完整性的仿真与分析经验
高速PCB设计中信号完整性的仿真与分析经验信号完整性是高速PCB设计中非常重要的考虑因素之一,它涉及到信号的传输特性、功率完整性和噪声抑制等方面。为了确保良好的信号完整性,需要进行仿真和分析,下面将分享一些经验。
首先,进行信号完整性仿真和分析时,通常会使用电磁场仿真软件,如HyperLynx、ADS和Siemens Polarion等。这些软件提供了强大的仿真工具,可以模拟高速信号在PCB板层间、连线延迟、反射噪声和交叉耦合等方面的特性。
在进行PCB布线之前,可以使用S参数仿真来预测信号传输损耗和延迟。S参数仿真可以帮助确定适当的信号线宽和间距,以确保信号在传输过程中不会过多地损耗信号强度。另外,还可以使用时间域仿真来观察信号的时钟偏移、波形畸变和振荡等问题。
在信号完整性分析中,功率完整性也是一个重要的考虑因素。为了确保功率供应的稳定性,可以使用直流仿真来模拟电流分布和功率供应网络的负载情况。同时,也需要考虑布线的阻抗匹配和电源降噪等因素,以确保信号传输过程中的稳定性和可靠性。
噪声抑制是信号完整性另一个重要的方面。在高速PCB设计中,尤其是在高频电路中,信号可能会受到电磁干扰、串扰和反射等干扰。为了抑制这些噪声,可以使用串扰仿真来分析信号互相之间的干扰程度,并采取相应的补救措施,如增加地线和电源平面或添加层间抑制器等。
此外,还可以通过仿真来评估不同布线方案的性能。通过对比仿真结果,可以选择性能最佳的布线方案,以实现更好的信号完整性。除了进行
仿真分析,还应根据实际情况对设计进行优化,如合理布局和分隔模块、减少信号线长度、使用合适的信号线层间堆叠等。
减小PCB微带线间串扰方法分析
减 小 P 带 线 间 串扰 方 法分 析 B微 C
方 志 坚 姜 育峰 王 力
707 1 0 1) ( 西安 电子科 技 大学机 电 工程 学 院 , 陕西 西 安
摘 要
关 键词
为降低和控制耦合微 带线 间的 串扰, 在强信号线 两边加入含接地孔的防护线 ,丈中利用 FT 法对这一模型 DD
强 信 号 线 对 弱 信 号线 的干 扰 。 目前 ,对 这 些 问题 已有 大量 的研 究 , 提 出 了许 多 改 善信 号 质 量 的方 法 ,如 为 了减 小 串扰 ,两 信 号
线 的距 离 应 尽 量远 【 ,地 平 面 尽 量完 整 ,使 用 嵌 入 I I
P itdC ru fr t n印制 电路 信息 2 0 r e i iI omai n c tn o 0 7肋 . 9
维普资讯 http://www.cqvip.com
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…Baidu Nhomakorabea
…
…
…
…
・ ・
CAD & CAM… … …
到广 泛 的应用 。
PCB布线产生的串扰及其解决办法
PCB布线产生的串扰及其解决办法
《装备制造技术))2007年第7期
PCB布线产生的串扰及其解决办法
黄守宁
(广西机电职业技术学院,广西南宁530007)
摘要:介绍了电磁耦合的基本原理,定性地分析了串扰的形成杌理,重点分析了串扰的主要因素即后向串扰,给出了串扰的估算公式
阐述了PCB设计中解决串扰问题的具体策略.
关键词:电磁耦合;串扰;PCB布线
中图分类号:TM15文献标识码:A文章编号:1672—545X(2007)07—0121—02
1电磁耦合原理
PCB上的走线对相邻布线的串扰是通过两线间的耦合来
产生的.笔者主要讨论电磁耦合原理,并给出降低耦合强度的
可行办法.重点介绍和串扰相关的非传导方式.它包含电场耦
合,电磁耦合,电一磁混合耦合三种模式.
1.1电场耦合
电场的耦合模型如图1所示:
Vn
等效电路
图1电场的耦合模型
其中:Cl,C2为线路自身分布电容,Cr为线问分布电容.
从等效电路可以算出耦合的干扰电压:
由此式可得干扰电压和信号频率的关系如图2:
CT
f
图2干扰电压和信号频率的关系图3简化模型
从图可知,在低频时耦合的干扰信号较少.将模型再度简
化如图3所示.
收稿日期:2007-05—17
作者简介:黄守宁,广西机电职业技术学院教师.
其中:CT--CF+C2,V§Vs斋I_,cT,VN=Re3xJ∞竹'"'
综上所述,可以找到抑制电场耦合的方法:那就是尽可能
降低导线间的分布电容.比如:可以加大导线间的距离,也可以缩短导线间并行的长度,或者让走线尽量靠近接地平面,或者在两根导线问加隔离地线等.另外,在不影响系统性能的前提下,也可以降低的值,使用上升沿较缓的器件.当然,降低
画PCB时常用抗干扰方法
画PCB时常用抗干扰方法
在PCB设计中,为了确保电路板的工作稳定性和可靠性,常常需要采
取一些抗干扰的措施。以下是常用的抗干扰方法:
1.分离模拟和数字电路:将模拟和数字信号的地线和供电线分开布局
和走线,以减少相互干扰。模拟和数字信号地和电源布局最好分开,尽量
采用交错布线的方式,减少回路间的磁耦合和电容耦合。
2.使用屏蔽罩:在感觉到可能会有干扰源的电路周边,使用金属屏蔽罩,以隔离或屏蔽外部干扰。同时,对需要进行防御的电路进行电磁屏蔽,以提高抗干扰能力。
3.适当增加电源滤波器:在电源输入端增加适当的RC或LC滤波器,
以消除电源中的高频噪声,保持电路的稳定工作。
4.细化地面铺设:在PCB设计中,要注重地面铺设,遵循信号地、模
拟地和数字地分离的原则。通过合理铺设地面,可以提高地面的抗干扰能力,减少耦合和共模干扰。同时,使用整片地面铺设,并增加分割泄露电
流引线,以避免地下循环。
5.降低传输线串扰:在高速传输线的设计中,应采取差分传输线或屏
蔽传输线的方式,以降低串扰的影响。差分信号线的布局和走线应保持对称,并尽量减小信号线之间的间距,减少电磁耦合。
6.控制布线的长度和幅度:为了减少信号的串扰和干扰,将控制高频
电路的布线长度和幅度尽量减小。另外,高速信号线的走线要尽量避免与
其他信号线平行,并且要尽量远离潜在的干扰源。
7.使用外接滤波元件:在需要进行抗干扰的接口电路中,可以使用外
接的滤波元件,如滤波电容器、滤波电感器等,以消除噪声和干扰。
8.合理选择元器件:在设计过程中,选择具有良好抗干扰特性的元器
分析PCB布线技术中各种干扰产生的途径和原因和抗干扰设计
分析PCB布线技术中各种干扰产生的途径和原因和抗干
扰设计
在PCB布线技术中,各种干扰主要有四种途径产生,分别是导线之间
的电磁相互作用、信号线与地线之间的互耦干扰、信号与电源之间的串扰
干扰以及外界信号的电磁辐射干扰。
首先,导线之间的电磁相互作用是最常见的一种干扰形式。当导线之
间距离较近或者布线较密集时,信号线之间会产生电磁相互作用,导致信
号品质下降。导线之间的电磁相互作用主要原因是信号线的电流变化导致
附近信号线产生感应电流,并且信号线之间的电流也会产生磁场相互作用。
其次,信号线与地线之间的互耦干扰也是一种常见的干扰形式。当信
号线和地线走得很近时,信号线的电流变化会导致附近地线上产生感应电流,从而引起互耦干扰。这种干扰形式主要是由于信号线与地线之间的电
容耦合导致的。
另外,信号与电源之间的串扰干扰也是一种常见的问题。当信号线和
电源线走得很近时,信号线上的电流变化会通过电源线的电容导致电源线
上产生感应电流,从而引起串扰干扰。
最后,外界信号的电磁辐射干扰也会对PCB布线产生影响。外界信号
包括来自电源线的交流噪声、电子设备的辐射信号以及其他无线通信设备
的信号等。在布线过程中,如果没有采取相应的抗干扰措施,这些外界信
号会通过空气传播到信号线上,从而产生干扰。
针对以上各种干扰产生的原因,可以采取一系列的抗干扰设计措施。
首先,可以通过合理布线来减小导线之间的电磁相互作用,如增加导线间
的间距、降低导线走向的密度等。其次,可以采用屏蔽技术来减小信号线
与地线之间的互耦干扰,如在信号线周围加入屏蔽层或者使用屏蔽导线等。此外,还可以采用分离和隔离技术来减小信号与电源之间的串扰干扰,如
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
睁[笼列l
(22)
【笼≯巴汀暖2】
同理可以求得其他子网络的端电压电流级联矩阵。将各 级子网络级联,可求得传输线终端电压、电流传输矩阵方程
嘲镀褂12”2[髦蓉t12】【怒】
(23) m为保护带上接地柱的数量。
将终端条件代入(20)式就可以求得终端电压,电流的 解。
3 计算实例及讨论分析
为了验证耦合传输线线间加入的保护带对串扰抑制的 有效性,以及保护带参数变化对传输线串扰的影响,利用上 面的理论,对PCB加保护带传输线进行了一系列计算。
E
一
圈3 传输线部分示意图
圯,《弘加隧](2,
(a旃i棚
l
II
I
!j
,
【】
L
Il
-I
lI
图2 加保护带耦合PCB传输线模型
本文根据保护带结构的周期性,将加保护带传输线系 统等效为一系列六端121子网络的级联,各子网络由传输线部 分和接地柱部分组成,如图2b所示,传输线部分由多导体传 输线理论求出级联矩阵,金属接地柱用阻抗模型近似,各子 网络通过级联矩阵串联起来,得到传输线的终端响应。 2.1传输线部分的分析方法
明显影响,地柱半径越大,近端串扰被衰减越多,但是地柱半 径变化对远端串扰影响不大。
4 结论 以上计算结果验证了保护带对串扰抑制的有效性,研究
了保护带参数(接地柱间距、半径)对串扰响应的影响。通过
·———326—-——
/l
。氏夏7
/.、 j节 ≮f’ 、哆/
八 | 沁|
V
X,/
, l/ V
f
W
T
Frtqu∞-'y/GHz
柱部分两端的电压电流可做如下近似:V’。=矿。,∥:=P:,
矿,=%,,’。=,,。,,,=£+,2,,’,=以,则电压电流用矩阵
形式表示为:
阶巴:蛳
(21)
妒,。=【i ; ;】 妒屹=【; ; 兰】
%=麒。卜=睦 ;;】
将(21)式代入(14)、(15)、(16)、(17)式得子网络端电 压电流方程的矩阵形式
(16)
d为子网络中传输线部分长度。 2.2 接地柱部分分析方法
接地柱的阻抗由电阻r和电感两部分组成‘6】[引,
⑦诊
图4 接地柱截面图
接地柱的电阻是频率的函数,随频率的升高,趋附效应 加剧,接地柱导电截面积减小,接地柱截面图如图4所示,阻 抗z。增加,接地柱单位长度电阻可近似为:
Lr=磊丽1 .f一斋“筋 (18) L》筋
..-——323...——
万方数据
1)传输线周围的电磁场基本结构是横电磁波(TEM)结 构,即空间各点的电场、磁场矢量没有与传输线平行的分量。
V
—
匕
t
图1 PCB传输线模型
串扰是由相邻两条传输线间电磁耦合产生的互感和互容引 起的噪声,当信号通过发射线时,发射线和受扰线间的互电
容,会在受扰线上产生向两端走向的干扰信号;同时,信 号通过发射线时在发射线周围产生一个变化的磁场,这个磁 场与受扰线相交,并在受扰线上感应出一个与信号走向相反 的干扰电流,这两个干扰电流就是从发射线耦合到接收线上 的串扰口]。为阻止受扰线接收干扰信号产生串扰,在传输线 间插入一条保护带,保护带通过一系列金属填充孔与接地平 面相连,实现多点接地,保护带其他参数均与传输线相同,如 图2a所示。保护带能够影响发射线和受扰线间的电场和磁 场,减小两者之间的互感和互容。发射线在保护带上产生干 扰电流,与发射线上的信号电流方向相反。因此保护带在受 扰线上产生的二次干扰电流与发射线在受扰线产生的干扰 电流相互抵消,使受扰线上产生的干扰电流与未设置保护带 时相比减小。虽然保护带能起到抑制串扰的作用,但是如果 保护带设置不合理,保护带在受扰线上产生的二次干扰电流 可能使串扰加剧。
(66)
专吒(z)=T一(如)2LC吒(:)
(8’
T‘|,2LcT=12=1 0记0 l
(9)
k(z)=匕+e’+k—ep 将式(10)代入式(7)中,得到实际电压的解
k=玑(z)
将式(11)代入式(1a)可得实际电流解
t=一2去㈧
将传输线部分两端电压电流写成矩阵形式
【;]=暖孤22 J l
式中
∥I。=÷i,一r(e一一+e一)r‘1i,
第27卷第9期 文章编号:1006—9348(2010)09—0323—05
计算机仿真
PCB传输线间串扰抑制方法分析
2010年9月
杜廷辉,丁君,郭陈江
(西北工业大学电子信息学院,陕西西安710129)
摘要:研究数字电子技术设备中,串扰是印刷电路板(PCB)上电磁兼容的重要内容之一。为了抑制PCB传输线间串扰,提高
一厂i ,尸
—I一,● ∥,
矿
∞々良Ilo主幸蒌目^
}
l
, f
Fr明u唧,0}k
∞远端干挽
圈7 接地柱问干扰曲线
分析仿真结果发现,保护带接地柱间距变化对近端串扰 和远端串扰有明显影响,但是,在接地柱间距与发射线最高 频率波导波长之比大于0.5时,会产生谐振,因此接地柱间 距要小于发射线上波导波长的1/2;仿真进一步证实了增大 接地柱半径有利于降低传输线近端串扰,对远端串扰影响不 明显。因此,在结构允许的情况下,可以适当增大接地柱半 径来降低近端串扰。
收稿日期:2009—06一12
杂,理论分析比较困难。本文利用网络级联的方法来分析加 有保护带的传输线。该方法将加保护带传输线等效为一系 列端口子网络级联,各子网络由传输线部分和接地柱部分组 成,传输线部分用传输线理论近似,金属接地柱用阻抗模型 近似,求得各子网络传输矩阵,通过传输矩阵将各子嘲络级 联得到传输线终端响应。通过对结果分析发现。加入保护带 能有效的抑制线闻串扰。同时,保护带参数(接地柱间距、半 径)变化对传输线间串扰有明显影响。
系统信号准确性,消除噪音,通常在传输线间插入一列用会属填充的、顶端用微带连接的接地柱线(简称保护带)。由于加有
保护带的传输线系统结构复杂,理沦分析比较困难。利用网络级联的方法对加有保护带的传输线建模进行分析。计算分析
结果表明。加入保护带能有效地抑制线间串扰,保护带参数(接地桂间距、半径)的变化对串扰抑制有明显影晌。研究对工程
中正确设置保护带以降低串扰提供了必要的参考。
关键词:电磁兼容;串扰;传输线理论;保护带
中图分类号:TMl52
文献标识码:B
Analysis of Crosstalk Reduction in Transmission Lines on PCBs
DU Ting—hui,DING Jun,GUO Chen-jiang
z=斜川n(挈)+扣一∥再,】 根据金属柱的单位长度电感求得接地柱单位长度分布
电感为,
Baidu Nhomakorabea
(19)
占为金属接地柱的趋附深度,k为接地柱半径,h基板厚度。
由式(15)和式(16)可得接地柱阻抗:
乙=(r+如f)h
(20)
r为金属接地柱单位长度阻抗,z为等效单位长度电感,h为介 质板厚度。
接地柱半径L与传输线部分长度相比很小,传输线上接地
2 原理 多层PCB上的传输线可以用微带线和带状线建模【2],
本文仅针对普通的微带线模型进行分析。将PCB上两条平 行传输线放置在介质板同一面,如图1所示,其中一条线一 端接有信号源,源内阻为互,另一端接有负载,阻抗为五,称 为发射线;另一条线两端接负载,阻抗分别为尺M和月。,称 为受扰线,两条传输线有公共接地平面。传输线线宽为加,线 间距为s,长度为L,基板相对介电常数为F,,基板厚度为h。
1 引言 在数字电子技术领域,随着电子设备的高频、高速及小
型化,高密度印刷电路板的设计已成必须。在印刷电路板的 高密度设计过程中。PCB传输线之间的串扰直接导致了系统 信号完整性和电磁兼容等问题。因此,传输线问的串扰在 PCB电路设计中不容回避,已经成为电磁兼容的焦点问题之 ‘一O
目前,在抑制PCB传输线之间串扰问题的研究上,人们 已提出了很多方法,如:加大信号线间距,地平面尽量完 整¨1,在耦合传输线间加入保护带等。由于加大信号线间距 的方法增加了布线空间,不适合集成度较高的PCB设计;地 平面尽量完整的方法,不增加布线空间但是工程七不易实 现;耦合传输线中间加入保护带的方法不需要增加布线空 间,能够抑制集成度较高的PCB传输线间串扰,但是结构复
(School of Electronic and Information Engineering,Northwestern Polytechnical University,Xi’an Shanxi 710072,China)
ABSTRACT:Crosstalk is one of the important EMC problems On PCBs.To reduce the cmsstalk between transmission lines,metal filled via holes which were connected by microstrips on the top of via holes and grounded(guard trace) were inserted between the transmission lines,the circuit concept approach for transmission line sections and imped— alive modeling for via hole sections are used to simulate the guard trace.The results show the effectiveness of crosstalk suppression,the signifieanfl effects of guard trace on the erosstalk suppression with parameters(hole spacing,radi- us)changing.The study provides the essential reference for setting up guard trace in order to lower cmsstalk in the engineering project. KEYWORDS:EMC;Crosstalk;Transmission line theory;Guard trace
谐振频率的介质波长的1/2,因此保护线的接地柱间距△Z由 攻击线上最高工作频率确定且必须满足以下条件。
△Z<——生i
(24)
≈一、『8珂
/二为发射线最高工作频率,占蚵为基底介质的有效相对介电
常数。
3.2接地柱半径对串扰的影响 图7给出了接地柱间距不变,传输线间串扰随保护带接
地柱半径变化频域图。 从图7可以看出,保护带接地柱半径变化对近端串扰有
(10) (II) (12)
㈤,
(14a)
龟. ;{ 鼍i 匮j:l;.. v;…一 一+v.7
.
E
曰舞订一i,舌丽毋0
曰攀睡订
。曰=::;口于
圈5 接地柱部分等效图
【;:,】嘲》
∥12=一÷i,_1乃(e-一一e一)T。
(14b)
∥2。=一÷r(e-一一e_)7r_1i,
(15)
p恐=÷r(e一卅+e一)T-1
万方数据
柱间距的变化频域图。
§
≠、j
.i式飙怒避。 嶷
,、
,、
≠
一;众。这么\.,历媲
璺再员霎粤 E.f_N旷 V ;
—f*pd
髓
:;
;。
姻u∞=y『GHz
(aH匠端串扰
l
/、
彬j厶筝茹研 A . c产气,=/罗
多一一,/,7:二∥歹一
,
i,
/石≯‘
, ,
Ii
~够 ∞零一娶紫嚣#蚪
, ,
,
V
{l
—--t口j喇
|
frcquency/GK (b)远端串扰
图6 对比串扰曲线
由图6对比表明,加入保护带后近端和远端串扰都明显 得到了抑制,近端串扰降低了10dB左右,远端串扰降低了
7dB左右。从图6可以发现,在低频段U<1GHz),接地柱 间距的变化对近端、远端串扰的影响并不明显,但是随着频
率的升高,在m=3,即△z=75mm,近端和远端串扰从0. 9GHz左右开始出现谐振,在m=5即Al=37.5mm,串扰从 1.5GHz左右开始出现谐振。经计算发现,接地柱间距约等于
根据传输线理论,PCB传输线满足下面两个条件时,传 输线上的电压电流可用多导体传输线方程表示:
...——324..-一
万方数据
LL:2f三艺k乏-1,如 :『qkC.l1,iC 2。 C艺%乏%]。l 5,(5’
L Z砬k厶。,_l
I-c葩C帕C33_J
专矿(z)=(必)2LC矿(z)
(6口’
专j(z)=(如)2LC?(z)
模型如图2所示,模型参数:线宽W=2.5mm,线长l= 150ram,介质板厚度h=1.4mm,介质板的相对介电常数日= 4.8,线间距离S=2W=5mm,接地柱半径L=2.5mm微带线 的特征阻抗Zo=50Q,两条线的终端分别加载50fl电阻 3.1接地柱间距对串扰的影响
图6给出了固定接地柱半径不变,传输线问串扰随接地 ..——325..——