DSP2

（3）工作方式寄存器（PMST—Processor Mode Status） ）工作方式寄存器（ ） 功能：设定并控制处理器的工作方式，反映处理器工作状态； 功能：设定并控制处理器的工作方式，反映处理器工作状态；
15～ 7 IPTR
6
5
4 A VIS
3 DROM
2 CLKOFF
①
1 SMUL
①
0 SST
①
MP/ MC OVL Y
① 这 位 在C54x DSP的A版 或 新 本 有 或 在C548或 高 系 器 才 。 些 置 本 更 版 才 ， 者 更 的 列 件 有
含义： 含义： IPTR ——中断向量指针。 MP/MC ——微处理器/微型计算机工作方式位 OVLY ——RAM重复占位位。 AVIS ——地址可见位
☉片内高2 K字ROM中的内容是由TI公司定义的，这2K字程序 空间(F800h～FFFFh)中包含的内容。如图2.15。 图 。 自举加载程序。从串行口、外部存储器、 Ｏ接口自举加载。 自举加载程序。从串行口、外部存储器、I/Ｏ接口自举加载。 256字A律压扩表。 律压扩表。 字 律压扩表 256字µ律压扩表。 律压扩表。 字 律压扩表 256字正弦函数值查找表。 字正弦函数值查找表。 字正弦函数值查找表 中断向量表。 中断向量表。 自举加载程序， 自举加载程序，可以将用户代码调入到程序存储器的任何一 程序 个位置。 个位置。 硬件复位时=0， 单元（ ☉MP/MC硬件复位时 ，CPU从FF80H单元（通常存放转移 硬件复位时 从 单元 指令→自举加载程序）开始执行。 指令 自举加载程序）开始执行。 自举加载程序
说明： （1）DSP的工作方式控制寄存器中的OVLY （D5）位控制0000～3FFFH存储空间的片内/片 外分配； （2）DSP的工作方式控制寄存器中的MP/MC （D6）位控制4000～FFFFH存储空间的片内/片 外分配； （3）TMS320C5402的23条程序地址线可扩展 外部程序储存器到1M字。共16页，每页64k字。
1.TMS320系列DSP概述
TMS320C54XX总线结构是围绕8组16比特总线建立的。 ☉一组程序总线 一组程序总线PB：传送从程序存储器来的指令代码和立 即数； ☉三组数据总线 三组数据总线（CB、DB）：传送从数据存储器读出的操作 数； （ EB）：传送写入到数据存储器中的数据； ☉四组地址总线 四组地址总线（PAB、CAB、DAB、EAB）：传送执行指令所 需的地址；
TMS320VC5402的主要特性 1. TMS320C54x内部结构（3大块）
(1)CPU CPU：包括算术逻辑运算单元(ALU)、乘法器、累 加器、移位寄存器、各种专门用途的寄存器、地址生成 器及内部总线。 (2)存储器系统 存储器系统：包括片内程序ROM、片内单访问的 数据RAM和双访问的数据RAM、外接存储器接口。 (3)片内外设与专用硬件电路 片内外设与专用硬件电路：包括片内定时器、各种 类型的串口、主机接口、片内锁相环(PLL)、时钟发生 器及各种控制电路。
（1）算术逻辑单元（ALU） 算术逻辑单元（ALU） 功能：① C54X使用40bit的ALU和2个40bit 功能： 累加器（A、B）完成二进制补码的算术运算： ② ALU可完成布尔运算； ③ 同时完成两个16bit运算（具有两个16位
的ALU）
（2）桶形移位器
功能：能把输入的数据进行0 ～31bit左移和0 ～16bit 功能： 右移 移位数可以用以下方式定义： 用一个立即数(-16～15)表示。 用状态寄存器ST1的累加器移位方式(ASM)位表示，共5 位，移位数为-16～15。 用T寄存器中最低6位的数值(移位数为-16～31)表示。 用途：位提取、数字定标、扩展算术和溢出保护等， 用途： 如：桶形移位器和指数译码器，可把A/B中的值在一个 周期内进行归一化。
2.3存储器结构
1.存储器空间 • C54XX的总存储空间为 54XX 的总存储空间为 192K 192K字 存储器的组成（分为3 个可选择的存储空间）：
程序存储空间ROM 64K 16位：存放程序（要执行的指令） 单访问SARAM 数据存储空间RAM 64 K16位 保存执行指令所使用的数据（ 双访问DARAM I / O存储空间64 K16位：提供与外部存储器映射的接口
• C54XX 片内有随机存储器(RAM)和只读存储 54XX 片内有随机存储器(RAM)和只读存储 器 (ROM) 。 RAM 有 两 种 类 型 ： 单 寻 址 RAM(SARAM)和双寻址RAM(DARAM)。 • C54XX 片内有26个映像ห้องสมุดไป่ตู้数据存储空间的 54XX 片内有26个映像到数据存储空间的 CPU寄存器和外围电路寄存器 CPU寄存器和外围电路寄存器。 • C54结构上的并行性及在片RAM的双寻址能 54结构上的并行性及在片RAM的双寻址能 力，使它能够在任何一个给定的机器周期内同时 执行4次存储器操作，即1次取指、读2个操作数 和写1个操作数。
（6）40bit累加器A和B （7）CPU状态和控制寄存器
1.累加器A和B 累加器A 功能：存放参加运算的数据或存放运算的结果 功能： （ALU或MAC） 组成：三个部分（保护位作用：数据位余量，防 组成： 止溢出，迭代运算）
累加器 A： 39～32 AG(保护位) 31～16 AH(高阶位) 15～0 AL(低阶位)
1. 存储空间的分配
在 C54XX 中 ， 片 内 存 储 器 的 形 式 有 DARAM 、 SARAM和ROM 3种，取决于芯片的型号。RAM总是 安排到数据存储空间，但也可以构成程序存储空间， ROM一般构成程序存储空间，也可以部分地安排到数 据存储空间。 C54XX 通 过 PMST 的 3 个 状 态 位 (MP/MC 、 OVLY 、 DROM)，可以很方便地“使能”和“禁止”程序和数据 空间中的片内存储器。 以C5402为例给出了数据和程序存储区图，并说明了 与MP/、OVLY及DROM 3个状态位的关系。
内部集成了维特比加速器以及与它相关 的比较，选择和存储单元（CSSU） 指数译码器用来在单周期内计算40 bit 累加器值的指数 双地址产生器，其中包括8个辅助寄存器 和2个辅助寄存器运算单元
程序空间可扩展到1M字数据空间和I/O空 间各64K字,20条地址线,16条数据线 片内4K×16bitROM,包括压扩表、256点 正弦表、引导程序等 片内16K×16bit双存取RAM
片上JTAG仿真口 3.3V I/O电压，1.8V核电压，工作电流平 均75mA 100MIPS，指令周期10ns 144脚PQFP封装或BGA封装
具有单指令重复和指令块重复功能 块存储器传送指令 30bit长操作数指令 可同时读入两个或三个操作数 条件存储指令 延迟跳转和快速返回指令
2. 2 中央处理单元(CPU) 所有TMS320C54XX器件,其中央处理单元是 通用的。 基本组成如下: 基本组成如下:
6级流水线完成一次指令操作 片内设备：软件可编程等待状态发生器； 软件可编程等待状态发生器； 可编程分区转换逻辑电路；片内锁相环 (PLL)和时钟发生器；可编程串行接口（4 (PLL)和时钟发生器；可编程串行接口（4 种）；可编程定时器16位（1~2个）； 种）；可编程定时器16位（1~2个）； 8位或16位主机接口(HPI)。 位或16位主机接口(HPI)。 IDLE1、IDLE2、IDLE3控制的3级低功耗省 电方式
(1)程序存储器---片内程序存储器 ---片内程序存储器 ☉片内存储器是否作为程序存储器，取决于软件对
PMST的状态位 MP/MC和OVLY的编程。 ☉TMS320C54XX片内ROM容量范围2K～48K字； ☉ 为了增强处理器的性能，对片内ROM再细分为若 干块，这样就可以在片内ROM的一个块内取指的同时， 又在别的块中读取数据。
（3）乘/加单元
组成：17×17bit乘法器、40bit加法器、符号 组成： 控制、小数控制、零检测器、舍入器、溢出/饱 和逻辑、暂存器； 功能：一个单指令周期内完成17×17bit的二进 功能： 制补码运算； 用途：卷积、相关、滤波（LMS）、欧氏距离 用途： 等运算；
（4）比较、选择和存储单元
第二章TMS320C54XX硬件系统
2.1 TMS320C54XX 硬件结构特性
1.TMS320系列DSP概述
目前世界上生产DSP芯片的公司主要有TI （德州仪器）公司，AD（美国模拟器件） 公司，Technologics（朗讯技术）公司和 Motorola（摩托罗拉）公司四大公司，而 TI公司则是世界上最大的DSP芯片供应商。 TMS320系列产品就是该公司的DSP产品。
2.程序存储器 程序存储器
多数C54x DSP的外部程序存储器可寻址 K字的存储空间。 的外部程序存储器可寻址64 字的存储空间 字的存储空间。 多数 的外部程序存储器可寻址 它们的片内ROM、双寻址DARAM以及单寻址 、双寻址 以及单寻址SARAM，都可 它们的片内 以及单寻址 ， 以通过软件映像到程序空间。 以通过软件映像到程序空间。 当存储单元映像到程序空间时， 当存储单元映像到程序空间时，处理器就能自动地对它们所 处的地址范围寻址。如果程序地址生成器 处的地址范围寻址。如果程序地址生成器(PAGEN)发出的地址 发出的地址 处在片内存储器地址范围以外，处理器就能自动地对外部寻址。 处在片内存储器地址范围以外，处理器就能自动地对外部寻址。
功 能 ： 从 累 加 器 （ 32bit ） 选 择 出 较 大 的 字 （16bit）并存储在数据M； 用途：在数据通信、模式识别等领域，经常要 用途 用到Viterbi(维特比)算法。C54x DSP的CPU的比 较、选择和存储单元(CSSU)就是专门为Viterbi 算法设计的进行加法/比较/选择(ACS)运算的硬 件单元。
（5）指数编码器 组成：完成EXP单周期指令的专用硬件； 组成： 功能：将累加器中的指数值能以二进制补码的 功能： 形式存储在T中； 指数值含义：累加器中为消除非有效符号位 指数值含义： 所需移动的位数； 计算：累加器的冗余位数-8； 计算： 范围：8～13，超过32位，该操作产生负值； 范围： 用途：累加器内容归一化； 用途：
累加器 B：
39～32 BG(保护位)
31～16 BH(高阶位)
15～0 BL(低阶位)
累加器A和B的差别仅在于累加器A的31～16位可以作为乘法器的一个输入。
2 . CPU状态和控制寄存器 状态和控制寄存器 C54x DSP有三个状态和控制寄存器： (1) 状态寄存器0(ST0)； (2) 状态寄存器1(ST1)； (3) 处理器工作模式状态寄存器(PMST)。 ST0和ST1中包含各种工作条件和工作方式的状态， PMST中包含存储器的设置状态及其他控制信息。
（2）状态寄存器（ST1）
功能：反映寻址要求、计算初始状态、I/O终端控制 功能：
含义： 含义：
BRAF —— 块重复操作标志位。 XF ——XF引脚状态位。 INTM ——中断方式位 。 SXM ——符号位扩展方式位。 FRCT ——小数方式位。 ASM —— 累加器移位方式位 CPL ——直接寻址编辑方式位 HM ——保持方式位 OVM ——溢出方式位 C16 ——双16位/双精度算术运算方式位 CMPT—— 修正方式位
TMS320VC5402的基本特点
先进的多总线结构，有一条程序总线 （PB），三条数据总线（CB，DB和EB） 和四条地址总线（PAB，CAB，DAB和 EAB）
1个40bit的算术逻辑单元（ALU），1个 40位的桶形移位器和2个独立的40位累加 器A和B 1个17 bit x17 bit的乘法器和一个40 bit专用加法器，乘法器可以耦合到加法 器以完成单周期的MAC指令
（1）状态寄存器（ST0）
功能：反映寻址要求和计算中的状态； 功能： ST0的结构图：
含义： 含义： ARP—— 辅助寄存器指针 TC—— 测试 控制标志位 测试/控制标志位 C——进位位。 进位位。 进位位 OVA /OVB ——累加器 累加器A/B的溢出标志位 累加器 的溢出标志位 DP——数据存储器页指针 DP 数据存储器页指针