74ls160

合集下载

74LS160 集成计数器

0 × × ×××××× 0 0 0 0
1 0 × × ↑ d0 d1 d2 d3 d0 d1 d2 d3
1 1 1 1 ↑ × × ××
计数
1 1 0 ××××××
保持
1 1 × 0 ×××××
保持
74LS160 集成计数器的应用举例——反馈法构成模6计数器的四种方法
例1：反馈置0法
例2：直接清0法
改进的模 6 计数器
下图所示方法的缺点是工作不可靠。原因是在许多情况下，各触发器的复位速度不一致，复位快的触发器复位后，立即将复位信号撤消，使复位慢的触发器来不及复位，因而造成误动作。
改进的方法是加一个基本RS触发器，如图5.12（a）所示，工作波形见图 5.12（b）。当计数器计到 6 时，基本RS触发器置0，使RD 端为0，该0一直持续到下一个计数脉冲的下降沿到来为止。因此计数器能可靠置0。
RD
改进的模6计数器
三、集成二-五-十进制加法计数器计数器74LS290
４.逻辑功能说明 (1)异步置０功能; (2)异步置9功能; (3)计数功能
当Ｒ０Ａ*Ｒ０Ｂ＝０Ｓ９Ａ*Ｓ９Ｂ＝０时， CT74LS290处于计数工作状态如下：
１.计数脉冲由ＣＰ０输入，从Ｑ０输出时，构成一
位二进制计数器；２.计数脉冲由ＣＰ１输入，输出为Ｑ３Ｑ２Ｑ１时，
CPB
CPA
则构成五进制的计数器。
管脚图和功能表
四、构建任意进制计数器的方法方法一：反馈清零法
例：用反馈清零法将74160接成六进制计数器
状态图：
注意：0110态是短暂的，不稳定的，不能算作一个稳态，故电路为6进制计数器。
方法二：反馈置数法
例：用反馈置数法将74160接成六进制计数器

74LS160中文资料

个高电平脉冲，其宽度为 Q0 的高电平部分。
m 在不外加门电路的情况下，可级联成 N 位同步计数器。
对于 54/74LS160，在 CP 出现前，即使 CEP、CET、/MR 发生变化，
/ 电路的功能也不受影响。
bbs 管脚图：
引出端符号： TC CEP Q0－Q3 CET
进位输出端计数控制端输出端计数控制端
升沿作用下，输出端 Q0－Q3 与数据输入端 P0－P3 一致。对于
i- 54/74160，当 CP 由低至高跳变或跳变前，如果计数控制端 CEP、CET
y 为高电平，则/PE 应避免由低至高电平的跳变，而 54/74LS160 无此
种限制。
a 160 的计数是同步的，靠 CP 同时加在四个触发器上而实现的。
w 型号
FMAX
PD
w CT54160/CT74160
32MHz
305mW
CT54LS160/CT74LS160
32MHz
93mW
.160 的清除端是异步的。当清除端/MR 为低电平时，不管时钟端
tCP 状态如何，即可完成清除功能。
a 160 的预置是同步的。当置入控制器/PE 为低电平时，在 CP 上
80
40
40
40 μA
40
20
VIL 输入低电平电流
CP,CET /PE
P0－P3,CEP,/MR
Vcc=最大
VIL=0.4V
-3.2
-0.8
-1.6
-0.8 mA
-1.6
-0.4
IOS 输出短路电流 IccH 输出高电平时电源电流
Vcc=最大
54 -20 -57 -20 -100 mA

74LS160中文资料_数据手册_参数

16 1
N SUFFIX PLASTIC CASE 648-08
16 1
D SUFFIX SOIC
CASE 751B-03
ORDERING INFORMATION
SN54LSXXXJ Ceramic SN74LSXXXN Plastic SN74LSXXXD SOIC
LOGIC SYMBOL 934 56
NOTE: The LS160A and LS162A can be preset to any state, but will not count beyond 9. If preset to state 10, 11, 12, 13, 14, or 15, it will return to its normal sequence within two clock pulses.
SN54/74LS160A • SN54/74LS161A SN54/74LS162A • SN54/74LS163A
STATE DIAGRAM
LS160A • LS162A
0
1
2
3
4
15
5
14
6
13
7
12
11
10
9
8
LS161A • LS163A
0
1
2
3
4
15
5
14
6
13
7
12
11
10
9
8
LOGIC EQUATIONS
*MR for LS160A and LS161A *SR for LS162A and LS163A
PIN NAMES
PE P0 – P3 CEP CET CP

74LS160置数

实
验
报
告
实验项目：74LS160置数
班级：电子111
指导老师：林梅
学生：刘欣琦
学号：
时间：2012年11月1日
74LS160组成进制计数器
●实验内容：
●掌握集成计数器的功能测试及应用。

●用异步清零端设计6进制计数器。

●用同步置0设计7进制计数器。

●仿真实验：
74LS160引脚图
逻辑图
74LS160 七进制计数器
74LS160 十进制计数器
74LS160 2-7计数器
异步74LS160 七进制计数器
异步74LS160 3-6进制计数器
两个74LS160 一百进制计数器
●实验总结：
●任意进制计数器的构成方法，只能用已有的芯片通过外电路的不同连接改变。

●若没法使之跳过（n-m）个状态，就可以得到m进制计数器了。

●其中方法有置零法（复位法）和置数法（置位法）。

●实验体会：
●感觉这些仿真实验挺容易的，比较喜欢。

●还是要好好了解芯片的功能。

●本次实验报告还是没有太完善，不太会。

电子技术集成计数器74LS160

74LS48 可直接驱动共阴极 LED 数码管而不需外接限流电阻。
-2- / 9
真诚为您提供优质参考资料，若有不当之处，请指正。
表 3 74LS48 七段显示译码器的真值表
（二）74LS00
四 2 输入与非门
（三）集成计数器 74LS160
VCC CO Q0 Q1 Q2 Q3 ET LD
16 15 14 13 12 11 10 9
② 保持：若 Vi2>1/3VCC 且 Vi1<2/3VCC，则 VTR=1，VTH=0，S = R =1，基本 RS 触发器保持，VO 和 T 状态不变，这时称 555 定时器“保持”。
③ 高触发：若 Vi1>2/3VCC，则 VTH=1，比较器 C1 输出为低电平，无论 C2 输出何种电平，基本 RS 触发器因 R =0，使 Q ＝1，经输出反相缓冲器后，VO＝0；T 导通。这时称 555 定时器“高触发”。
-1- / 9
真诚为您提供优质参考资料，若有不当之处，请指正。
一参考资料（一）74LS48
74LS48 的管脚排列如图(c)所示。其真值表如表 3 所示。该器件输入信号为 BCD 码，输出端为 a、b、c、d、e、f、g 共 7 线，另有 3 条控制线 LE、RBI 、 BI/RBO 。 LE 端为测试端。在 BI 端接高电平的条件下，当 LE =0 时，无论输入端 A、B、C、D 为何值， a～g 输出全为高电平，使 7 段显示器件显示“8”字型，此功能用于测试器件。 RBI 端为灭零输入端。在 LE =1， BI =1 条件下，当输入 A、B、C、D=0000 时，输出 a～g 全为低电平，可使共阴 LED 显示器熄灭。但当输入 A、B、C、D 不全为零时，仍能正常译码输出，使显示器正常显示。 BI 端为消隐输入端。该输入端具有最高级别的控制权，当该端为低电平时，不管其他输入端为何值，输出端 a～g 均为低电平，这可使共阴显示器熄灭。另外，该端还有第二功能——灭零信号输出端，记为 RBO 。当该位输入的 A、 B、C、D=0000 且 RBI =0 时，此时 RBO 输出低电平；若该位输入的 A、B、C、D 不等于零，则 RBO 输出高电平。若将 RBO 与 RBI 配合使用，很容易实现多位数码显示时的灭零控制。例如对整数部分，将最高位的 RBI 接地，这样当最高位为零时“灭零”，同时该位 RBO 输出低电平，使下一位的 RBI 为低电平，故也具有“灭零”功能；而对于小数部分，应将最低位的 RBI 接地，个位的 RBI 端悬空或接高电平，低位的 RBO 接至高位的 RBI 。

74ls160组成n进制计数器

实验 74LS160组成n进制计数器一、实验内容1．掌握集成计数器的功能测试及应用2．用异步清零端设计6进制计数器，显示选用数码管完成。

3．用同步置零设计7进制计数器，显示选用数码管完成。

二、演示电路74LS160十进制计数器连线图如图1所示。

图1 74LS160十进制计数器连线图CLR：异步清零端CLK：时钟输入端（上升沿有效）A-D：数据输入端ENP，ENT：计数控制端LOAD：同步并行置入控制端RCO：进位输出端74160的功能表如表1所示。

由表1可知，74160具有以下功能：①异步清零当CR（CLR’）=0时，不管其他输入端的状态如何（包括时钟信号CP），计数器输出将被直接置零，称为异步清零。

②同步并行预置数在CR=1的条件下，当LD(LOAD’)=0、且有时钟脉冲CP 的上升沿作用时，D0、D1、D2、D3输入端的数据将分别被Q0～Q3所接收。

由于这个置数操作要与CP上升沿同步，且D 0、D 1、D 2、D 3的数据同时置入计数器，所以称为同步并行置数。

③ 保持在CR =LD =1的条件下,当EN T =EN P =0,即两个计数使能端中有0时,不管有无CP 脉冲作用，计数器都将保持原有状态不变(停止计数)。

需要说明的是，当EN P =0, EN T =1时，进位输出C 也保持不变；而当ENT=0时，不管EN P 状态如何，进位输出RCO=0。

④ 计数当CR =LD =EN P =EN T =1时，74161处于计数状态,电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态，R CO 端从高电平跳变至低电平。

可以利用R CO 端输出的高电平或下降沿作为进位输出信号。

连上十进制加法计数器160，电路如图1所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。

三、用160和与非门组成6进制加法计数器-用异步清零端设计74160从0000状态开始计数，当输入第6个CP 脉冲（上升沿）时，输出Q 3 Q 2 Q 1 Q 0＝0110，此时03Q Q CR==0，反馈给CR 端一个清零信号，立即使Q 3Q 2 Q 1 Q 0返回0000状态，接着,CR 端的清零信号也随之消失，74160重新从0000状态开始新的计数周期。

总结集成触发器74LS160异步清零、同步预置数、CP触

CP D0 D1 D2 D3 EP ET CP ７４１６０ Q0 Q1 Q2 Q3 C LD RD 1
EP ET CP
D0 D1 D2 D3
７４１６０
1
C LD RD 1
Q0 Q1 Q2 Q3
&
进位输出
四. 移位寄存器型计数器单向移位寄存器：
Q0 FF0 DI 串行输入 CP 移位脉冲 1D ∧ C1 Q FF1 1D ∧ C1 Q ∧ 并行 Q1 FF2 1D C1 Q ∧ 输 Q2 FF3 1D C1 Q Do 串行输出出 Q3
(异步有,同步无) D2 D3 C0 ②归零可靠性较差问题 B0
192
1 LD Q0 Q1 Q2 Q3 CR 解决办法:用一个基本RS触发器将 RD(CR)或LD=0暂存一下, 从而保证归零信号有足够作用时间, & 使计数器能可靠归零.
用与门
进位信号
12
1
D0 EP ET
D1
D2
D3 C
0
160
Q2
所以必须用第M个状态产生异步控制信号
例1：利用74LS160产生六进制加法计数器分析：
Q3Q2Q1Q0 0000 0001 0010 0011 0100
1001
1000
0111
0110
0101
过渡状态
9
EP=ET=1
LD=1
RD=Q2Q1
1
EP ET
D0
D1
D2
D3
C0 LD 1
160
Q1 Q2
19
１．环形计数器反馈逻辑：D0=Qn-1 例：4位环形计数器将移位寄存器首尾相接，即D0=Q3，在连续不断地输入时钟信号时寄存器里的数据将循环右移。

芯片74LS160中文资料[2]

74 -18 -57 -20 -100
Vcc=最大,/LD 先接高电平，再接低电 54
85
31 mA
电子工程技术论坛：/bbs
平，其余输入接高电平
74
94
Vcc=最大,CP 先接高电平，再接低电 54
91
IccL 输出低电平时电源电流
平，其余输入接低电平
93mW
160 的清除端是异步的。当清除端/MR 为低电平时，不管时钟端
CP 状态如何，即可完成清除功能。
160 的预置是同步的。当置入控制器/PE 为低电平时，在 CP 上
升沿作用下，输出端 Q0－Q3 与数据输入端 P0－P3 一致。对于
54/74160，当 CP 由低至高跳变或跳变前，如果计数控制端 CEP、CET
ns
ns ns ns ns
`160
`LS160
单位
最小最大最小最大
VIK 输入钳位电压
Vcc 最小
IIK=－12mA IIK=－18mA
-1.5 V
-1.5
Vcc=最小，VIH=2V，VIL=最大， 54 2.4
2.5
VOH 输出高电平电压
V
IOH=最大
74 2.4
2.7
VCC=最小,VIH=2V,VIL=最大,IOL=最 54
74
101
【1】：测试条件中的“最大”和“最小”用推荐工作条件中的相应值。
31
32 mA
32
动态特性（TA＝25℃）
参数【2】
测试条件
fmax
tPLH
CP－>TC
tPHL
tPLH
CP－>Q
Vcc=5V
tPHL
(/PE=H)

74ls160和与非门设计9进制的例题

一、介绍74LS160和与非门74LS160是一种集成电路，属于同步可编程计数器类型。

它有4位译码器，能够对4位二进制或BCD输入进行10进制译码，并在高电平有效的时钟输入与地位复位输入下进行同步计数。

另外，与非门是一种逻辑门电路，它具有两个输入和一个输出。

当两个输入同时为高电平时，输出为低电平，否则输出为高电平。

二、74LS160和与非门设计9进制的例题考虑如何设计一个电路，输入一个10进制数并将其转换为9进制数。

这个问题可以通过结合74LS160和与非门来实现。

1. 使用74LS160进行计数我们可以使用74LS160来进行十进制到九进制的转换。

将该集成电路配置为BCD计数器，然后将其输出连接到与非门。

2. 设计与非门之后，我们需要设计一个与非门电路来实现十进制到九进制的转换。

我们可以使用多个与非门电路来将74LS160的输出进行适当的逻辑运算，以得到对应的九进制输出。

3. 组合电路接下来，将74LS160的输出连接到与非门的输入端口，并将与非门的输出连接到输出端口，这样就构成了一个适用于将十进制转换为九进制的组合电路。

在时钟信号作用下，74LS160会将输入的十进制数进行计数，并输出对应的BCD码，而与非门则根据逻辑设计的条件将BCD码转换成九进制数。

4. 电路测试进行电路测试，观察输入不同的十进制数时输出的九进制数是否正确。

在确认电路设计无误后，就可以将其用于实际的十进制到九进制的转换需求。

结合74LS160和与非门可以设计一个用于将十进制数转换为九进制数的逻辑电路。

该电路的设计涉及到了对74LS160和与非门的理解、逻辑门电路的设计和组合以及电路的测试。

通过合理的设计和连接，可以实现将十进制数转换为九进制数的功能。

以上就是关于使用74LS160和与非门设计九进制的例题的相关内容，希望能对您有所帮助。

五、#xFF19;#x8F6C;#x6362;#x4E3A;#xFF18;#x8F6C;#x6362;#x5668;#x7684;#x8BBE;#x8BA1;#x8FD9;#x4E2A;#x95EE;#x9898;#x53EF;#x4EE5;#x4F7F;#xxxxLS1 60;#x53CA;#x4E0E;#x4E0E;#x975E;#x95EE;#x95EE;#x95EE;#x59D 4;#x6258;#x8BBE;#x8BA1;#x4E00;#x4E2A;#xFF18;#x8F6C;#x6362; #x5668;#xFF0C;#x8FD9;#x662F;#x56E0;#x4E3A;#x4E3A;#x4EC0;# x4E48;#x4F1A;#x5E94;#xxxxLS160;#x4F5C;#x7528;#xFF1F;1. #x903B;#x8F91;#x610F;#x8C61;#xxxxLS160;#x64CD;#x4F5C;#x4E0E;#x4E8C;#x8FDB;#x5236;#x6 B65;#x7136;#x540E;#x8FDB;#x884C;#x8BBE;#x8BA1;#x7684;#x5 39F;#x56E0;#x662F;#x56E0;#x4E3A;#x5B83;#x5177;#x6709;#x5F 53;#x524D;#x8BBE;#x5907;#x662F;#x6B63;#x5728;#x4F7F;#x752 8;#x7684;#x540C;#x6B65;#x7C7B;#x53EF;#x7F16;#x7A3B;#x8BA1 ;#x6570;#x5668;#xFF0C;#x53EF;#x4EE5;#x5BF9;#xFF18;#x8F6C;# x6362;#x8FDB;#x884C;#x8BA1;#x6570;#x3002;2.BCD#x8F93;#x51FA;#x5668;#x7684;#x82E5;#x672A;#x88AB;#x6F C0;#x6D3B;#xFF0C;#x662F;#x5176;#x62AC;#x5C5E;#x4E8E;#x4E0 0;#x79CD;#x4E0D;#x6B63;#x786E;#x72B6;#x6001;#xFF0C;#x8FD 9;#x4E5F;#x5C31;#x4F1A;#x5BF9;#x6700;#x540E;#x7684;#xFF18; #x8F6C;#x6362;#x7ED3;#x679C;#x9020;#x6210;#x5F71;#x54CD; #xFF0C;#x4E5F;#x4E3A;#x4EC0;#x4E48;#x9700;#x8981;#x8D4B;# x4E88;#x53EF;#x6BD4;#x7684;#xFF19;#x8F6C;#x6362;#x7ED3;#x 679C;#x3002#x4E00;#x4E2A;#x53EF;#x80FD;#x7684;#x89E3;#x51B3;#x65B9;# x6848;#x662F;#x653E;#x7F6E;#x4E00;#x4E2A;#x8D85;#x7EBF;#x 4F9B;#xxxxLS160#x7684;#x63A5;#x53E3;#xFF0C;#x5728;#x7F16;#x7A0B;#x4E2D;#x5728;#x914D;#x7F6E;#x4E00;#x4E2A;#x589E; #x5220;#x65B9;#x6CD5;#x8FDB;#x884C;#x521B;#x5EFA;#x3002#xFF19;#x8F6C;#x6362;#x7ED3;#x679C;#x7684;#x5B9E;#x73B0; #x6709;#x4E86;#x5982;#x4E0A;#x8BBE;#x8BA1;#x7684;#x6309;# x7167;#xFF0C;#x6307;#x5B9A;#x4E86;#x4E00;#x4E2A;#xFF18;#x 8F6C;#x6362;#x5668;#x7684;#x6240;#x6709;#x5165;#x53E3;#xF F0C;#x5386;#x53F2;#x6570;#x636E;#x662F;#x4E0D;#x53EF;#x8D 85;#x8FC7;#xFF19;#x7684;#xFF0C;#x8FD9;#x6837;#x5728;#x4E0 A;#xxxxLS160#x7684;#x6A21;#x677F;#x4E0A;#x8BA1;#x6570;#x 5668;#x53EF;#x4EE5;#x8F6C;#x6362;#xFF19;#x5747;#x6570;#x76 84;#x6570;#x636E;#x3002#x8FD9;#x6837;#x8FD0;#x7B97;#x4E0 0;#x4E2A;#xFF18;#x8F6C;#x6362;#x8FDB;#x884C;#x8BA1;#x6570 ;#xFF0C;#x5E76;#x8F6C;#x6362;#xFF19;#x8F6C;#x6362;#x6765;# x6E90;#x8FD9;#x6837;#xFF0C;#x5728;#x6B64;#x540E;#x8FD0;#x 7B97;#x5668;#x5C31;#x53EF;#x4EE5;#x628A;#xFF18;#x8F6C;#x6 362;#x6210;#xFF19;#x8F6C;#x6362;#x66F4;#x6362;#x7684;#x67 81;#x6548;#x6570;#x636E;#x3002#x5168;#x90E8;#x6240;#x6709;#x7684;#x8FC7;#x7A0B;#x66F4;# x6362;#x5DF2;#x5B8C;#x6210;mdash;mdash;#x63A5;#x6536;#xF F18;#x8F6C;#x6362;#x7684;#x7E41;#x8EAB;#x7684;#x6307;#x4E E4;#xFF0C;#x63A5;#x53D7;#xFF18;#x8F6C;#x6362;#x7684;#x5360;#x7A0B;#x5EA6;#x6216;#x8005;#x7E73;#x653E;#x8F93;#x51FA; #xFF0C;#x548C;#x5220;#x9664;#x8FD9;#x4E9B;#x6570;#x636E;# xFF0C;#x5E76;#x5728;#x6700;#x540E;#x4E00;#x6B21;#x4F7F;#xx xx#x8F6C;#x6362;#x5668;#x60F3;#x5267;#x65E0;#x4E8B;#x65B9; #x5F0F;#x6765;#x589E;#x52A0;#x6216;#x8005;#x4F24;#x5BB3;# x8FD9;#x4E9B;#x6570;#x636E;#x3002六、电路测试完成电路设计后，需要对电路进行测试来验证其功能和性能。

74ls160

实验报告中规模集成计数器数字钟的设计班级：09自动化姓名：***学号：********一实验名称运用中规模集成计数器设计一个数字钟二实验目的及要求1.用LED 数码管显示时、分、秒。

小时为3小时进制，分为20分钟进制，秒为10秒进制；2.掌握多位计数器相连的方法；3.了解数字时钟的工作原理；4.掌握计数器的工作原理及连接方法；5.用EWB 平台进行功能仿真。

三实验中所用的仪器设备74LS160计数器4个，与门、与非门各2个，LED 数码显示屏4个，1个时钟。

74LS160功能简介CLK 是脉冲输入端；RCO 是进位信号输出端；ENP 和ENT 是计数器工作状态端；CLR 是异步清零端；LOAD 是置数端；VCC 接正电源，GND 接地；A ～D 是数据输入端，QA ～QD 是计数器状态输出端。

电源电压5V ，输入电压5V 。

其状态表下所示：输入输出注CL R LD ENT EN P CL K A B C D Q A n+1Q B n+1Q C n+1Q D n+1C O0 1 1 1 1x 0 1 1 1x x 1 0 xx x 1 x 0x ↑ ↑ x xx a x x x x b x x x x c x x x x d x x x0 0 0 0 a b c d 计数保持保持0 0清零置数与门（与非门）真值表与门与非门四实验线路五实验结果1.启动电路时，可以观察到数字时钟的秒位开始计时，计数到9后复位到0，并向“分”位进位；2.可以观察到数字时钟的分位开始计时时，计数到19后复位到0，并向“时”位进位；3.可以观察到数字时钟的时位开始计时时，计数到2后复位到0，之后从秒位重新开始计时。

六讨论分析74ls160计数到9时，ROC端为1，第一次设计电路时将低级74ls160的RCO 端直接接到第三级74ls160的使能端ENP时，导致分个位进位到分十位时，分十位的数字不能锁定，故采用与门，将使能端接到高电平。

74ls160简洁中文资料

74160资料引出端符号：TC 进位输出端CEP 计数控制端Q0－Q3 输出端CET 计数控制端CP 时钟输入端（上升沿有效）/MR 异步清除输入端（低电平有效）/PE 同步并行置入控制端（低电平有效）54160/74160十进制同步计数器（异步清除）简要说明：160 为可预置的十进制同步计数器，共有54/74160 和54/74LS160 两种线路结构型式，其主要电特性的典型值如下：型号 F MAX P DCT54160/CT74160 32MHz 305mWCT54LS160/CT74LS160 32MHz 93mW160 的清除端是异步的。

当清除端/MR 为低电平时，不管时钟端CP 状态如何，即可完成清除功能。

160 的预置是同步的。

当置入控制器/PE 为低电平时，在CP 上升沿作用下，输出端Q0－Q3 与数据输入端P0－P3 一致。

对于54/74160，当CP 由低至高跳变或跳变前，如果计数控制端CEP、CET为高电平，则/PE 应避免由低至高电平的跳变，而54/74LS160 无此种限制。

160 的计数是同步的，靠CP 同时加在四个触发器上而实现的。

当CEP、CET 均为高电平时，在CP 上升沿作用下Q0－Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。

对于54/74160，只有当CP 为高电平时，CEP、CET 才允许由高至低电平的跳变，而54/74LS160的CEP、CET 跳变与CP 无关。

160 有超前进位功能。

当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0 的高电平部分。

在不外加门电路的情况下，可级联成N 位同步计数器。

对于54/74LS160，在CP 出现前，即使CEP、CET、/MR 发生变化，电路的功能也不受影响。

电子技术集成计数器74LS160

参考资料工作原理引脚图四电路图寸录参考资料（一）74LS474LS48的管脚排列如图（c）所示。

其真值表如表3所示。

该器件输入信号为BCD码, 输出端为a、b、c、d、e、f、g共7线，另有3条控制线LE RBI、Bl/RBO。

LE端为测试端。

在BI端接高电平的条件下，当LE=0时，无论输入端A B、C、D为何值，a〜g输出全为高电平，使7段显示器件显示8”字型，此功能用于测试器件。

RBI端为灭零输入端。

在LE =1，BI =1条件下，当输入A、B C D=0000时，输出a〜g全为低电平，可使共阴LED显示器熄灭。

但当输入A B C D不全为零时，仍能正常译码输出，使显示器正常显示。

BI端为消隐输入端。

该输入端具有最高级别的控制权，当该端为低电平时，不管其他输入端为何值，输出端a〜g均为低电平，这可使共阴显示器熄灭。

另外，该端还有第二功能一一灭零信号输出端，记为RBO。

当该位输入的A、B、C、D=0000且RBI =0时，此时RBO输出低电平；若该位输入的A B C、D不等于零，则RBO 俞出高电平。

若将RBO与RBI配合使用，很容易实现多位数码显示时的灭零控制。

例如对整数部分，将最高位的RBI接地，这样当最高位为零时灭零”，同时该位RBO输出低电平，使下一位的RBI 为低电平，故也具有灭零”功能；而对于小数部分，应将最低位的RBI接地，个位的RBI端悬空或接高电平，低位的RBO接至高位的RBI。

74LS48可直接驱动共阴极LED数码管而不需外接限流电阻。

V cc CO Q o Q i Q2 Q3 ET LD]6~|15网何121冋而|~9~1 J 74LS160[1J|2J|3J[4J |5 J |6| L7 [8JRD CP D o D i D2 D3 EP GND表3 74LS48七段显示译码器的真值表输入输出显示字型LT D C B A g f e d c b0X 1 X X X 'X !11111 11 01000 0 00000 0 0 灭X X 0X X X X 0Q 0 0 0 0 0 灭I1 1 0 0000 1 1 1 1 1 1 01 X100 0 1000 0 1 10 I1X 1 00 10 1 01 1 D1121X 1 00 11100111 1 31X 1 01001t0110 1 41 X 1 0101] 101 1 0 1 51 X 1 0 1 101!1 1 10 0 61 X 1 01 1 10000 1 1 1 71 X 1 10 0 01] 1 1 1 1181X 1 1 0 0 1 1 1 0 0 1 I191X 1 1 0 10 1 0 1 000无效输出1X 1 * ] 1 110 0 0 00 0（二）74LS003Y现四2输入与非门（三）集成计数器74LS1601.74LS160为异步清零计数器，即RD端输入低电平，不受CP控制，输出端立即全部为“ 0” 功能表第一行。

芯片74LS160中文资料[2]

推荐工作条件：
电源电压 Vcc
输入高电平电压 VIH 输入低电平电压 VIL 输出高电平电流 IOH 输出低电平电流 IOL
时钟频率fCP 脉冲宽度 tW
54 74
54 74
54 74
CP /MR
CT54160/CT74160
CT54LS160/CT74LS160
最小额定最大最小额定最大
4．5 5 5．5
为高电平，则/PE 应避免由低至高电平的跳变，而 54/74LS160 无此
种限制。
160 的计数是同步的，靠 CP 同时加在四个触发器上而实现的。
当 CEP、CET 均为高电平时，在 CP 上升沿作用下 Q0－Q3 同时变化，
从而消除了异步计数器中出现的计数尖峰。对于 54/74160，只有当
CP 为高电平时，CEP、CET 才允许由高至低电平的跳变，而 54/74LS160
管脚图：
引出端符号： TC CEP Q0－Q3 CET
进位输出端计数控制端输出端计数控制端
CP /MR /PE
功能表：
时钟输入端（上升沿有效）异步清除输入端（低电平有效）同步并行置入控制端（低电平有效）
说明：H－高电平 L－低电平 X－任意
极限值电源电压------------------------------------------------7V 输入电压 54/74160-----------------------------------------5.5V 54/74LS160---------------------------------------7V CEP 与 CET 间电压 54/74160-----------------------------------------5.5V 工作环境温度 54×××------------------------------ －55～125℃ 74×××------------------------------------0～70℃ 贮存温度-------------------------------------- －65～150℃

74HC(LS)160计数器实验

实验四计数器一、实验目的1．熟悉计数器的工作原理，掌握中规模（MSI）计数器的逻辑功能。

2. 掌握用MSI 计数器实现任意模计数器的方法。

二、实验设备和器件1、数字逻辑电路实验板1 块2、74HC(LS)00（四二输入与非门） 1 片3、74HC(LS)160（4 位十进制计数器） 2 片三、实验原理时序逻辑电路是数字电路中另一类重要电路。

时序逻辑电路的特点，就是任意时刻的输出不仅取决于该时刻的输入信号，而且与信号作用前电路所处的状态有关。

计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频以及其它特定的逻辑功能。

计数器种类很多。

根据计数制的不同，分为二进制计数器和十进制计数器。

实现四个状态变量十进制计数功能的电路称为4 位十进制计数器。

利用集成计数器芯片可方便地构成任意模计数器，方法有反馈清零法和反馈置数法两种。

实验用器件管脚介绍：1、74HC(LS)00（四二输入与非门）管脚如下图所示。

2、74HC(LS)160（4 位十进制计数器）管脚如下图所示。

四、实验内容与步骤1、测试74HC(LS)160的逻辑功能（基本命题）例如，74HC(LS)160 工作于计数模式时，接通电源后，利用数码管显示说明其确为模10 计数器。

仿真图如下：2、74HC(LS)160构成模6计数器（基本命题）设计用与非门74HC(LS)00 及计数器74HC(LS)160 实现模6 计数器的实验电路图，搭接电路，利用数码管显示说明其确为模6 计数器。

3、74HC(LS)160构成模100计数器（扩展命题）因为一片74HC（LS）160 为模10，所以直接两片级联即为模100 计数器。

设计用计数器74HC(LS)160 实现模100 计数器的实验电路图，搭接电路，利用数码管显示说明其确为模100 计数器。

五．心得与回答问题本期实验心得：计数器工作原理比较简单，掌握其工作特性后比较容易将其制成6模及大模值（本实验为100模）的计数器，三个任务总体难度不大，第三任务也很顺利一次完成。

实用文库汇编之74LS160计数器

实用文库汇编之实验九74LS160计数器一、实验目的：1. 了解汁数器的基本原理。

2. 掌握集成汁数器芯片74LS160工作原理及应用。

2、74LS160 功能表:IHPUTS DNOUTPUTSMRCPCEPCETPEQNTCOPERATING MODE 0 XX X XX 0 0 Reset (clear) 1- XXI I1 - X X I h 1 〔1) P^rQllel load 1-hhh Xcount ⑴Count1X i Xh X % ei ) Hold (do nothing)1 XXihX%1 = High voltage levelh = High voltage level one setup prior to the low-to-high clock transition 0=Low vottage level I= Low voltage level one setup prior to the low-to-high clock transition q. = Lower case letters indicate the stste of the referenced output priorto the low-to-high clock transition X= Doni care= Low-to-high clock transition(1)= The TC output is high when CET is High and the counter is atTerminal Count (HLLH)三、实验内容：1、利用同步十进制计数器74LS160接成同步七进制计数器。

设计思路：列出七进制汁数器的真值表：二、实验原理：1、74LS160为可预置的十进制同步计数器，其管脚图如图所示: RCO 进位输出端 ENP计数控制端 QA-QD 输岀端 ENT 计数控制端CLK 时钟输入瑞CLR 异步淸零端（低电平有效） LOAD 同步并行巻入端（低电平有效）Np NTE E QA QE QC QD-LOAD CLR ■ CLK74LS160D于是得设计电路:DCDJ(EX_GREE设讣该电路要求在6时进位，即在输岀为6时给输入端置0。

74ls160清零法七进制

74ls160清零法七进制74LS160是一款常见的集成电路芯片，具有清零功能。

七进制数是一种表示数字的方式，使用7个不同的数字0到6来表示数字，它与我们常见的十进制、二进制和十六进制有所不同。

本文将详细介绍74LS160清零法七进制。

让我们来了解一下74LS160芯片。

74LS160是一款可编程计数器，它有四个独立的计数器，每个计数器都可以独立地进行计数。

其中，每个计数器都有一个清零输入端，当这个输入端接收到一个清零信号时，计数器将被清零。

七进制是一种使用七个不同的数字表示数字的计数系统，其每个数字的权重是7的某个幂次方。

七进制中的权重是从右到左依次递增的，每个位置的数字可以是从0到6之间的任意一个数字。

七进制的数字系统为：0、1、2、3、4、5、6，相当于十进制的0-6。

清零法七进制的概念是将计数器的输出值按照七进制的规则进行表示，并在需要清零时将其重置为0。

在74LS160芯片中，清零输入端通常为高电平有效，即当清零输入端接收到高电平信号时，计数器将被清零。

以下是清零法七进制的计算方法：1.首先将74LS160芯片的输出连接到一个八位显示器，这将用于显示七进制的数字。

2.将芯片的清零输入端连接到一个控制电路，以控制何时清零。

3.当控制电路检测到需要清零时，向芯片的清零输入端发送高电平信号。

4.当计数器被清零后，将其输出连接到显示器，显示七进制的数字。

举个例子来说明清零法七进制的计算方法：假设74LS160芯片的输出为0110110，连接到一个以数码管显示七进制数字的显示器上。

将输出的二进制数转换为七进制数：0110110 = 1*2^6 + 1*2^5 + 0*2^4 + 1*2^3 + 1*2^2 + 0*2^1 + 0*2^0= 64 + 32 + 0 + 8 + 4 + 0 + 0= 110将七进制数110显示在数码管上。

当需要清零时，控制电路向芯片的清零输入端发送高电平信号，计数器将被清零。

74ls160

74LS160 集成计数器

74LS160中文资料

74LS160中文资料_数据手册_参数

74LS160置数

电子技术 集成计数器74LS160

74ls160组成n进制计数器

总结集成触发器74LS160异步清零、同步预置数、CP触

芯片74LS160中文资料[2]

74ls160和与非门设计9进制的例题

74ls160

74ls160简洁中文资料

电子技术集成计数器74LS160

芯片74LS160中文资料[2]

74HC(LS)160计数器实验

实用文库汇编之74LS160计数器

74ls160清零法七进制

电子技术集成计数器74LS160