基于CORDIC算法的数字鉴频方法及其在FPGA中的实现

合集下载

基于改进型Cordic算法数字下变频FPGA实现

ｒｅｆｄｉｔａａｅｖｒｅｎｍａｌ．ｉｉｂＫｅｗｏｄＣｏｄｃａｇｒｈ；ＮＣＯ；ｒｔｔｎｄｒｃｉｎ；ＦＰｙｒｓｒｉｏｔｍｌｉｏａｉｉｔｏｏｅＧＡ
数字下变频作为连接中频ＡＤ转换器和基带数／字信号处理单元的桥梁，已成为软件无线电接收机
和减小精度，文中重点叙述了改进型的Ｃｒｉ算法原理，并通过原理进行了ＦＧｏｄｃＰＡ设计，最后给出了ＱａｔＩｕｒｓＩ仿ｕ
真结果，并在Ｍａａｔｂ中得到了验证。ｌ关键词Ｃｒｉ算法；数字控制振荡器；旋转方向；ＦＧｏｄｃＰＡ
Ｔ９１Ｎ１文献标识码Ａ文章编号１０７２（０８００３— ５０７— ８０２０）２— ６０
ａｉｎａｄｓｌｅｒｃｓｏ．ＡｅｉｎｗｉｈＦＰｔｎｍａｌｒｐｅｉｉｎｏｄｓｇｔＧＡｓｐｅｅｔｄａｄｓｍｕａｅｔｕｒｕＩＳｍｕａｉｎｒｓｌｓｉｒｓｎｅｎｉｌｔｄｗｉｑａｔｓＩ．ｉｌｔｕｔｈｏｅ
输入信号分为Ｉ，Ｑ分量，分别与ＮＯ产生的Ｃ
得到最低输出频率为
＝ｆ，＝ＪＭ。如果每次６Ｊ２ｒｆｔ
的相位增量选择为的倍，则得到＝ｆ２ｒ６＇＝Ｊｒ
收稿日期：２Ｏ．７１Ｏ７０．８作者简介：余捷（９２一）男，硕士研究生。研究方向：１８，
进一步可推得
２
（１一Ｙｔｎ）ｏ０１０ｃｓａ（）５

基于CORDIC算法的PLL在FPGA中的实现

基于CORDIC算法的PLL在FPGA中的实现王玉良【摘要】根据硅微陀螺仪驱动模态的特点,利用数字锁相环基本原理,对数字锁相环的压控振荡器和环路滤波器进行了研究与设计.针对环路滤波参数对数字环路锁相速度和稳频精度的影响存在矛盾的特点,提出了一种改变参数的解决方法,并在Simulink和DSPbuilder中对基于CORDIC算法的环路及改变参数的方法进行了详细的仿真验证.最后完成了以EP3C16型号FPGA为核心器件的数字信号处理电路设计与调试,并对设计的环路进行了性能测试,结果表明设计的数字环路可以满足硅微陀螺仪驱动模态的稳频需求.%According to the principle of digital phase locked loop (DPLL) based on CORDIC algorithm, the numerically controlled oscillator and loop filter of DPLL are thoroughly researched and designed for the Silicon Micro-machined Gyroscope (SMG) drive mode. On account of the feature that the loop filter parameters of the DPLL have a contradictory impact on the speed and frequency accuracy of the DPLL,a solution is proposed to resolve that conflict,which can change loop filter parameters in the different work period of the DPLL. Detailed simulations of the solution and DPLL based on CORDIC algorithm are done in Simulink and DSPbuilder. Then the hardware of the digital signal processing circuit with the core of FPCA (EP3C16) is designed and debugged.Finally,performance tests of the loop designed are carried out, the results prove that the loop designed could have satisfied the frequency stability need of the SMG drive mode.【期刊名称】《计量学报》【年(卷),期】2012(033)003【总页数】7页(P259-265)【关键词】计量学;数字锁相环;CORDIC算法;现场可编程门阵列【作者】王玉良【作者单位】中国科学院声学研究所,北京100190【正文语种】中文【中图分类】TB9731 前言锁相环(phase locked loop，PLL)作为一种窄带跟踪滤波器，具有较强的噪声抑制能力，可以提取淹没在噪声中的信号[1]，被广泛地应用于测控信号相干解调、时间同步、频率合成、软件无线电、电力系统自动化等领域[2]。

cordic算法及其FPGA硬件实现毕业论文

Key words:cordic algorithm; FPGA; Coordinate rotation algorithm; Binary search method; pipeline architecture
第一
1.1 CORDIC
1.1.1 CORDIC
CORDIC（Coordinate Rotational Digital Computer－坐标旋转数字计算机）算法最早由J.Volder等人于1959年在美国航空控制系统的设计中提出，他的基本思想是：通过坐标轴旋转得出一个二维的函数关系式，对初始角度进行数值线性逼近，把初始角度的旋转转化成一系列基本角度逐次旋转完成，然后运用递推原理，得出一组递推公式，把每次递推得到的角度加进去，转换成一组三维的函数关系式，进一步推导，最终用圆周模型、线性模型、双曲线模型实现了加减乘除、三角函数、双曲线三角函数、平方根，指数、对数等函数的运算。20年后，随着VLSI的产生和迅速发展，CORDIC算法开始被重视，并得到了广泛的应用。原始算法描述的是二维的旋转，它被应用于数字信号处理（如：傅里叶变换、数字滤波器）、计算机图像处理和机器人技术等领域。
由于CORDIC算法本身具有众多的优点，目前，已经应用于很多领域，例如：8087数学协处理器、HP-35计算器、天气预报、雷达信号处理、三维图像处理、嵌入式系统以及移动通信、数控振荡器、数字下变频器及数字鉴别器等；此外，它还应用于许多数字信号处理问题，如：快速傅里叶变换、离散余弦变换、小波变换、数字滤波器、离散Hartley以及求解线性系统。Altera公司和Xilinx公司13还推出了CORDIC算法实现的IP核，可以按照实际需求直接调用。
在数字信号处理中，高速高精度的三角函数发生器有着广泛的应用，在通常情况下，计算三角函数、反三角函数、双曲线函数和其它超越函数有效的方法有：ROM查找表法、多项式近似法（主要是利用泰勒级数近似）、CORDIC法。

基于CORDIC算法的数字鉴相器的FPGA实现

计算基数有关，运算只有移位和加减法。最初的ＣＯＲＤＩＣ算法是计算平面直角坐标系和极坐标系之间进行自由坐标变换的乘法器。后经Ｊ．ＳＷａｌｔｈｅｒ推广，将圆周，线性和双曲线都
时，不易在硬件上实现，所以鉴别器算法实现也是研究的热点。ＣＯＲＤＩＣ算法功能较多，可以同时实现多种函数，它在
ＡＣＡＤＥＭＩＣＲＥＳＥＡＲＣＨ学术研究
基￣＇ＣＯＲＤＩＣ算法的数字鉴相器的ＦＰＧＡ实现
◆ 王珂南杜建平
摘要：本文提出了一种实现ＧＰｓ载波跟踪环鉴相器的方法，该方法采用改进后的ＣＯＲＤＩＣ算法来实现用于鉴相的ａｒｃｔａｎ函数。同时，给出了￣＆￣ＣＯＲＤＩＣ算法的迭代算法流图和部分实现代码。这种算法结构简单，只需要采用加法和移位操作即可，因此非常易于
硬件电路的实现上只用到了移位和累加，大大节约了ＦＦＧＡ的资源，使得这些算法在硬件上可以得到较好地实现，从而可以满足设计者的要求。但是现有的ＣＯＲＤＩＣ算法计算反正切时输入输出范围较小，因此本文将原有ＣＯＲＤＩＣ算法做部分改进，扩大了鉴相器输入输出的范围。
坐标旋转计算机）是一种用于计算一些常用的基本运算函数和算术操作的循环迭代算法。其基本思想是用一系列与运算基

基于CORDIC算法的NCO在FPGA中的实现

劁一ｃｏ蛾ｐ。埘吲引㈣
其中ｍ代表操作模式：ｍ一１为圆周变换，ｍ＝０为线性变换，ｍ一一１为双曲线变换，ｃｏｓＯ．一ＣＯＳ（ａｒｃｔｇ（２１））。
随着迭代次数的增加ｃｏｓ＆的乘积将收敛于常数Ｋ，当然对于固定的字长竹，此项也是一个常数，即
Ｋ一儿ｃｏｓ（ａｒｃｔｇ（２１））≈ｏ．６０７２５
（６）
为了完成上述旋转过程还需一个变量Ｚ用于
（１１）
对于上式取初值（Ｘ。，ｙ０，Ｙｏ）一（Ｘ，ｙ，０）则上
式（Ｘ化Ｎ，为：ＹＮ，ＺＮ）＝（Ｐ以丽，０，ａｒｃｔｇ（Ｙｏ／Ｘｏ））
这样可以得到幅值与相角。
（１２）
４基于ＣＯＲＤＩＣ算法的ＮＣＯ设计［１］
本文设计的ＮＣＯ总体结构框图如图２所示，其基于上述ＣＯＲＤＩＣ算法原理中式（７）。采用了１６级流水线结构实现ＣＯＲＤＩＣ算法。采用流水线技术是为了在每个加减器后插入寄存器，以避免在ＦＰＧＡ中实现时产生较大的组合逻辑电路而增加延时，从而提高系统工作速度。ＣＯＲＤＩＣ算法的流水线结构流程图如图３所示，对应图２中ＣＯＲＤＩＣ模块。图２中移位寄存器是为了记录每级流水线
记录每次迭代后的角度，即
乙＋１＝乙＋Ｓ。０。
如果上述迭代过程工作于使Ｚ旋转到０的旋
７） ”７ ‘，ｌ
经过竹次迭代后结果为：
（ＸＮ，ｙⅣ，ＺＮ）一（Ｐ（Ｘｏｃｏｓ（Ｚｏ）一Ｙｏｓｉｎ（Ｚｏ）），
Ｐ（Ｙｏｃｏｓ（Ｚｏ）＋Ｘｏｓｉｎ（Ｚｏ）），Ｏ）
图４ＤＳＰｂｕｉｌｄｅｒ中ＮＣＯ的模块框图应用Ｑｕａｒｔｕｓ１１９．０
软件中集成的仿真工
具，对程序进行布局布
线后的时序仿真部分时
序图如图６所示，其中
图５ＤＮＳＣ（Ｐ）ｂｕ的ｉｌ仿ｄｅｒ真ｄ９图

基于FPGA的Cordic算法实现的设计与验证

基于FPGA的Cordic算法实现的设计与验证CORDIC(Coordinate RotationDigita1Computer)算法即坐标旋转数字计算方法，是J?KVO1/r1于1959年首次提出，主要用Q⅝函数、双曲线、指数、对数的计算。

该算法通过基本的加和移位运算代替乘法运算，使得矢量的旋转和定向的计算不再需要三角函数、乘法、开方、反三角、指数等函数。

本文是基于FPGA实现Cordic算法的设计与验证，使用Veri1og HD1设计，初步可实现正弦、余弦、反正切函数的实现。

将复杂的运算转化成FPGA擅长的加减法和乘法，而乘法运算可以用移位运算代替。

CordiC算法有两种模式，旋转模式和向量模式。

可以在圆坐标系、线性坐标系、双曲线坐标系使用。

本文线初步实现在圆坐标系下的两种模式的算法实现。

Cordic算法简化旋转模式，迭代位移算法。

假设有一点PO(xθ,yθ),经过逆时针旋转角度θ,到达点Pm(xm,ym),我们根据数学运算可以得到公式如下：xm=xOcosθ-yθsinθ=cosθ(xθ-yθtanθ)ym二yOcosθ+xθsinθ=cosθ(yθ-xθtanθ)如果不考虑旋转后的向量模值，只考虑旋转角度，即去掉cos。

，得到如下方程式。

这里旋转的角度的正确的，但X和y的值增加。

cosθ值是小于等于1的，值大于等于1所以模值应该增大。

我们不能通过适当的数学计算去掉COSθ,但是去掉COSO项可以方便我们后面的坐标平面旋转的计算。

这里称为伪旋转。

xθ-yθtanθxmym-yθ-xθtanθCordic的方法核心就是伪旋转，将旋转角θ细化成若干个大小固定的角度θi,规定满足tanBi=2^-i,通过一系列的迭代旋转，每次旋转θi,i为迭代次数，规定ΣBi的范围即旋转角度θ的范围为［-99.7,99.7］。

如果θ的大于这个范围则可通过三角运算操作转化到该范围的角度。

我们通过事先将所有每次旋转的角度计算出来，由于每次旋转的角度是固定的，所以经过i次旋转的EOi可能会超过O,所以就必须设置一个方向值di,如果旋转角度之和己经小于θ,则di为1下次旋转继续为顺时针旋转，如果旋转角度之和大于。

CORDIC算法在FPGA上的实现

CORDIC算法在FPGA上的实现CORDIC算法在FPGA上的实现CORDIC（Coordinate Rotation Digital Computer）算法是一种用于计算旋转坐标的迭代算法。

它可以被用于许多数学运算，如旋转、反正弦、反余弦等。

在FPGA上实现CORDIC算法可以提供高性能、低功耗的数字信号处理能力。

以下是在FPGA上实现CORDIC算法的步骤：1. 确定要实现的功能：首先确定需要使用CORDIC算法实现的功能，如旋转、反正弦或反余弦等。

这将决定算法的输入和输出。

2. 定义输入和输出格式：根据功能需求，定义输入和输出的数据格式。

例如，如果需要计算旋转角度，可以选择使用固定小数点表示法来表示输入和输出。

3. 初始化：根据所需的精度和迭代次数，选择一个初始化的角度值。

这个初始角度将用作迭代过程中的参考值。

4. 迭代计算：使用CORDIC算法的核心迭代步骤，通过迭代计算逼近所需的功能。

具体的迭代步骤包括：a. 计算旋转角度：通过迭代计算，将输入角度逼近为零，得到旋转角度。

b. 计算正弦或余弦：根据旋转角度，计算对应的正弦或余弦值。

5. 输出结果：根据所需的输出格式，将计算得到的结果输出。

6. 优化：根据实际需求，对实现的CORDIC算法进行优化。

这可以包括减少计算迭代次数、使用查找表等。

7. 硬件实现：将优化后的CORDIC算法转换为硬件描述语言（如VHDL或Verilog），并进行FPGA的综合、布局和编程。

8. 验证和调试：通过在FPGA上加载并运行实现的算法，验证算法的正确性和性能。

如果有错误或性能不佳，进行调试和优化。

9. 集成和应用：将CORDIC算法集成到目标系统中，并应用于实际应用中。

这可能需要与其他模块进行接口和数据交换。

通过以上步骤，可以在FPGA上成功实现CORDIC算法。

这将提供高性能、低功耗的数字信号处理能力，适用于许多应用领域，如通信、图像处理和信号处理等。

基于CORDIC的数字下变频器的FPGA实现

本文提出的一种基于ＣＯＲＤＩＣ算法的数字下变频结构，将传统的下变频结构中的数字混频部分和查找表结构整合成了一个ＣＯＲＤＩＣ混频模块。这样不光能省去消耗大量ＲＯＭ资源的查找表结构，还能省去用于混频的两个并行乘法器，从而最大程度的简化系统结构，节省资源；并且由于ＣＯＲＤＩＣ算法实现时的流水迭代结构，使得当相位精度要求提高的时候，只需要添加ＣＯＲＤＩＣ的流水迭代单元就能满足要求，消耗的资源也从成指数增长，锐减到按线性关系增长。改进的数字下变频结构如图２所示。
基于ＣＯＲＤＩＣ的数字下变频器的ＦＰＧＡ实现
刘科１，李广军２
电子科技大学通信与信息工程学院，成都１ｋｅｒｒｙｌｉｕ～８１＠ｙａｈｏｏ．ｏｏｍ．ｃａ２９ｉｌｉ＠ｕｅｓｔｃ．ｅｄｕ．ｃｎ摘要：本文介绍了一种基于ＣＯＩｍＩＣ算法的数字下频器的结构以及该结构在ＦｌｅＡ上的实现。与传统的数字下变频结构相比，该结构具有速度快，资源省，拓展性好等优点。关键词：数字下变频；坐标旋转数字计算机；流水结构
Ａｂｓｔｒａｃｔ：ＴｈｉｓｐａｐｅｒｉｎｔｒｏｄｕｃｅｓａｎｅｗｓｔｒｕｃｔｕｒｅｏｆＤｉｇｉｔａｌＤｏｗｎｃｏｎｖｅｒｔｅｒｗｈｉｃｈｉｓｂａｓｅｄｏｎＣＯＲＤＩＣａｌｇｏｒｉｔｈｍａｎｄｉｔｓＦＰＧＡｒｅａｌｉｚａｔｉｏｎ．ＣｏｍｐａｒｅｄｔｏｔｒａｄｉｔｉｏｎａｌＤｉｇｉｔａｌＤｏｗｎｃｏｎｖｅｒｔｅｒ，ｔｈｉｓｓｔｒｕｃｔｕｒｅｈａｓｈｉ【ｓｈ－ｅｒｆｍａｘ。ＣＯＳＴＳｌｅｓｓＦＰＧＡＯｒ］一ｃｈｉｐｒｅｓｏｕｒｃｅａｎｄｃａｌｌｂｅｅｘｔｅｎｄｅｄｅａｓｉｌｙ．
待
图１传统的数字下变频结构
图２改进的数字下变频结构
２．算法与实现：
７９１
ＣＯＲＤＩＣ（ＣｏｏｒｄｉｎａｔｅＲｏｔａｔｉｏｎＤｉｇｉｔａｌＣｏｍｐｕｔｅｒ）作为一种迭代算法，提供了计算三角函数的方法。ＣＯＲＤＩＣ算法迭代原理如下：

《基于CORDIC算法的正切余切函数的设计及FPGA实现》范文

《基于CORDIC算法的正切余切函数的设计及FPGA实现》篇一一、引言随着数字信号处理技术的快速发展，FPGA（现场可编程门阵列）在各种应用中得到了广泛的应用。

正切和余切函数作为数学计算中的基本函数，在信号处理、图像处理、控制系统等领域中具有重要的作用。

本文将介绍基于CORDIC算法的正切余切函数的设计，并详细阐述其在FPGA上的实现。

二、CORDIC算法概述CORDIC（COordinate Rotation DIgital Computer）算法是一种通过一系列简单的角度旋转来计算三角函数、双曲函数等基本数学函数的方法。

其基本思想是利用一组预先计算的常量（通常是正弦或余弦函数的值），通过一系列的旋转和加减运算，实现对任意角度的三角函数值的计算。

CORDIC算法具有计算精度高、速度快、易于硬件实现等优点，因此在数字信号处理领域得到了广泛的应用。

三、正切余切函数的设计基于CORDIC算法，我们可以设计出正切和余切函数的计算方法。

首先，我们需要根据CORDIC算法的基本原理，推导出正切和余切函数的计算公式。

然后，根据FPGA的硬件特性和计算需求，对公式进行优化和简化，以提高计算速度和降低硬件资源消耗。

在正切函数的设计中，我们采用迭代的方式逐步逼近目标值。

具体地，我们可以利用一系列的角度旋转和加减运算，逐步逼近正切函数的值。

在每个迭代步骤中，我们可以利用预先计算的常量（如正弦或余弦函数的值）和当前的迭代值来计算下一个迭代值。

通过多次迭代，我们可以得到较高的计算精度。

对于余切函数的设计，我们可以利用正切函数的值来计算余切函数的值。

由于余切函数和正切函数之间存在一定的关系（即cot(x) = 1/tan(x)），因此我们可以通过对正切函数值的倒数来得到余切函数的值。

四、FPGA实现在FPGA上实现基于CORDIC算法的正切余切函数，需要考虑到FPGA的硬件特性和计算需求。

首先，我们需要根据FPGA 的硬件资源（如查找表、乘法器、加法器等）来设计电路结构，以实现高效的计算。

CORDIC算法数字瞬时测频的FPGA设计与实现

CORDIC算法数字瞬时测频的FPGA设计与实现摘要数字瞬时测频(DIFM)技术是现代电子战中的关键技术之一,要求在极短的时间内完成对输入信号频率的测量。

瞬时测频的基本思路是将频率信息转化为相位信息,再把相位信息转化为幅度信息,通过对幅度信息量化编码,从而完成对频率的测量。

本文提出了基于数字下变频、CORDIC算法相位测量以及相位推算法的数字瞬时测频方法以及在FPGA中的实现,对单频信号该方法具有测频精度高、瞬时性好的优点,特别适合现代电子战接收机数字瞬时测频的需求。

关键词数字下变频;CORDIC算法;数字瞬时测频;FPGA0 引言现代电子战环境下,雷达、通信信号非常密集,在同一个时间内会有多个信号出现,且频率覆盖范围广,为实现对这些同时信号的全概率覆盖,侦察接收机一般采用模拟和数字信道化技术,将一组固定通带滤波器输出的数字信号进行快速、宽频带、全概率的粗测频,然后再对各通道中被检测出的信号进行相对窄带、高精度的精测频[1]。

信号经过信道化处理后,如果子信道的带宽取得比较窄,则每个信道输出一个信号的概率比较大,此时可以采用一些时域测频算法进行测频,如相位推算法、瞬时自相关法、曲线拟合法和过零检测法等方法。

其中相位推算法具有运算量小、速度快、精度高、利用很少采样点就可以实现频率的估计,特别适合实时处理的场合,因此是DIFM精测频的比较好的方法。

本文提出了基于数字下变频的数字正交化、CORDIC算法的相位测量的相位推算法数字瞬时测频方及其在FPGA中的工程实现,该方法适用于信道化后的单频信号的高精度、快速频率测量,在窄脉冲的情况下也可以获得比较好的测量精度,同时该方法也适用于线性调频信号的调频参数测量。

1 CORDIC算法数字瞬时测频基本原理CORDIC算法数字瞬时测频实现的功能框图如图1所示,该模块包括一下几个主要组成部分:射频前端、ADC采样、数字下变频、CORDIC算法相位测量、相位推算法频率测量以及脉冲描述字产生等几个组成部分。

CORDIC算法的FPGA实现

CORDIC算法的FPGA实现忙了⼏天的毕业设计，做了256~16M点FFT窗函数的设计。

今晚终于可以写下博客了，嘻嘻。

在这次的设计中⽤到了CORDIC算法，接下来开始举⼀个简单的例⼦来说明该算法的FPGA实现。

根据上⼀篇博客的CORDIC算法理论基础，本次设计以圆周系统的旋转模式为依据和迭代法为实现⽅案。

为了⽅便说明该设计，相位输⼊位宽为8，迭代次数为8。

（1）由上⼀篇博客可知，为了让复杂的三⾓函数转换成简单的移位相加，得对θi进⾏⼀定的限制，使tanθi=2-i，即θi=tan-12-i(i=0,1,2...)。

这样，我们可以算出每次迭代所对应的旋转⾓度了。

为了快速算出这些旋转⾓度，我们得寻找⼀种⽅便易⽤、计算能⼒强⼤的软件来完成，C、C++等随你选。

这⾥以MATLAB为例：fid = fopen('rot.txt','w');for i=0:7x = atan(2^(-i))*2^8/(2*pi);rot_angle = atan(2^(-i))*180/pi;y = dec2bin(x,8);fprintf(fid,'parameter Rot%d = 8''b',i+1);fwrite(fid,y);fprintf(fid,';\t//%8.5fdeg\r\n',rot_angle);endfclose(fid)运⾏后，产⽣rot.txt⽂件，打开后会发现该⽂件已经包含了本设计中需要的旋转⾓度：（2）由于每次旋转都会使向量模长增⼤1/cosθi倍,n次旋转后模长将增⼤1/cosθ0*1/cosθ1*...*1/cosθn-1。

为了纠正向量模长，最后得乘以因⼦cosθ0*cosθ1*...*cosθn-1。

该值的计算也交给MATLAB了。

Init_1 = 1;fid = fopen('Init.txt','w');for i = 0:7cos_data = cos(atan(2^(-i)));Init_1 = Init_1*cos_data;endInit_expand = Init_1*2^7;Init_data = dec2bin(Init_expand,8);fprintf(fid,'parameter Init = 8''b');fwrite(fid,Init_data);fprintf(fid,'; //%7.5f*2^%d 8次迭代：%7.5f',Init_1,i,Init_1);fclose(fid)运⾏后，产⽣Init.txt⽂件，内容如下：（3）有了上⾯的参数，以及下⾯的迭代公式和初始值就可以开始设计我们的代码了。

基于CORDIC算法的动态FIR数字滤波器FPGA实现与应用

基于CORDIC算法的动态FIR数字滤波器FPGA实现与应用宋定昆;刘桂雄;唐文明【摘要】Mass filter coefficients were required to be deposited into FPGA memory to realize traditional dynamic FIR digital filtering. A method of dynamic FIR digital filter based on CORDIC algorithm was proposed in this paper, which could adopt CORDIC algorithm to calculate the filter coefficients with the change of signal parameters at real time, and save a lot of FPGA memory resources. Test results show that the coefficient calculation error of FIR digital filter based on CORDIC algorithm is less than ±4 ×10-3, and the stop-band attenuation of dynamic filter is more than -50 dB, which is featured by high accuracy, excellent real-time performance and less required memory. Excellent filtering effect can be obtained by applying FIR digital filter to ultrasonic phased array echo signal dynamic filtering.%传统动态FIR数字滤波需要将大量滤波器系数存入FPGA中,该文提出一种基于CORDIC算法的动态FIR数字滤波器实现方法,通过CORDIC算法对随信号参数动态变化的滤波器系数进行实时计算,节省大量FPGA内存资源.实验表明:基于CORDIC算法的动态FIR数字滤波器系数计算绝对误差小于±4×10-3,动态滤波器阻带衰减达-50 dB以上,具有准确度高、实时性好、占用内存少的特点.将该动态FIR数字滤波器应用于超声相控阵回波信号动态滤波,取得较好滤波效果.【期刊名称】《中国测试》【年(卷),期】2017(043)007【总页数】6页(P97-102)【关键词】动态滤波器;坐标旋转数字计算机算法;有限脉冲响应;分布式算法;现场可编程门阵列【作者】宋定昆;刘桂雄;唐文明【作者单位】华南理工大学机械与汽车工程学院,广东广州 510640;华南理工大学机械与汽车工程学院,广东广州 510640;华南理工大学机械与汽车工程学院,广东广州 510640【正文语种】中文数字滤波作为数字信号处理的关键技术，已经得到广泛应用。

CORDIC算法在FPGA中的实现

CORDIC算法在FPGA中的实现
王智霞;王广生
【期刊名称】《微处理机》
【年(卷),期】2007(028)001
【摘要】CORDIC算法是在许多角度计算方面有着广泛应用的经典算法,通过考虑FPGA的结构、精度局限和速度要求,采用流水线技术(pipeline),在FPGA上用CORDIC算法实现了对于大吞吐量数据的向量倾角的计算,并对实际应用中内部步骤寄存器精度的选取给出了较为详细的方法.
【总页数】4页(P4-7)
【作者】王智霞;王广生
【作者单位】北京工业大学电控学院,北京,100022;北京工业大学电控学院,北京,100022
【正文语种】中文
【中图分类】TN4
【相关文献】
1.基于CORDIC算法的PLL在FPGA中的实现 [J], 王玉良
2.基于CORDIC算法的数字鉴频方法及其在FPGA中的实现 [J], 余建宇;罗丁利;陈矛
3.基于CORDIC算法的NCO在FPGA中的实现 [J], 王玉良;李宏生;夏敦柱
4.利用CORDIC算法在FPGA中实现可参数化的FFT [J], 汪洋;葛临东
5.应用于数字下变频中CORDIC算法的FPGA实现 [J], 闫温合;胡永辉;李瑾琳;何在民;吴成英;赵坤娟
因版权原因，仅展示原文概要，查看原文内容请购买。

一种基于CORDIC算法的数字鉴频方法

一种基于CORDIC算法的数字鉴频方法
郑立岗;吕幼新;向敬成;王丽华
【期刊名称】《信号处理》
【年(卷),期】2003(019)001
【摘要】本文提出了一种基于CORDIC(Coordinate Rotation DigitalComputer)算法的数字鉴频方法.首先给出了基于CORDIC算法的鉴相原理,讨论了CORDIC 算法的鉴相范围;然后讨论了差分鉴频的方法,特别是对低数据率情况下的差分鉴频进行了探讨,并给出了一种实用的数字鉴频结构.计算机仿真结果和FPGA仿真结果表明,基于CORDIC算法流水结构和一阶差分结构实现的数字鉴频方法是可行的,而且是高效的.
【总页数】5页(P6-10)
【作者】郑立岗;吕幼新;向敬成;王丽华
【作者单位】电子科技大学电子工程学院,610054;电子科技大学电子工程学
院,610054;电子科技大学电子工程学院,610054;电子科技大学电子工程学
院,610054
【正文语种】中文
【中图分类】TN85
【相关文献】
1.基于FPGA的一种新型数字鉴频鉴相器的设计 [J], 李海滨;房建成;魏彤
2.一种基于CORDIC算法的高速高精度数字鉴相器 [J], 严平;汪学刚;钱璐
3.基于CORDIC算法的数字鉴频方法及其在FPGA中的实现 [J], 余建宇;罗丁利;陈矛
4.一种基于分布式算法的数字鉴频方法 [J], 卢刚;李丹;周志寅
5.一种基于bang-bang鉴频鉴相器的全数字锁相环设计 [J], 陈原聪;赵野;王彤因版权原因，仅展示原文概要，查看原文内容请购买。

一种基于CORDIC算法的高速高精度数字鉴相器

一种基于CORDIC算法的高速高精度数字鉴相器
严平;汪学刚;钱璐
【期刊名称】《电讯技术》
【年(卷),期】2008(48)4
【摘要】提出了一种基于CORDIC算法的高速、高精度数字鉴相器.该数字鉴相器根据正交解调原理测相,采用高速全流水线结构在FPGA上实现,利用CORDIC算法实现了数字下变频(DDC)和相角的计算.本方法不需要正交本振信号与参考信号严格同步,并且允许输入信号的频率与DDC的NCO频率存在一定频偏,便于工程实现.经时序仿真验证,系统工作时钟可达100 MHz,在30 dB的信噪比条件下,测相误差小于0.004 rad,样本标准差小于0.03 rad.
【总页数】4页(P76-79)
【作者】严平;汪学刚;钱璐
【作者单位】电子科技大学,电子工程学院,成都,610054;电子科技大学,电子工程学院,成都,610054;电子科技大学,电子工程学院,成都,610054
【正文语种】中文
【中图分类】TN763.3;TN953
【相关文献】
1.一种基于多过零鉴相器的数字锁相环 [J], 戴永辉;洪巧文;蔡逢煌;王武
2.一种基于FPGA的高精度数字鉴相器 [J], 贺为婷;裴广利
3.一种基于Bang-Bang鉴相器的全数字锁相环的设计 [J], 王佳瑞; 赵建中; 周玉
梅
4.基于CORDIC算法的数字鉴相器的FPGA实现 [J], 王珂南;杜建平
5.一种基于bang-bang鉴频鉴相器的全数字锁相环设计 [J], 陈原聪;赵野;王彤因版权原因，仅展示原文概要，查看原文内容请购买。

基于CORDIC算法的数控振荡器的FPGA设计

基于CORDIC算法的数控振荡器的FPGA设计数控振荡器在数字信号处理中有着广泛的应用。

本文研究并实现了基于CORDIC 算法的流水线型数控振荡器。

仿真和验证结果表明，该方法较之查找表法精度高，且结构简单、耗费资源少，非常易于FPGA实现。

引言由于具有频率精度高、转换时间短、频谱纯度高以及频率相位易编程等特点，数控振荡器(NCO)被广泛应用于软件无线电数字上、下变频以及各种频率和相位数字调制解调系统中。

NCO传统的实现方法主要有查表法、多项式展开法或近似法，但这些方法在速度、精度、资源方面难以兼顾。

而采用CORDIC算法来实现超函数时，则无需使用乘法器，它只需要一个最小的查找表(LUT)，利用简单的移位和相加运算，即可产生高精度的正余弦波形，尤其适合于FPGA的实现。

数控振荡器原理NCO的目标是产生频率可变的正、余弦波样本，(n=0，1，2...)。

式中，fLO 为本地振荡频率， fS为输入信号的采样频率。

如图1 所示，NCO主要包括3个模块：1. 相位累加器对输入频率控制字M不断累加，得到以该频率字为步进的数字相位。

2. 相位相加器将相位寄存器中的数字相位与相位控制字相加，得到偏移后的当前相位。

设系统的时钟频率为fc，频率控制字为M，相位寄存器位数为N，则数控振荡器输出信号频率为。

根据Nyquist抽样定理，fs最大值为1/2fc，而在实际设计中，一般不应大于时钟频率的1/4。

其频率分辨率为，根据此式，在系统时钟频率不变的情况下，相位寄存器位数N越大，产生信号的频率分辨率越高。

图1 数字控制振荡器结构图3. 函数发生模块，对当前相位进行对应幅度转换后，可以输出任意函数的波形。

函数发生模块最直接的实现方法是只读存储器查找表(ROM LUT)法，将正、余弦波形的抽样存放在ROM中，并通过一个DAC周期地进行输出，从而产生输出波形。

如输出信号幅度位数为a，相位地址位数n所需查找表的大小为a×2n。

基于改进的cordic算法的fft复乘及其fpga实现

基于改进的cordic算法的fft复乘及其fpga实现本文首先介绍了基于改进的CORDIC算法的FFT复乘，包括FFT实现原理、CORDIC算法及其改进，随后给出了FPGA实现的硬件设计，最后给出的实验结果表明，基于改进的CORDIC算法的FFT复乘比传统的FFT复乘具有更高的时间效率及API设计的可靠性。

FFT（快速傅立叶变换）是数字信号处理的重要技术之一，通过其可实现频域的高效分析和归一化处理。

由于FFT的实现涉及到复乘，故若传统的乘法循环结构存在计算量大、时钟周期较长等问题，就将很大限制了整个病毒研究的效率。

CORDIC（乘算除等式微动计算）算法是基于矢量图模型的计算算法，可通过移位和加减实现因数变换，且计算量少、操作步骤少等优点，可有效地减少FFT复乘操作所需要的时钟周期。

本文通过对CORDIC算法的改进，克服了传统的CORDIC算法存在的精度偏差、收敛速度等问题，研究出基于改进的CORDIC算法的FFT复乘算法，其能有效地实现快速的数字滤波等复杂数字信号处理应用。

硬件设计方面，本文采用FPGA实现基于改进的CORDIC算法的FFT复乘。

首先，我们设计了硬件结构，有助于加快FFT复乘的效率；其次，采用了宽带非线性校正单元，以抑制图像复杂性；最后，运用了流水线技术，解决了数据处理上的弊端。

通过实验结果表明，本文提出的基于改进的CORDIC算法的FFT复乘的设计要比传统的FFT复乘的设计具有更高的时间效率及FPGA设计的可靠性。

总之，本文发表了基于改进的CORDIC算法的FFT复乘及其FPGA实现，经过实验，能有效地简化设计过程，提高系统复杂度低、节省空间，提高时间效率。