CD4046集成锁相环在感应加热电源中的应用1
CD4046锁相环在感应加热电源中的应用
CD4046 锁相环在感应加热电源中的应用
应用于钎焊、熔炼等热加工工艺的感应加热电源在运行过程中，随着负载温度升高和炉料的熔化，负载等效参数会产生时变，从而引起负载固有谐振频率的变化。
为了使逆变器始终工作在功率因数接近或等于 1 的准谐振或谐振状态，控制电路必须能够实现频率自动跟踪。
本文采用LEM 电流传感器、电压比较器和CD4046 锁相环对负载电流
进行频率跟踪，实现了功率器件的零电流开关（ZCS），减小了开关损耗和电磁干扰（EMI）。
由于在电路刚起动时，电流反馈信号为零，CD4046 不能入锁。
本文提出了一种利用CD4046 自身特点实现的它激到自
激的转换电路，很好地解决了这一问题。
另外，加上相位补偿电路的引入，最终实现了频率自动跟踪控制。
整个电路具有跟踪速度快、跟踪频率准确、保护容易、抗干扰能力强等优点。
CD4046 锁相环在感应加热电源中的应用----锁相环功能原理
锁相环简称为PLL ，主要由3 个基本单元构成：相位比较器PD 、压
控振荡器VCO 和外接的R 、C 无源低通滤波器LPF 。
CD4046 包含前
面 2 个单元，使用时外接低通滤波器，从而形成完整的锁相环。
PLL 功能框图如图1 所示。
基于CD4046锁相环200KHZ的高频感应加热电源频率跟踪的研究
这 将使 逆 变 器偏 离 最佳 工 作 点 ，因 而不 仅 为６ ０． ，属 微功 耗器 件 。 ０１ ｔ Ｗ
二 、Ｃ ４ ４ 锁相 环控 制 的实现 Ｄ ０６
示。从图中可 以 出，逆变电路可 以 看 工作
图２ （ ） 是 串 联 谐 振 式 感 应 加 热 电 在他 激 和 自激 两种 状 态 。 当逆变 电路工 作 ａ
器件 的零 电流 或 零 电压 开 关 ，需 要逆 变 器 容 Ｃ 和负 载等 效 电阻 组成 。 始 终 工 作在 功率 因数 接 近 或 等 于 １ 的准 谐
时 ， 电路 的输 出 电流 信号 经过 电流 互感 器
在逆 变 器 的控 制 中，使 逆变 器 的 开关 采 样 ， 霞 波形 变 换把 正 弦波 变 成 方波 ， 过
作 点 高 于 负 载谐 振 点较 远 时 ，在 一 定 Ｑ 值 源 逆 变 器 的基本 原 理 图 。它 包括 直 流 电压 在他 激状 态 时 ，控 制 信号 从他 激 信 号发 生
下 ，还 会 使 负载 阻 抗增 大 ，逆 变 器 的功 率 源 ，开 关 Ｔ ～ Ｔ 和 Ｒ Ｃ ｌ ４ Ｌ ￥联 谐 振 负载 。 图 器发 出， 电路 工作 频 率 固定 ， 由他 激信 号 容量 不 能 充分 利 用 。为 了实现 逆变 器 开 关 ４ ８ （ ） 是 串联 谐 振 负 载 ， 由 电感上、 电 发生 器控 制 。 当逆 变 电路 工作 在 自激 状 态 － ｂ
锁相技术应用CD4046集成电路
锁相技术应用CD4046集成电路一、实验目的（1） 学习锁相环的工作原理、性能及使用方法；（2） 学习锁相环在调频信号解调中的应用原理。
二、实验要求（1） 装调CD4046锁相环电路，掌握锁定范围和有关参数之间的关系；（2） 观察和分析用锁相环调调频信号的工作过程。
三、锁相环的工作原理1、锁相环路的组成锁相环路为什么能够进入相位跟踪，实现输出与输入信号的同步呢？因为它是一个相位的负反馈控制系统。
这个负反馈控制系统是由鉴相器（PD ）、环路滤波器（LF ）和电压控制振荡器（VCO ）三个基本部件组成的，基本构成如图1： )(1t θ )(t u d )(t u c )(2t θ图1实际应用中有各种形式的环路，但它们都是由这个基本环路演变而来的。
下面逐个介绍基本部件在环路中的作用（1） 鉴相器（PD ）是一个相位比较装置，用来检测输入信号相位与反馈信号相位之间的相位差。
输出的误差信号是相差的函数，即鉴相特性可以是多种多样的，有正弦形特性、三角形特性、锯齿形特性等等。
常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型。
（2） 环路滤波器（LP ）具有低通特性，它可以起到图中低通滤波器的作用，更重要的是它对环路参数调整起差决定性的作用。
（3） 压控振荡器（VCO ）是一个电压—―频率变换装置，在环中作为被控振荡器，它的振荡频率应随输入控制电压)(t u c 线性地变化。
实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围之后控制灵敏度将会下降。
压控振荡器应是一个具有线性控制特性的调频振荡器，对它的基本要求是：频率稳定度好（包括长期稳定度与短期稳定度）；控制灵敏度0K 要高；控制特性的线性度要好；线性区域要宽等等。
这些要求之间往往是矛盾的，设计中要折衷考虑。
PD LF VCO压控振荡器电路的形式很多，常用的有LC压控振荡器、晶体压控振荡器、负阻压控振荡器和RC压控振荡器等几种。
前两种振荡器的频率控制都是用变容管来实现的。
锁相环芯片CD4046引脚,工作原理及应用电路
CD4046是通用的CMOS锁相环集成电路，其主要特点是:1.电源电压范围宽（为3V－18V）;2. 输入阻抗高(约100MΩ);3. 动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
图2是CD4046的引脚排列，采用16 脚双列直插式。
图2各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
图3是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。
比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。
当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。
从比较器Ⅰ的输入和输出信号的波形（如图4所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。
从图中还可知，fout 不一定是对称波形。
对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。
图3相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。
它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。
它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。
CD4046应用资料
CD4046中文资料锁相环CC4046为数字PLL，内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。
它具有电源电压范围宽、功耗低、输入阻抗高等优点，其工作频率达1MHz，内部VCO 产生50% 占空比的方波，输出电平可与TTL电平或CMOS 电平兼容。
同时，它还具有相位锁定状态指示功能。
信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。
PDI由异或门构成，具有三角形鉴相特性。
它要求两个输入信号均为50%占空比的方波。
当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率PDI由异或门构成，具有三角形鉴相特性。
它要求两个输入信号均为50%占空比的方波。
当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率。
通常输入信噪比以及固有频差较小时采用PDI，输入信噪比较高或固有频差较大时，采用PDⅡ。
R1 、R2、C确定VCO 频率范围。
R1控制最高频率，R2控制最低频率。
R2=∞时，最低频率为零。
无输入信号时，PDⅡ将VCO调整到最低频率。
锁相环CD4046的一个重要功能是：内部压迫、控振荡器的输出信号从第4脚输出后引至第3脚输入，与从第14脚输入的外部基准频率信号和相位的比较。
当两者频率相同时同，压控振荡器的频率能自动调整，直到与基准频率相同。
CD4046引脚图DC Supply Voltage 直流供电电压(VDD) −0.5 to +18 VDC Input Voltage输入电压(VIN) −0.5 to VDD +0.5 VDC Storage Temperature Range储存温度范围(TS) −65℃ to +150℃Power Dissipation功耗(PD)Dual-In-Line 普通双列封装700 mWSmall Outline 小外形封装500 mW焊接温度(TL)（焊接10秒）260℃Recommended Operating Conditions 建议操作条件：DC Supply Voltage 直流供电电压(VDD) 3 to 15 VDC Input Voltage输入电压(VIN) 0 to VDD VDC Operating Temperature Range工作温度范围(TA) −55℃ to +125℃符号引脚号名称功能PH1114相位比较器输入端（基准信号输入），相位比较器输入信号，输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。
集成锁相环CD4046在电力参数测试仪中的应用
图 ３ CD4046 内部原理框图
相位比较器Ⅱ由逻辑门控制的 ４ 个边沿触发器和 ３ 态输出电路组成，不要求输入信号的占空比为 ５０％，产生 数字误差信号（１３脚）和相位脉冲输出（１脚），并在外部输 入信号与相位比较器反馈输入信号之间保持严格同步， 产生 ０°相移。
线性 Ｖ Ｃ Ｏ 产生 １ 个输出信号，其振荡频率不仅与 Ｒ１ （决定 ＶＣＯ 振荡频率）、Ｒ２（控制 ＶＣＯ 偏移频率）、Ｃ１（ＶＣＯ 外部定时电容）的阻值有关，而且还和电源电压有关。并 且输出范围为 ｆｍｉｎ～ｆｍａｘ，满足以下公式［６］
５ 结束语
此频率跟踪电路中的核心部分是一个数字锁相环 电路。由于锁相环稳定性极好， 精度高、范围广， 因此，
（下转第 １０６ 页）
98 | Techniques of Automation & Applications
《自 动 化 技 术 与 应 用 》２ ０ １ ０ 年 第 ２ ９ 卷 第 ４ 期
LIU Long-hua, HUANG Hong-quan ( Electrical Engineering Department, GuangxiUniversity, Nanning 530004 China )
Abstract: The working principle of the Phase-Locked Loop circuit CD4046 and its structure are introduced in this paper. An application example in power parameter test, the actual measurement of the parameters and phase-locked frequency stability range are given.
cd4046构成的fsk调制解调电路
cd4046构成的fsk调制解调电路全文共四篇示例，供读者参考第一篇示例：CD4046是一种集成电路，常用于FSK调制和解调电路中。
FSK （Frequency Shift Keying）调制技术是一种数字调制技术，通过改变信号的频率来携带数字信息。
在通信系统中，FSK调制技术被广泛应用于数据传输和调频调制解调。
本文将详细介绍CD4046构成的FSK 调制解调电路的原理和应用。
一、CD4046简介CD4046是一种集成数字数字锁相环PLL（Phase Locked Loop）电路，由德州仪器公司生产。
它由一个相位比较器、一个VCO （Voltage Controlled Oscillator）和一个低通滤波器组成。
CD4046可以将输入信号的频率与VCO的频率进行比较，并自动调节VCO的频率，使得输入信号与VCO的频率同步。
这种锁相环的原理可以用于FSK调制和解调电路中。
二、FSK调制解调电路原理1. FSK调制原理：在FSK调制中，输入的数字信号被转换成两种不同频率的信号，并分别控制两个不同频率的载波信号。
这两种载波信号通过一个开关切换器，使得输出信号在两种频率之间切换，从而携带数字信息。
2. FSK解调原理：在FSK解调中，接收到的信号经过解调器解调，得到两种不同频率的信号。
这两种信号再经过一个比较器比较，得到解调后的数字信号。
CD4046通过其内部的相位比较器和VCO实现了FSK调制解调电路。
其电路连接如下：1. 输入信号经过一个低通滤波器，去除噪声和高频成分，然后输入到CD4046的相位比较器。
2. CD4046的VCO的频率由输入信号的频率控制，当输入信号的频率高于VCO的频率时，VCO的频率会增加；反之，当输入信号的频率低于VCO的频率时，VCO的频率会减小。
3. CD4046的输出信号通过一个比较器进行信号处理，得到FSK调制或解调后的数字信号。
1. 数据传输：FSK调制技术可以将数字信号转换成模拟信号进行传输，提高数据传输效率和可靠性。
锁相环技术及CD4046的结构和应用
锁相环技术及CD4046的结构和应用宋吉江 牛轶霞(山东淄博学院机电工程系,淄博255200) 摘要 叙述了锁相环的应用及其结构特点,较详细地介绍了锁相集成电路C D4046的结构特点和应用。
关键词 锁相环 频率 电压 转换中图分类号:TN409 文献标识码:A 文章编号:1003-353X(2000)3-60-041 锁相技术的应用锁相技术可广泛用于广播电视、雷达通信、抑制电网干扰、时钟同步等领域。
集成锁相环电路在跟踪滤波、调制解调、载波同步、位同步、F M立体声解码、电机调速稳速、锁相接收机、相移器、频率变换、同步滤波、自动跟踪调谐、微波锁相频率源等方面有着广泛的应用。
目前,国内外通用与专用集成锁相环电路已有数百个品种。
例如NE560系列、XR-S200系列等。
C D4046工作频率小于112M Hz,属于低频,电源电压为5～15V,是低功耗数字C MOS数字环。
NE564的工作频率高达50M Hz,属于超高频。
ΛPC1477C主要用作卫星直播接收机锁相解调器,工作频率高达600M Hz。
众所周知,如果广播电视发射的电视信号频率不稳定或者超外差收音机的本机振荡频率不稳定,在收听节目时就容易出现跑台或串台现象,严重影响收听效果。
假设收音机具有自动跟踪电台的本领,能根据电台频率的变化随时调整本机振荡频率,确保465千周的差频不变,则上述问题可迎而解。
这正是锁相环的用途之一。
目前,在现代通信中、彩色电视机中,广泛采用锁相技术。
所谓锁相,就是实现相位同步。
能使两个电信号的相位保持同步的闭环系统叫锁相环(P LL)。
锁相环主要包括三部分。
相位比较器P D、低通滤波器L PF、压控振荡器VC O。
其结构图如图1所示。
使用锁相环时一般在负反馈线路中插入一个运算器。
通用锁相环的典型产品有C D4064,最高工作频率为112M Hz,它的同类产品为M C14046和CC4046。
高速C MOS电路74CH4046,最高工作频率可达40M Hz。
锁相环CD4046的原理详细介绍及应用电路
退出登录用户管理锁相环CD4046的原理详细介绍及应用电路作者：佚名来源：不详发布时间：2006-4-17 21:18:04 [收藏] [评论]锁相环CD4046的原理详细介绍及应用电路锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）。
低通滤波器三部分组成，如图1所示。
图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。
这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约1 00MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
锁 相 环 CD4046 应 用 介 绍
锁相环 CD4046 应用介绍锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）。
低通滤波器三部分组成，如图1 所示。
图1 压控振荡器的输出Uo 接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud 大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui 与来自压控振荡器的输出信号Uo 相比较，比较结果产生的误差输出电压UΨ正比于Ui 和Uo 两个信号的相位差，经过低通滤波器滤除高频量后，得到一个平均值电压Ud。
这个平均值电压Ud 朝着减小VCO 输出频率和输入频率之差的方向变化，直至VCO 输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
图2 当锁相环入锁时，它还具有“捕捉”信号的能力，VCO 可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO 锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1 不等于VCO 输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046 是通用的CMOS 锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0 10kHz 下功耗仅为600μW，属微功耗器件。
图2 是CD4046 的引脚排列，采用 16 脚双列直插式，各引脚功能如下：1 脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2 脚相位比较器Ⅰ的输出端。
3 脚比较信号输入端。
4 脚压控振荡器输出端。
锁相环CD4046的原理详细介绍及应用电路
退出登录用户管理锁相环CD4046的原理详细介绍及应用电路作者：佚名来源：不详发布时间：2006-4-17 21:18:04 [收藏] [评论]锁相环CD4046的原理详细介绍及应用电路锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）。
低通滤波器三部分组成，如图1所示。
图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。
这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约1 00MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
锁相环CD4046的应用设计及研究_曾素琼
文章编号：1003- 0107(2012)01- 0072- 04
Ab s tra ct: In this p a p e r,p ha s e loc ke d loop is d is c us s e d of the p rinc ip le a nd a p p lic a tion,PLL fre q ue nc y
CKA，输出端为 QA；另一个为五进制计数电路，计数脉 冲输入端为 CKB，输出端为 QB，QC，QD，这两个计数器 可独立使用；当将 QA 连到 CKB；R 01、R02、R92、R91 接地, 当计数脉冲输入 CKA 时，可构成十进制计数器[7]。
图 7 所示；把 CD4046 的 3 脚与 QB 相连，即 74LS90 为 4 分频时，用示波器测 CD4046 的 4 脚得到频率输出为 3.96kHz (理论值为 4.0kHz)的正弦波形，如图 8 所示；把 CD4046 的 3 脚与 QC 相连，用示波器测 CD4046 的 4 脚 得到频率输出为 7.94kHz (理论值为 8.0kHz)的正弦波形， 如图 9 所示。
频率合成器和常规的振荡式正弦信号频率源相比， 其主要优点是：
(1)具有较高的频率长期稳定度，相位噪声小。若频 率合成器用恒温控制的高稳定度的石英晶体振荡器作 为基准频率源(或称主晶振)的话，则△f/f0 可达 10-10～ 10-8/ 日，而常规的振荡式正弦信号频率源，其稳定度一 般的只能达到△f/f0=10-8～10-5/ 日；
图 2 倍频锁相环频率合成原理方框图
2.2 基于锁相环 CD4046 频率合成器设计
2.2.1 锁相环 CD4046 介绍
CD4046 常使用集成电路的锁相环。它是通用的 CMOS 锁相环集成电路，其特点是电源电压范围宽 (为 3～18V），输入阻抗高(约 100MΩ)，动态功耗小，在中心 频率 fo 为 10kHz 下功耗仅为 600μW，属微功耗器件。 CD4046 内部电原理框图如图 3 所示，它主要由相位比
锁相环CD4046应用介绍
锁相环CD4046应用介绍锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）。
低通滤波器三部分组成，如图1所示。
图1 压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo 相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。
这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
【免费下载】MC4046应用
3.1 锁相环CD4046原理及应用3.1.1锁相环路的构成 锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PD）、压控振荡器（VCO）、低通滤波器三部分组成，如图1所示图1 锁相环路的基本组成框图压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Uc大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压Ud正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Uc。
这个平均值电压Uc朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO 锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
3.1.2CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：图1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
锁-相-环-CD4046-应-用-介
锁-相-环-CD4046-应-用-介锁相环 CD4046 应用介绍朗清锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（器（VCO）。
低通滤波器三部分组成，如图1所示。
图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo 果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后值电压Ud。
这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件的引脚排列，采用 16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
毕业设计(论文)-数字锁相环4046的锁相和压控振荡原理传感器采集设计
摘要测量汽车转速是车辆工程重要组成部分。
本文是基于利用数字锁相环4046的锁相和压控振荡原理配合合理的传感器采集信号。
本文是利用点火信号的磁电感应转换而来的转速信号，然后经过限幅和电压比较将信号转换成方波即脉冲的形式，经过处理后的信号送给数字锁相环4046的输入信号端口，采用4046的第二相位比较器，当输出信号的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。
频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和6、7管脚间的电容和11、12管脚上外接的电阻的大小。
4046的输出信号经计数器计数，数据锁存后，送给译码电路，译码输出驱动共阴极发光二极管，直接显示测量结果。
本文的方案将用于不同气缸的汽车转速的测量，具有一定的实用价值和应用前景。
关键词：信号转换，压控振荡，相位差，低通滤波，测量转速AbstractMeasuring vehicle speed vehicles is an important component of the project. This paper is based on the use of digital PLL lock-in the 4046 and VCO with the principle of reasonable acquisition sensor signal.This is the use of the ignition signal magnetic induction converted speed signals Then after limiting and voltage comparator of the square wave signal isconverted into the form of pulses, After treatment, the signal given to the 4,046 DPLL input signal ports, The use of 4046 compared with the second phase, when the output signal phase of the input signal with a constant phase difference, output signal frequency of the input signal frequency integer multiples. Frequency depends on the size of phase comparison of the output signal by the low-pass filter after the voltage and 6, 7 pin capacitance between the pin on 11, 12 and the external resistor size. 4046 output signal Counting, data latches, gave decoding circuit, Decoding the total output driving LED cathode direct measurement results show.In this paper, the program will be used for different cylinder motor speed measurement, has some practical value and prospects.第一章 引言1.1锁相环基本原理一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1，Ud = Kd (θi –θo) U F = Ud F （s ）θi θo 图11.1.1．鉴相器（PD ）构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CD 4046集成锁相环在感应加热电源中的应用
重庆大学(630044) 毛 鸿
成都铁路分局供电段(610081) 王 翔
摘 要:提出一种由CD 4046集成锁相环设计的应用于感应加热电源的无相差频率跟踪控制系统,并就控制系统的相位补偿、电源的起动等问题进行了分析讨论。
关键词:锁相环 频率跟踪 相位补偿
感应加热电源在加热过程中,由于温度的变化和炉料熔化等因素,负载等效参数发生变化,负载固有频率也发生变化。
对可控硅中频逆变器而言,为了保证感应加热电源逆变器件可靠换流(可控硅中频电源要求它的负载为电容性)和电源工作在较高的功率因数,逆变器输出频率需要随负载频率而变化,也就是说,控制电路必须具有自动频率跟踪功能〔2〕。
由可关断器件构成的逆变器件,虽然不象可控硅那样存在换流问题,但为了使逆变器始终工作在功率因数接近或等于1的准谐振或谐振状态,以实现逆变器件的零电流换流(ZCS )或零电压换流(Z V S ),频率跟踪电路也是不可图2 频率跟踪控制电路与主电路
缺少的。
而且,由于逆变器输出频率的提高,频率跟踪电路的快速性和准确性要求也相应提高,为此,本文提出一种用集成锁相环CD 4046,霍尔电流传感器和高速比较器实现的无相差频率跟踪控制系统,该控制电路具有跟踪快速、准确、保护容易、抗干扰能力强等优点。
1 CD 4046集成锁相环的特点
锁相环(PLL )主要由鉴相器PD ,压控振荡器V CO 和外接无源R 、C 低通滤波器(也可接有源低通滤波器)组成,如图1所示。
・
图1锁相环原理
i
V C
VC O
U VC O
R
PD
CD 4046具有两个独立的鉴相器PD 与PD 。
PD 是异或门鉴相器,若采用无源低通滤波器,信号锁定时输入信号和输出信号(反馈输入)之间的相角将
在0度到180度之间变化,采用该鉴相器无法实现无相差的频率跟踪。
PD 是鉴频鉴相器,它由受逻辑门控制的四个边沿触发器和三态输出电路组成,它的输出为三态结构。
系统一旦入锁,输出将处于高阻状态,无源低通滤波器的电容C 无放电回路,鉴相器相当于具有极高的增
益,输入信号与输出信号可严格同步。
可见,应用CD 4046的鉴相器PD ,即使不用有源比例积分滤波器,也可保证锁相环输出与输入信号相位差为零。
2 频率跟踪控制电路
CD 4046集成锁相环可实现无相差的频率跟踪,
如果将负载电压或电流相位作为锁相环的输入信号,将锁相环输出作为逆变器的驱动信号,就正好可以实现逆变器对负载的频率跟踪。
基于上述思路,本文设计制作了如图2(a )所示的控制电路,对应的主电路如图2(b )所示。
图3 电路波形图
控制电路中比较器LM 339起波形变换作用,它将霍尔电流传感器送来的负载正弦电流信号变换为方波信号,然后送给CD 4046锁相环。
锁相输出信号作器件S 1(IGBT )的驱动信号,反向后作S 2(IGBT )的驱动信号。
从图3各点波形可以看出,S 1和S 2刚好在负载电流过零时开通与断开,
电路实现了负载谐振零电流开关。
逆变器输出电压和频率始终使负载工作在功率因数为1的谐振状态。
3 相位补偿的实现
按上节的分析,S 1与S 2应在电流过零时换流,但在实际电路中,电流采样,锁相跟踪,器件的驱动都需要时间,这将引起驱动信号滞后负载电流一个相角度,逆变器实际工作在容性负载状态。
实验表明,从电流采样到IGBT 完全开通,大约需要(215～3)Λs 的时间,对超音频感应加热电源而言,这个时间引起的负载电压
与电流相位差是不容忽视的,它一方面使IGBT 无法工作于零电流开关状态,另一方面它将影响电源的功率因数,从而影响功率输出。
基于以上原因,电路中须加入相位补偿环节。
本文利用CD 4046锁相环的特点,配合比较器,巧妙地实现了相位补偿。
CD 4046的鉴相器PD 构成的锁相环的特点是:输出信号占空比始终为50%,与输入信号占空比无关,输入信号上升沿触发有效。
相位补偿原理见图4,在比较器输入正端加一比较偏置电压V P ,使比较器输出信号上升沿提前∃T 时间,锁相环对应的输出信号作S 2的驱动信号,反相后作S 1的驱动信号,驱动信号相对于电流而言提前了∃T 时间,∃T 就是相位补偿时间,调节偏置电压V p 值即可调节补偿时间值。
调节补偿时间值,电源可分别工作在感性,容性和谐振状态,若补偿时间值大于电路延迟时间值,负载工作在感性状态,反之,负载工作在容性状态。
图4 相位补偿原理图4 起动电路
感应加热电源的起动一般有个从它激到自激的过程,串联逆变感应加热电源相对并联逆变电源起动可靠性较高〔2〕。
串联逆变器起动的可靠程度同它激频率与负载固有频率的比值以及负载品质因素Q 有关。
在不知道负载固有振荡频率时,串联逆变器可以在任何低频下投入运行,换言之,只要由低到高调节它激触发频率,起动很容易完成〔1〕。
现有串联感应加热电源一般都设有较复杂的由它
激到自激的转换电路〔1〕〔2〕〔3〕
,而且它激信号由外加振
荡器产生〔3〕,本文提出一种由CD 4046自身实现的由
它激转自激的频率扫描式起动电路。
CD 4046锁相环上电时,压控振荡器(V CO )将以最低频率工作,在V CO 控制端(9端)加控制电压,可使V CO 输出频率在最低与最高频率之间变化。
因此,可以利用V CO 的输出信号作为它激信号,而不必另加信号发生电路。
图5 起动电路原理图 图5为起动控制电路原理图,9端是压控振荡器电压控制端,当控制端加电源电压时,V CO 输出最高频率,控制端电压为零时输出
最低频率。
CD 4046起动瞬时,电容CT 相当于短路,9端所加电压最高,V CO 输出最高频率,随着CT 的充电,控制端电压逐渐降低,
V CO 从最高频率滑向最低频率。
只要负载的固有频率在最高频率与最低频率之间,那么V CO 的输出扫描频率就会引起负载产生谐振,锁相环进入锁定状态,起动极为容易。
起动完成后,二极管D 将起动电路与滤波电路隔离,锁相环工作于无相差跟踪状态。
在5k W 实验样机上试验表明,只要合理设计参数,起动可靠性在90%以上。
利用CD 4046集成锁相环实现的无相差频率跟踪控制电路,为串联逆变器实现零电流谐振开关创造了条件。
零电流谐振开关减轻了器件的开关应力和电磁损耗,使逆变器可运行于更高的频率。
实验表明,利用CD 4046自身特点设计的相位补偿电路和起动电路,使控制电路更加简化,可靠性得以提高,具有较大实用
价值。
(收稿日期:1997-03-31)(上接第45页)
奎斯特频率的滤波器和专门用于脉冲信号的宽带滤波器。
在不同的信号输出时由PC 计算机程控选择不同的滤波器对信号进行模拟滤波。
任意信号输出功率驱动
电平调整
时钟及
控制电路模拟滤波器组
高速DA 组高速缓存组图3
任意信号发生卡框图
高速局部总线高速地址发生电路通信接口连至PC 总线PC 计算机 在PC 计算机初始化任意信号发生卡后,它的工
作不需要PC 计算机干预,初始化的内容相对简单,并且对数据的实时性要求不强,因此在数据传输方面不需作过多的考虑。
本文论述了基于PC 总线高性能虚拟仪器主要几个硬件模块的结构、工作方式以及工程设计上
的一些技术问题。
在PC 计算机上挂接这几个硬件模块,配合相
应的软件系统,可以构成一台功能较为完善的PC 虚拟仪器,对大多数用户来说已经达到实用化要
求,具有很高的性能价格化,是一种特别适合我国
国情的虚拟仪器方案。
参考文献
1 刘 阳1虚拟仪器的现状及发展趋势,电子技术应
用,199614(收稿日期:1997-07-24)。