实验五 多功能数字时钟设计

计算机科学与工程学院

数字电路实验报告

专业__软件工程_班级20111431 姓名__王金华____学号___50___

实验五多功能数字时钟设计

一、实验目的

1．掌握常见进制计数器的设计。

2．掌握秒脉冲信号的产生方法。

3．复习并掌握译码显示的原理。

4．熟悉整个数字钟的工作原理。

5．熟悉使用Multisim 进行模拟仿真。

二、实验设备及器件

1．双踪示波器，脉冲源（可以使用实验箱所带信号源）。

2．数字逻辑电路实验箱。

3．万用表等实验室常备工具。

三、实验原理

本实验要实现的数字钟的功能是：

1、准确计时，以数字形式显示时、分、秒的时间；

2、小时计时的要求为“12 翻1”，分与秒的计时要求为60 进制；

3、具有校时功能；

4、模仿广播电台整点报时（前四响为低音，最后一响为高音）。

数字钟一般由晶振、分频器、计时器、译码器、显示器和校时电路等组成，其原理框。

图如下：

该电路的工作原理为：

由晶振产生稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60 后向分计数器进位，分计数器计满60 后向小时计数器进位，小时计数器按照“12 翻1”的规律计数，到小时计数器也计满后，系统自动复位重新开始计数。计数器的输出经译码电路后送到显示器显示。计时出现误差时可以用校时电路进行校时。整点报时电路在每小时的最后50 秒开始报时（奇数秒时）直至下一小时开始，其中前 4 响为低音，最后一响为高音。分别为51秒，53 秒，55 秒，57 秒发低音，第59秒发高音，高音低音均持续

1 秒。

四、实验内容

1．设计实验所需的时钟电路，自己连线并用multisim 调试。

2．设计实验所需的分频电路，自己连线并用multisim 调试，用示波器观察结果。

3．设计实验所需的计数电路部分，自己连线并用multisim 调试，将实验结果填入自制的表中。

4．设计实验所需的校时电路和报时电路，自己连线并用multisim调试，记下实验结果。

5．根据数字钟电路系统的组成框图，按照信号的流向分级安装，逐级级联，调试整个电路，测试数字钟系统的逻辑功能并记录实验结果。

五、实验步骤

1、秒计时电路：将“秒计时脉冲”接信号源单元的1HZ 脉冲信号，此时秒显示将从00 计时到59，然后回到00，重新计时。在秒位进行计时的过程中，分位和小时位均是上电时的初值。

2、分计时电路：将“分计时脉冲”接信号源单元的1HZ 脉冲信号，此时分显示将从00 计时到59，然后回到00，重新计时。在分位进行计时的过程中，秒位和小时位均是上电时的初值。

下图为分和秒的计数器电路：

3、小时计时电路：将“小时计时脉冲”接信号源单元的1HZ 脉冲信号，此时小时显示将从01 计时到12，然后回到01，重新计时。在小时位进行计时的过程中，秒位和分位均是上电时的初值。

4、数字钟级连实验：将“秒计时脉冲”接信号源单元的1HZ脉冲信号，“秒十位进位脉冲”接“分计时脉冲”，“分十位进位脉冲”接“小时计时脉冲”，此时就组成了一个标准的数字钟。进位的规律为：秒位计时到59 后，将向分位进1，同时秒位变成00，当分位和秒位同时变成59 后，再来一个脉冲，秒位和分位同时变成00，同分位向小时位进1，小时的计时为从01 计时到12，然后回

到01。

下图为时的计数器电路：

5、校时电路：拆掉上述级连时的连线。再将“秒计时脉冲”，“校时脉冲”，“校分脉冲”接信号源单元的1HZ 秒脉冲信号，“秒十位进位脉冲”接“秒十位进位位”，“分十位进位脉冲”接“分十位进位位”，“分校准”接“分计时脉冲”，“时校准”接“小时计时脉冲”，此时就可以对数字钟进行校准。S601 校准分位，在校准分位的过程中，秒位的计时和小时位不受任何影响，S602 校准小时位，同样在校准小时位时，秒位和分位不受影响。

下图为校时电路部分电路图：

6、报时电路的：保持步骤5 的连线不变，将“报时输出”接扬声器的输入端（实验箱右下角），“报时高音”和“报时低音”分别接信号源单元的1KHZ，500HZ 信号。将分位调整到59 分，当秒位计时到51 秒时，扬声器将发出 1 秒左右的告警音，同样在53秒，55 秒，57秒均发出告警音，在59秒时，将发出另外一种频率的告警音，提示此时已经是整点了，同时秒位和分位均变成00，秒位重新计时，小时位加1。

下图为整点报时电路图：

7、以上均是先连线，然后上电做实验。

8、总体的仿真图；