高速混合PCB板的电磁兼容性设计

合集下载

高速PCB板的电磁兼容性设计及仿真分析

高速PCB板的电磁兼容性设计及仿真分析

东南大学硕士学位论文高速PCB板的电磁兼容性设计及仿真分析姓名:李富同申请学位级别:硕士专业:电力电子指导教师:余海涛;秦伟芳20070410东南大学硕士学位论文环境的污染和无线电频谱资源的影响,世界各国制定了相关的电磁兼容标准、法律法规来限制产品的电磁辐射问题,不符合标准要求的产品不允许在市场中销售,即电磁兼容认证,这也逐渐成了限制别国产品进入本国市场的技术贸易壁垒。

欧盟于1989年5月3日颁布了电磁兼容性指令(89/336/EEc)。

指令严格规定,凡不符合指令要求的产品,一律禁止进入欧盟市场或投入使用。

1991年4月、1992年4月和1993年7月,欧盟又先后三次对该指令进行修改。

最近,欧盟在89/336/EEC及其修改件的基础上对电磁兼容技术法规内容再一次作了较大幅度的修改和调整,并于2004年12月31日重新颁布了新的电磁兼容性指令(2004/108/F_贮),该指令将逐步取代89/336/EEC。

指令所有电子产品必须通过电磁发射测试和电磁抗扰度测试并按要求加贴CE标志才可以欧盟市场中销售,没有CE标志的,不得上市销售,已加贴CE标志进入市场的产品,发现不符合安全要求的,要责令从市场收回,持续违反指令有关CE标志规定的,将被限制或禁止进入欧盟市场或被迫退出市场。

欧盟电磁兼容标准的执行及过渡时间如下表所示:图1-3欧洲电磁兼容标准执行情况西方一些发达的国家如美国、加拿大、日本等国也提出实施EMC指令的要求,并且实施这一指令的要求也正在向世界各国延伸,将成为世界各国的共同要求。

所以不通过电磁兼容性能试验的设备、产品是无法进入国际市场,它是电子设备进入国际市场的通行证。

我国也于2003年开始实施强制性的产品认证,在认证规定之内的产品必须在指定测试机构通过相应电磁兼容和安全标准的测试并在产品上贴加“CCC”标识,方可在市场中销售。

东南大学硕士学位论文且近年来全球电磁兼容认证的要求也不断变化,世界各国都逐渐采用IEC及CISPR出版制定的EMC的标准来要求市场上的电子产品,如下表所示12】:电磁兼容要求的扩大199219931994199519961997199819992000200120022003.2006FCCFCCFCCFCCFCCFCC∞CFCCDOCFCCDOCFCCDOCFCCDOCFCCDoCFCCDoCTWTuvTWTUvTWTWTWTWTWTUVTWTWNEMKONEMKONEMKONEMKONEMKONEMKONEMKONEMKONEMKONEMKONEMKONEMKoVDEVDEVDEfCECECECECECECECEC£CEMPR¨.MPR¨。

高速数字系统印刷电路板电磁兼容设计

高速数字系统印刷电路板电磁兼容设计

高速数字系统印刷电路板电磁兼容设计
电磁兼容性(EMC)是指在电子设备的设计中,控制和减少电磁辐射和感受到的干扰的能力。

高速数字系统印刷电路板(PCB)的电磁兼容设计是确保信号完整性和减少干扰的关键。

以下是高速数字系统PCB电磁兼容设计中需要注意的几个方面:
1. PCB布局
在PCB布局中,需要考虑信号传输的路径和信号返回路径,减少信号穿越其他信号的路径。

把高速信号与低速信号区分开,以避免相互间的干扰。

将电源和地线区分开来,并安排有厚的电源和地线轨道以降低阻抗。

还需要使用差分信号传输以减少共模噪声的影响。

2. 路径匹配
在设计中,需要匹配差分信号路径和串并转换器的2个传输线的长度和阻抗,以最小化分布式参数和保存信号完整性。

还需要匹配电源地线与信号路径,以减少进入系统的噪声和干扰。

3. 绕线规则
在PCB设计中,需要减少绕线时的环行电流,可以采用缠绕电流、防滞环、环形翻滚式布线等规则,降低干扰。

绕线路线的宽度必须匹配PCB层的厚度,并注意信号层的层间距和孔的大小。

4. 地板设计
地板必须是均匀的,以使整个板成为一个整体。

对于每个数字集成电路,需要使用适当的电源去耦电容器来消除高频噪声的引入。

为了降低噪声的影响,需要使地面足够大并保持连续性。

5. 示意图和设计说明
需要提供示意图和设计说明来描述PCB的电磁兼容设计和各部分之间的通信。

应该考虑到不同的系统元件之间的干扰和保护措施。

6. PCB测试
PCB测试是非常重要的,可以使用测试设备来测试电磁辐射和传导干扰以及信号完整性。

测试结果可以用来检查PCB设计的功效。

PCB的电磁兼容设计概述

PCB的电磁兼容设计概述

PCB的电磁兼容设计概述引言电磁兼容(Electromagnetic Compatibility,简称EMC)是指电子设备在不产生或不受外界电磁干扰的情况下,正常工作以及在其工作环境中不对其他设备产生电磁干扰的能力。

在PCB设计中,电磁兼容设计的重要性不言而喻。

本文将对PCB的电磁兼容设计概述进行讨论,包括EMC的基本原理、常见问题以及相应的解决方案。

电磁兼容的基本原理电磁兼容设计的基本原理是通过合理的电路布局、地线设计以及滤波等措施来减少电磁辐射和电磁感应干扰。

在PCB设计中,以下原则应被遵循:1. 电路布局在PCB的电路布局中,重要的电路组成部分应尽可能远离辐射噪声源。

此外,不同功能的电路应相互隔离,以避免彼此之间的干扰。

例如,高频电路和低频电路应分别布局在不同的地方,并通过光隔离、屏蔽罩等手段来相互隔离。

2. 地线设计地线是PCB中保证信号的可靠传输以及防止电磁干扰的重要组成部分。

良好的地线设计可以有效减少信号回流路径上的电磁辐射。

为了实现良好的地线设计,在PCB布线过程中,应遵循以下几点原则: - 尽量将地线和信号线走在同一层,减少信号与地线之间的交叉。

- 采用宽而短的地线,以降低地线的电阻和电感。

- 在PCB布线中,要避免地线回流路径过长,尽量使其短而直。

3. 滤波措施滤波是一种常用的减少电磁干扰的手段。

在PCB设计中,通过合理的滤波器设计可以有效滤除电磁噪声,从而提高系统的电磁兼容性。

常见的滤波器包括低通滤波器、带通滤波器和带阻滤波器等。

在选取滤波器时,应结合系统的实际需求来确定合适的滤波器类型和参数。

常见问题及解决方案在PCB设计中,存在一些常见的电磁兼容问题,下面将结合这些问题给出相应的解决方案。

1. 辐射噪声问题辐射噪声是指电子设备所产生的电磁波通过空气或其他传导介质传播到周围环境中产生的干扰。

为了减少辐射噪声,可以采取以下措施:- 合理规划PCB布局,将辐射噪声源与敏感电路部分分开。

详述高速PCB设计中的电磁兼容性问题

详述高速PCB设计中的电磁兼容性问题

详述高速PCB设计中的电磁兼容性问题近年来,随着电子技术的快速发展,高速PCB设计在通信、计算机、汽车电子等众多领域中扮演着重要的角色。

然而,在高速PCB设计中,电磁兼容性问题却是一个令人头疼的挑战。

本文将详述高速PCB设计中的电磁兼容性问题,并提出一些解决方案。

一、高速PCB设计中的电磁兼容性问题概述在高速PCB设计中,由于信号的频率较高,电流和信号的变化速度较快,会产生较强的电磁场。

这些电磁场可能会干扰其他电路或设备,导致系统性能下降,甚至造成严重的故障。

因此,电磁兼容性问题是高速PCB设计中需要高度关注的一个方面。

二、高速PCB设计中常见的电磁兼容性问题1. 串扰问题:在高速PCB设计中,由于信号线之间的距离较近,会导致信号间的串扰。

当一个信号线发生变化时,其周围的信号线可能会受到影响,造成误码率的增加。

2. 辐射问题:高速PCB上的信号线和电源线会辐射电磁波,可能对附近的其他电路或设备产生干扰。

特别是当信号线长度接近或超过信号波长的一半时,辐射问题会更加严重。

3. 地线问题:在高速PCB设计中,地线的布局和连接方式对电磁兼容性有重要影响。

如果地线布局不合理,可能会导致电流回路不畅通,进而产生电磁辐射或引入地回路噪声。

4. 电源噪声问题:在高速PCB设计中,电源噪声的干扰会对信号质量产生很大影响。

电源线上的纹波噪声、开关噪声和共模噪声等都可能引起系统性能下降。

三、解决高速PCB设计中电磁兼容性问题的方法1. 合理的布局设计:合理布局是解决电磁兼容性问题的关键。

应该将敏感信号线和噪声源分隔开,并保持足够的距离。

同时,应确保地线的布局合理,避免信号回流路径过长。

2. 控制信号线长度和层间引线数:信号线长度应控制在信号波长的1/10以内,避免产生较大的辐射问题。

同时,层间引线数也应合理控制,减少层间串扰的可能性。

3. 优化电源和地线布局:电源线和地线应尽量平行布局,减小回流路径的面积。

此外,应采用直线连接方式,减少电流环路的面积,降低电磁辐射问题。

混合信号电路PCB的电磁兼容性设计

混合信号电路PCB的电磁兼容性设计

电插头等,将会使 电视画面 出现雪花点,扬声器 里发 出刺耳的噪声……这类现象人们早 已司空见
惯、 习以为常 了,但是 电磁干扰 的危害却远不止
如此 。事实上 ,电磁干扰可 以使 民航 系统 失效、 通信 不 畅、计算 机运 行错误 、 自控 设备误 动作
等,甚至危及人身安全 1 .电磁兼容三要素 电磁兼容三要素是干扰源 、耦合通路和敏感 体 。切断 以上任何一项都可解 决电磁兼容问题 ,
混合 信 号 电路 P B的 电磁 兼 容性设 计 C
张晨燕 申维新 马建涛
( 家庄经济学院电子信 息工程学院 河北石 家庄 石 003 ) 501
摘 要:从分析在设计 PB的过程中产生的电磁干扰所带来的危害入手,重点阐述 了 C 混合信号 P B的电磁兼容性设计过程,就主要的设计 线路如地线设计等,从 电路理论的角度进 C 行 了阐述,最后提 出了混合信 号 PB C 设计过程要注意的事项。 关 键 词:PB 印刷 电路板) EI电磁 干扰) EC电磁兼容) 混合信号 C( M( M(
辐射干扰,电子外部耦合 到内部场 ,宽带发射机
天线系统,外部环境场等等。

个系统或系统内某一线路受 电磁干扰程度
可 以表示为如下关系式 :
N=G × C/ I
G:噪声源强度;
如图 l 所示。图中 R 为辐射发射 ,R E S为辐射敏
感度,C 为传导发射,C E S为传导敏感度 。电磁
论。
电磁兼 容(MC 的两个基 本原则:第一个 原 E )
则是尽可能减小 电流环路 的面积 ;第二个 原则是
图1
1 1E I . M (电磁 干 扰 )
系统只采用一个参考面 。相反 ,如果系统存在两 个参考面 ,就可能形成一个偶极天线( 注:小型偶

高速PCB电磁兼容的研究

高速PCB电磁兼容的研究

可 能 有 较 高 的 电 压 , 应 加 大 他 们 之 间 的 距 离 , 免 放 电 引 出 意 外 以
短 路 。
计 已 成 为 高 速 PC 设 计 中 急 待 解 B 决 的技 术难 题 。
( 2)某 些 元 器 件 或 导 线 之 间
系 到 电 子 设 备 质 量 的 好 坏 。 随 着 电 子 技 术 的 飞 速 发 展 , 电 子 产 品 越 来 越 趋 向 高 速 , 高 灵 敏 度 , 高 密 度 , 这 种 趋 势 导 致 了 P CB电 路 板 设 计 中 的 电 磁 兼 容 ( MC 和 电 E )
线之 间容 易 发生 串扰 , 且散 热性 而
( )综 合 考 虑 各 元 件 之 间 的 6 分 布 参 数 。 尽 可 能 使 元 器 件 平 行 排 列 , 这 样 不 仅 有 利 于 增 强 抗 干
扰 能 力 , 而 且 外 观 美 观 , 易 于 批
量生 产 。
能 不 好 。 确 定 P B 寸 之 后 , 就 可 C 尺 以 根 据 电 路 的 功 能 模 块 x- 部 器 ,全 j 件 进 行 布 局 。 高 速 P B 布 局 通 常 C 的
和 传 输 线 的 设 计 几 个 方 面 分 析 研 究 了 改 善 高 速 P B M 性 能 的 方 法 , 并 介 绍 了 其 它 的 一 些 抗 C E C
电磁干扰 技术 。
关 键 词 : 磁 兼 容 ; 速 P B 电 磁 干 扰 电 高 C; 中 图 分 类 号 :N 0 T7 1 文 献 标 识 码 : A 文 章 编 号 : 0 3 0 0 (0 7 0 - 0 2 0 10-1 72 0)B 09- 3
CLC um herTN7 i t = 01

高速电路板电磁兼容性分析

高速电路板电磁兼容性分析

毕业论文论文题目:高速电路板电磁兼容性分析系部:专业名称:班级:学号:姓名:指导教师:完成时间:年月日高速电路板电磁兼容性分析摘要:本文首先对电磁兼容的基本概念作出了简要的回答,接着引出了在高速电路板中存在的电磁兼容问题,主要是其产生的原因,重点是电磁干扰的内容,以及相应的解决办法。

由这些问题给出了高速电路板在电磁兼容性上的设计方法,包含了元器件的放置、去耦电容的放置等基本原则。

最后通过对PCBMOD仿真软件的简单介绍使PCB板的EMC问题在计算机辅助软件的帮助下大为简化,使复杂的问题在现实应用中的解决成为可能。

关键词:电磁兼容性(EMC);电磁干扰(EMI);电磁敏感性(EMS)High speed circuit board electromagnetic compatibility analysisAbstract: This article first has made the brief reply to the electromagnetic compatibility basic concept, then has drawn out the electromagnetic compatibility question which exists in the high-speed circuit board, mainly is the reason which it produces, the key point is the electromagnetic interference content, as well as corresponding solution.Has given the high-speed circuit board in electromagnetic compatibility design method by these questions, has contained the primary device laying aside, the decoupling electric capacity laying aside and so on the basic principle.Finally through causes PCB to the PCBMOD simulation software simple introduction the board the EMC question to assist the software in the computer under the help is greatly the simplification, causes the complex question in the reality application solution into possibleKey words: Electromagnetic compatibility(EMC);Electromagnetic interference (EMI);Electromagnetic sensitivity(EMS)目录引言 (3)1.电磁兼容性的概念与内容 (3)1.1电磁兼容的概念 (3)1.2电磁兼容包含的内容 (4)2.高速电路板的电磁兼容性 (4)2.1高速电路板电磁干扰的产生原因 (4)2.2电磁干扰的解决办法 (6)3.PCB板电磁兼容性设计原则及方法 (7)3.1 元器件的放置 (7)3.2 PCB板的叠层布线 (8)3.3 去耦电容的放置及使用方法 (8)4.PCB板的EMC仿真分析 (8)4.1 EMC仿真介绍 (8)4.2 PCBMOD仿真软件 (9)5.应用单片机设计PCB板 (10)5.1设计流程 (10)5.2设计注意事项. (11)结束语 (12)参考文献 (13)致谢词 (14)引言科学技术的发展,特别是集成电路的发展,带动着高速电路的飞速发展,电子设备体积越来越小,集成度却越来越高,高速、高密度的数字电路设计成为主要发展方向。

电磁兼容与高速PCB设计

电磁兼容与高速PCB设计
PCB的特性阻抗设计中,微带线结构是最受欢迎的。常用 的微带线结构有4种:表面微带线、嵌入式微带线、带状 线、双带线。
4.特性阻抗问题(3)
表面微带线模型结构如图所示 其阻抗特性公式为:
差分信号,其特性阻抗Zd iff修正公式为:
4.特性阻抗问题(4)
0
Zs
Vi (1+ρ)Vi 0
VS
Z0
Zt
Zt Z 0
➢回流噪声:地层被分割为数字地、模拟地、屏蔽地等,当数字
信号走到模拟地线区域时,就会产生地平面回流噪声。
➢断点:是信号线上阻抗突然改变的点。
4. 电源完整性问题-地面分割
模拟地
模拟地
数字地
单点连接
数字地
地线桥连接
4. 电磁兼容(EMC)
包括电磁干扰和电磁抗干扰 , EMC设计规则有: ➢20H规则 . ➢接地面处理 ➢混合信号PCB的分区设计 :第一个原则是尽可能减小电流环路
响应曲线
Z
f
Z f
Z f
Z f
变压 器
Z f
4.特性阻抗问题(1)
特性阻抗
考虑电磁波和有关方波传播, 原来简单的导线,逐渐转变成 高频与高速类的复杂传输线。
只考虑杂散分布的串联 电感和并联电容的效应, 会得到以下公式:
4.特性阻抗问题(2)
影响PCB走线特性阻抗的因素主要有: ➢铜线的宽度和厚度 ➢介质的介电常数和厚度 ➢焊盘的厚度 ➢地线的路径、周边的走线等。
4. PCB设计的问题-过孔
4. PCB设计的问题-过孔的处理
过孔(via):
过孔可以分成两类:一是用作各层间的电气连接; 二是用作器件的固定或定位。
从工艺制程上来说,这些过孔一般又分为三类,即 盲孔(blind via)、埋孔(buried via)和通孔(throu gh via)。

PCB布局布线中的电磁兼容性设计策略

PCB布局布线中的电磁兼容性设计策略

PCB布局布线中的电磁兼容性设计策略在PCB(Printed Circuit Board)设计过程中,电磁兼容性是一个至关重要的考虑因素。

随着电子设备越来越小型化和高频化,电磁干扰问题也变得更加突出。

因此,为了确保电路板的正常运行以及减少电磁干扰对其他设备的影响,需要采取一些电磁兼容性设计策略。

首先,合理的PCB布局是确保电磁兼容性的关键。

在布局过程中,应尽量避免信号线和电源线的交叉,尤其是高速信号线和低压差信号线之间的交叉。

通过分离不同电源和信号地,减少共模干扰的产生。

此外,合理地放置元件和规划整体布局,可以减少电磁耦合和串扰,提高电路板的抗干扰能力。

其次,良好的PCB布线设计也对电磁兼容性起着至关重要的作用。

在进行布线时,应避免封闭回路,即尽可能减少回流回路的长度和面积,减少电磁辐射的可能性。

此外,对于高速信号线,应尽量采用差分传输线路,减少信号的辐射和敏感性。

对于对地和电源的接地,应采用短而宽的线路,以降低接地回路的电阻,提高信号传输的质量。

另外,在PCB设计中还应考虑有效地屏蔽和防护措施,以减少外界电磁干扰对电路器件的影响。

可以通过合理设计PCB板的层次结构,利用金属层(如铜层)作为屏蔽层,封装高频信号和敏感器件,减少外部电磁场的干扰。

另外,还可以在PCB板上添加适当的滤波器件和TVS(Transil Voltage Suppressor)二极管等器件,以降低噪声和干扰,提高系统的稳定性。

最后,进行PCB设计时应注意地面的布局。

地面是整个电路板的参考平面,对于电路的运行和信号的传输至关重要。

在设计地面时,应采用大面积接地,减少接地回路的电阻,降低电磁干扰的产生。

另外,对于高频信号,可以采用平面波导等方式,优化地面的设计,提高系统的抗干扰能力。

总的来说,电磁兼容性是PCB设计中需要重点考虑的问题之一。

通过合理的布局和布线设计,有效地屏蔽和防护措施,以及优化地面设计等策略,可以提高电路板的抗干扰能力,保障电子设备的正常运行。

如何解决高速PCB的SI-EMI问题

如何解决高速PCB的SI-EMI问题

如何解决高速PCB的SI/EMI问题高速高密度多层PCB板的SI/EMC(讯号完整性/电磁兼容)问题长久以来一直是设计者所面对的最大挑战。

然而,随着主流的MCU、DSP和处理器大多工作在100MHz 以上(有些甚至工作于GHz级以上),以及越来越多的高速I/O埠和RF前端也都工作在GHz级以上,再加上应用系统的小型化趋势导致的PCB空间缩小问题,使得目前的高速高密度PCB板设计已经变得越来越普遍。

许多产业分析师指出,在进入21世纪以后,80%以上的多层PCB设计都将会针对高速电路。

高速讯号会导致PCB板上的长互连走线产生传输线效应,它使得PCB设计者必须考虑传输线的延迟和阻抗搭配问题,因为接收端和驱动端的阻抗不搭配都会在传输在线产生反射讯号,而严重影响到讯号的完整性。

另一方面,高密度PCB板上的高速讯号或频率走线则会对间距越来越小的相邻走线产生很难准确量化的串扰与EMC问题。

SI和EMC的问题将会导致PCB设计过程的反复,而使得产品的开发周期一再延误。

一般来说,高速高密度PCB需要复杂的阻抗受控布线策略才能确保电路正常工作。

随着新型组件的电压越来越低、PCB板密度越来越大、边缘转换速率越来越快,以及开发周期越来越短,SI/EMC挑战便日趋严峻。

为了达到这个挑战的要求,目前的PCB设计者必须采用新的方法来确保其PCB设计的可行性与可制造性。

过去的传统设计规则已经无法满足今日的时序和讯号完整性要求,而必须采取包含仿真功能的新款工具才足以确保设计成功。

目前业界适用于解决这类SI/EMC问题的主要PCB设计工具有Cadence的Allegro PCB SI 230/630和EMControl、明导国际的HyperLynx和Quiet Expert、图研(Zuken)的Hot-Stage 和EMC Adviser,以及AlTIum的PCB Designer和P-CAD。

Cadence的Allegro PCB SI 230/630提供了一种弹性化且整合的解决方案,它是一种完整的SI/PI(功率完整性)/EMI 问题的协同解决方案,适用于高速PCB设计周期的每个阶段,并解决与电气性能相关的问题。

高性能PCB信号完整性及电磁兼容仿真设计

高性能PCB信号完整性及电磁兼容仿真设计

高性能PCB信号完整性及电磁兼容仿真设计作者:汪彤,Ansoft中国代表处随着电子设备工作速度的不断提高,连接设备、电路板、集成电路和器件的互连系统设计越来越成为制约整个系统设计成功的关键,以高速高密度PCB设计为例,其信号完整性(SI)问题、电源完整性(PI)问题以及电磁兼容(EMC/EMI)问题已经成为设计工程当中必须解决的核心问题。

随着技术的发展,越来越多的设计人员认同“高速设计就是高频设计”这一全新理念,图1很好地诠释了这一特点。

目前,越来越多的射频/高频设计工程师参与并指导高速互联设计,且近一半的电路设计人员发现要进行高性能SI/PI设计,就必须采用3D全波模型来处理关键互联问题。

实际上,要在SI/PI/EMI方面实现高性能PCB设计仿真,仿真工具必须具备以下几点关键要求:第一,必须采用3D全波电磁模型,尤其对关键高速走线、过孔、网络等;第二,能够仿真模拟PCB上的复杂供电网络;第三,仿真器(包括场仿真器和路仿真器)必须具备高精度、高速度、大容量的特点;第四,同时提供时域和频域仿真结果;第五,还必须能与现有的PCB设计流程相兼容。

Ansoft公司的系列电磁场仿真工具再配合专门的SI设计仿真平台DesignerSI,不仅满足上述五点要求,而且由于Ansoft场工具均采用独有的自适应网格剖分技术,因此将电磁场仿真的难度大大降低,长久以来其仿真速度、精度、容量均得到验证,是工程实用化的工具。

场工具帮助互连系统的设计者精确地提取并建立互连系统的3D全波模型,随后在仿真平台Ansoft DesignerSI中进行系统验证,提取串扰、眼图、误码率等时域、频域信息,用于信号完整性/电源完整性及EMC/EMI设计与仿真。

千兆比特高速信道设计图2是Xilinx公司基于Virtex-II Pro X FPGA的测试评估板,其工作信号速率高达10Gbps以上,Xilinx采用Ansoft系列软件进行虚拟仿真,完成了对该PCB上收/发高速差分组线的设计优化,实现高速通信。

PCB电磁兼容设计

PCB电磁兼容设计

PCB电磁兼容设计
电磁兼容(EMC)是指在电子设备中的电子元件、电路和系统之间相
互影响之间的能力。

电磁兼容设计是针对电磁干扰问题的解决方案,旨在
确保在设备和系统之间的电磁干扰水平符合特定标准和要求。

首先,减小电磁辐射干扰的方法是采取良好的PCB设计和布局实践。

其中,一个重要的因素是合理的层堆叠和电源铺铜。

通过在多层板中正确
放置电源地,可以减少信号回流并提供良好的地平面。

此外,正确的层堆
叠和尽量避免共平面耦合(crosstalk)也是减小电磁辐射的重要措施。

其次,减小PCB敏感元件的受干扰的方法是采取良好的信号和电源电
路段的划分。

通过将高频和低频信号的路由路径隔离,可以减少干扰的传递。

此外,还可以在敏感元件周围划定保护区域,并提供良好的地平面以
减少电磁辐射的传播。

辐射干扰若仍无法满足要求,可以在PCB设计中使用增加屏蔽罩。


蔽罩可以作为一个外部的屏蔽层,用于有效地阻止电磁辐射的波动。

最后,需要注意的是,在整个设计和制造过程中,需要进行电磁兼容
测试以确保系统符合特定的标准和要求。

这些测试可包括辐射测量和干扰
测量等。

总之,PCB电磁兼容设计是在PCB设计过程中采取措施以减小或消除
电磁干扰的发生。

通过合理的设计和布局、信号和地的划分、滤波器和抗
干扰技术的应用以及必要的测试,可以保证PCB在电磁兼容方面符合要求。

高速PCB EMC设计

高速PCB EMC设计

高速PCB EMC设计元件技术网博主原创文章,介绍了电磁兼容技术在高速印制布局、布线、接地中的应用,并结合实际案例,重点介绍了高速印制中的I/O端、混合数/模、时钟、电源、信号完整性等EMC设计。

1.引言印制线路板(PCB)是产品中电路元件和器件的支撑件,它提供电路元件和器件之间的电气连接,是各种设备最基本的组成部分,它的性能直接关系到设备的质量或可靠性。

随着技术的发展,设备的运行速度越来越快,其信号上升沿(或下降沿)在亚纳秒范围的数字电路也越来越普遍。

与此同时,上的器件密度越来越大,走线越来越窄,不可避免地会引入电磁兼容(EMC)、EMI(电磁骚扰)、信号完整性(SI)、电源完整性(PI)问题。

如果在新产品的研发过程中,急于求成,沿用原来低频或低速的设计经验,产品的稳定性或可靠性可能很差,甚至很难实现产品的正常功能。

一个拙劣的PCB布局、布线能导致很多的电磁兼容与信号完整性问题,而不是消除这些问题。

在很多例子中,就算加上滤波器和元器件也不能解决这些问题。

到最后,不得不对整个板子重新布线。

有关资料显示,90%的电磁兼容问题是由于的布线和接地不当造成的.[1],良好的PCB设计,既能够提高设备的抗干扰性能,减小干扰发射,提高传输信号的完整性,并且不增加的生产成本。

高速印制的电磁兼容设计的目的是使板上各部分电路之间没有相互干扰,并使PCB对外的传导发射和辐射发射尽可能降低,达到有关标准要求,并确保高速信号有较好的信号完整性,以及获得良好的电源完整性。

因此,学习和运用电磁兼容与信号完整性知识,对于高速印制设计来说,非常有意义。

在高速印制的电磁兼容设计中,重点注意周期性时钟信号、高速信号、混合数/模电路、高速信号线的信号完整性、供电电源的电源完整性设计,以及I/O端的接地与滤波设计。

2.布局设计印制上元器件布局不当是引发干扰的重要因素,所以应全面考虑电路结构,合理布置板上元器件。

首先根据元器件布置需要确定印制的大小和形状。

高速PCB电磁兼容性设计

高速PCB电磁兼容性设计
多的重 视 。
1 电磁 干 扰 的产 生 原理
在 高频 条件 下 , 通 的点对 点布 线 已不 能有 普 效 地传输 信 号 。毗 连 参 考 板 的走 线 就 形 成 简单 的传输 线 。与普 通 的点对 点 布线相 比 , 传输 线 的 电磁辐射 小 , 于高速 信号 的传 输 。高速数 字 信 利 号 利用传 输 线进行 传输 时 , 时域 中产生 时变 电 在 流 , 频 域 中我 们 把 这 种 时 变 电 流 看 作 射 频 在
0 引 言
电磁兼 容性 指 的 是一 个 产 品和 其 他 产 品 共 存 于特 定 的电磁 环境 中 , 而不会 引起 其他 产 品或 者 自身 性 能下 降 或 损 坏 的 能力 。随着 半 导 体 技 术 的飞 速发展 , 印刷 电路 板 ( C ) P B 中高 速数 字 器 件 的应 用越来 越 多 , 而使 电子设 备 面 I 电磁 从 临的 环境越 来越 复杂 , 电磁 兼容 性 已引起 人们 越来 越
关键词 : 电磁兼容性 ; 射频电流回路 ; 串扰
中 图分 类号 : N 3 T 0
文献标 识 码 : B
文章 编号 : N 211(070—05 3 C 3—4320 )205— 0
Elc r m a n tc Co e to g e i mpa i iiy De i n i ih s e d PCB tb lt sg n H g — p e
根 据麦 克斯 韦方 程可 知 , 时变 电流既产 生 电
场也 产生 磁 场 。 因此 射 频 能 量 由 电场 和磁 场 通 过 辐射 和传导 的方 式存 在 于 P B中 。由安 培定 C 律 我们 知道 , 频 电 流 从 源 通 过 传 输线 流 到 射 负 载 , 图 1 从 负 载 到源 的射 频 电流 z回流 路 如 , 径 也必 须存 在 , 则 电路不 会工 作 。 由于传输 线 否

PCB主板设计中电磁兼容性问题的分析与解决

PCB主板设计中电磁兼容性问题的分析与解决

PCB主板设计中电磁兼容性问题的分析与解决随着电子产品市场的不断扩大,电子产品的开发设计也变得越来越重要。

而在电子产品开发设计中,PCB主板设计就成为了一个关键领域。

在PCB主板设计中,电磁兼容性问题是一个非常重要的问题。

在本文中,将会对PCB主板设计中电磁兼容性问题进行分析与解决。

一、电磁兼容性问题的定义电磁兼容性问题简称EMC,是指电子系统在正常工作状态下,不发生对其他电子设备的干扰,也不被其他电子设备所干扰的能力。

在PCB主板设计中,由于电路板内部存在各种信号线和电源线,它们之间的电流和电压的交互作用,如果不妥善地处理,就很容易产生电磁干扰,从而影响到系统的正常工作。

因此,在PCB主板设计中,处理好电磁兼容性问题是非常重要的。

二、影响电磁兼容性的因素1. 线路板设计线路板设计对电磁兼容性的影响非常大,因为线路板是整个电子系统的支撑平台,其设计质量直接关系到整个系统的性能和稳定性。

在线路板设计中,应该避免长直线,因为长直线会成为天线,会收到外界电磁干扰的影响。

在线路板设计中,应该尽可能地使用折线来代替直线,从而减少线路板的天线效应。

2. 接地问题接地是影响电磁干扰的一个重要因素。

良好的接地设计可以减少电磁干扰。

在PCB主板设计中,应该采用单点接地原则,将所有引脚和电源进行连接,避免形成地回路。

3. 外壳设计外壳控制着电磁辐射的发射和扩散方向,并且对于外界信号的抑制也有一定的作用。

在PCB主板设计中,应该使用金属外壳来封装PCB板,以减少PCB板对外部电磁辐射的影响。

同时,应该在外壳上设置过滤器,以防止电磁波侵入外壳,从而对系统造成影响。

三、电磁兼容性问题的解决1. PCB设计在PCB设计中,应该尽可能采用层板设计,从而减少各信号线的相互干扰,同时将电源和地线进行层间交错设置,从而减少电流回路的大小和天线效应。

此外,在PCB设计时还应该合理布局各个器件,减少无用电流的流动,从而减少电磁干扰。

2. 选择合适的元件在PCB主板设计中,使用合适的元件也是非常重要的。

高速电路板的电磁兼容_EMC_设计_赵震

高速电路板的电磁兼容_EMC_设计_赵震

3铁道部科学研究院通信信号研究所 研究生,100081 北京 33山东兖矿集团铁运处 工程师,273500 山东充州 333铁道部科学研究院通信信号研究所副研究员,100081北京经验交流高速电路板的电磁兼容(E M C )设计赵 震3 黄克军33 张 晨333摘要:主要分析了高速电路板设计中遇到的电磁兼容问题,从电源系统、信号线的传输线效应、电路间的串扰效应、电路间的串扰和电磁辐射干扰四个方面进行阐述,分析其原理并提出了解决办法。

关键词:高速电路板 电磁兼容 设计Abstract :T he basic E M C p rob lem s of h igh 2sp eed board design w ere analyzed .T he p rinci p les w ere illum inated and som e design techn iques w ere in troduced in view s of pow er system ,tran s 2m issi on line effect of signal lines ,cro sstalk am ong circu its and electrom agnetic in terference .Key words :H igh 2sp eed PCB ,E M C ,D esign 随着现代电子科技的发展,芯片的高速化和集成化,促使各种电子设备系统内外的电磁环境愈加复杂,对电路板设计中的电磁兼容技术要求更高。

高速电路板噪声干扰的产生有2个原因,即高频信号产生的辐射干扰和信号边沿高速跳变所产生的反射、振荡和串扰。

一方面噪声会使信号波形畸变,对系统自身性能产生不良影响;另一方面电路板辐射的高频噪声会对周围的高速电子设备构成干扰,污染电磁环境。

因此,在高速电路板设计中应尽可能降低电磁干扰。

应用E M C 技术,可以增强系统的抗干扰能力并降低系统的电磁辐射。

PCB(高速)电磁兼容的设计研究(精华)

PCB(高速)电磁兼容的设计研究(精华)

2 电源VCC和GND的设计(6/19)
电源总线靠近信号线 有时候,设计者不得不使用双层板,不能使用电源平面而要用电源
总线。即使如此,将电源总线靠近信号线也同样能够减小回路的尺寸。 地线总线应该跟随着板子另一面的最敏感的那条信号线(下图)。
2 电源VCC和GND的设计(7/19)
¾
尽管电源平面方案比总线方案更优,但是设计者的失误仍然可能使得这些优
电解电容 玻璃封装陶瓷电容
陶瓷电容
2 电源VCC和GND的设计(5/19)
旁路电容的放置(a. 旁路电容的典型放置 b. 推荐的旁路电容放置)
为达到良好的性能,应该 使芯片与电容在同一点上 接VCC和接地。一个表贴 电容在b)图位置获得比较 好的工作效果。
电源回路与噪声
结论:在电源回路没有 办法减小的时候,必须 设法减小单个IC的供电 回路。
电源和接地结构中的共耦合阻抗控制
器件一的噪声:
如果器件二中消耗的电流比器 件一多,且电源的阻抗可以忽 略的话,则器件一上总的噪声 电压为:
为了在电源分配系统中找到使共地阻抗最小的方案,则供电和接地回路 的电感必须考虑。以下为各种结构电感的计算公式:
其中,s=导体长度(m),w=导体 宽度(mm),h=接地平板 上方的高度(cm),d=导体直径 (mm),L=电感(H),
2 电源VCC和GND的设计(10/19)
接地的目的有两个:
(1)安全地(包括对雷电及静电放电的防护) (2)信号电压参考地 PCB的制作中,接地就是其中的第二个目的。 信号电压参考地为电气系的典型值必须小于几毫伏。在信号电压之间几乎没有严格设置的连接可以 使产品符合或不符合EMC规范。
遵循20H原则,可以将电源对附近电路的耦合降低70%左右,当这 个距离为100H时,几乎可以降低耦合98%。其中H为电源和底层的距 离,一般为0.006in,那么20H也就是0.12in。

PCB的电磁兼容性设计

PCB的电磁兼容性设计

PCB的电磁兼容性设计印制电路板(PCB)是电子产品中电路元件和器件的支撑件.它提供电路元件和器件之间的电气连接。

随着电于技术的飞速发展,PGB的密度越来越高。

PCB设计的好坏对抗干扰能力影响很大.因此,在进行PCB设计时.必须遵守PCB设计的一般原则,并应符合抗干扰设计的要求。

要使电子电路获得最佳性能,元器件的布且及导线的布设是很重要的。

为了设计质量好、造价低的PCB.应遵循以下一般原则:布局首先,要考虑PCB尺寸大小。

PCB尺寸过大时,印制线条长,阻抗增加,抗噪声能力下降,成本也增加;过小,则散热不好,且邻近线条易受干扰。

在确定PCB尺寸后.再确定特殊元件的位置。

最后,根据电路的功能单元,对电路的全部元器件进行布局。

尽可能缩短高频元器件之间的连线,设法减少它们的分布参数和相互间的电磁干扰。

易受干扰的元器件不能相互挨得太近,输入和输出元件应尽量远离。

某些元器件或导线之间可能有较高的电位差,应加大它们之间的距离,以免放电引出意外短路。

带高电压的元器件应尽量布置在调试时手不易触及的地方。

重量超过15g的元器件、应当用支架加以固定,然后焊接。

那些又大又重、发热量多的元器件,不宜装在印制板上,而应装在整机的机箱底板上,且应考虑散热问题。

热敏元件应远离发热元件。

对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。

若是机内调节,应放在印制板上方便于调节的地方;若是机外调节,其位置要与调节旋钮在机箱面板上的位置相适应。

应留出印制板定位孔及固定支架所占用的位置。

根据电路的功能单元.对电路的全部元器件进行布局时,要符合以下原则:按照电路的流程安排各个功能电路单元的位置,使布局便于信号流通,并使信号尽可能保持一致的方向。

以每个功能电路的核心元件为中心,围绕它来进行布局。

元器件应均匀、整齐、紧凑地排列在PCB上.尽量减少和缩短各元器件之间的引线和连接。

在高频下工作的电路,要考虑元器件之间的分布参数。

PCB的电磁兼容设计

PCB的电磁兼容设计

PCB的电磁兼容设计引言在现代电子设备中,PCB(Printed Circuit Board,印刷电路板)是一个关键的组成部分。

PCB的设计直接影响电子设备的性能和可靠性,其中电磁兼容性是一个非常重要的设计考虑因素。

PCB的电磁兼容设计旨在确保电子设备在电磁环境中能够正常工作并避免电磁干扰的问题。

本文将介绍PCB设计中的电磁兼容原则和技巧。

PCB的电磁兼容设计原则为了确保PCB的电磁兼容性,设计人员应遵循以下原则:1. 路线布局布局PCB时,应尽量避免高速信号与敏感信号之间的交叉路径。

通过合理规划信号线的走向,可以减少信号之间的相互干扰。

此外,还应注意将模拟和数字信号分开布局,以防止互相干扰。

2. 接地设计良好的接地设计对于PCB的电磁兼容性至关重要。

合理布置接地层、增加接地钳子和使用分立接地域等方法可以减少信号的共模干扰和电磁辐射。

3. 单板层次分离在多层PCB设计中,通过将系统模块分布在不同的层次上可以减少相互之间的干扰。

例如,将功率模块与信号模块分开布局,可以有效减少信号的串扰和电磁辐射。

4. EMI(Electromagnetic Interference)滤波在设计中使用合适的EMI滤波器可以减少电磁干扰的问题。

EMI滤波器通常用于滤除高频电磁干扰信号,可以降低电磁辐射和对其他设备的干扰。

5. PCB材料选择PCB的电磁兼容性也与材料的选择有关。

选择具有良好电磁屏蔽性能的材料可以减少电磁辐射和对外界电磁干扰的敏感性。

PCB的电磁兼容设计技巧除了以上原则,还可以采用一些技巧来提高PCB的电磁兼容性。

1. 管理信号走线路径合理管理信号走线路径可以最大程度地减少信号之间的串扰和辐射。

高速信号应尽量避免与敏感信号交叉走线,并且应尽量减少信号线的长度。

2. 使用电磁屏蔽罩对于特别敏感的模块或电路,可以在其周围设计电磁屏蔽罩来阻隔外界电磁干扰。

电磁屏蔽罩通常用金属材料制作,并与接地层连接以提供良好的屏蔽效果。

高速PCB可控性与电磁兼容性设计

高速PCB可控性与电磁兼容性设计

高速PCB可控性与电磁兼容性设计第一篇布线在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的预备工作都是为它而做的,在囫囵PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线举行布线,输入端与输出端的边线应避开相邻平行,以免产生反射干扰。

须要时应加地线隔离,两相邻层的布线要相互垂直,平行简单产生寄生耦合。

自动布线的布通率,依靠于良好的布局,布线规章可以预先设定,包括走线的弯曲次数、导通孔的数目、步进的数目等。

普通先举行探究式布经线,迅速地把短线连通,然后举行迷宫式布线,先把要布的连线举行全局的布线路径优化,它可以按照需要断开已布的线。

并试着重新再布线,以改进总体效果。

对目前高密度的PCB设计已感觉到贯穿孔不太适应了,它铺张了许多珍贵的布线通道,为解决这一冲突,浮现了盲孔和埋孔技术,它不仅完成了导通孔的作用,还省出许多布线通道使布线过程完成得越发便利,越发流畅,更为完美,PCB 板的设计过程是一个复杂而又容易的过程,要想很好地把握它,还需广阔工程设计人员去自已体味,才干得到其中的真谛。

1 电源、地线的处理既使在囫囵PCB板中的布线完成得都很好,但因为电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的胜利率。

所以对电、地线的布线要仔细对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量。

对每个从事电子产品设计的工程人员来说都明了地线与电源线之间噪音所产生的缘由,现只对降低式抑制噪音作以表述:(1)、尽人皆知的是在电源、地线之间加上去耦。

第1页共9页。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

文章编号:1006-1576(2005)04-0099-03高速混合PCB板的电磁兼容性设计黄盛林1,姜海勋2(1. 海军航空工程学院科研部,山东烟台 264001;2. 海军航空工程学院研究生管理大队,山东烟台 264001)摘要:高速混合PCB的电磁兼容性设计首要解决合理安排布局布线和接地问题。

分析基频和高频谐波、信号上升或下降速率,电路的等效分布参数,传导耦合、辐射耦合和不匹配线的辐射、串音干扰等。

根据板层、电源平面、时钟电路和高频电路的布线原则进行布局布线。

接地选择单点或多点接地。

关键词:高速混合PCB板;电磁兼容性;布局布线;接地中图分类号:TN03 文献标识码:ADesign of EMC for PCBHUANG Sheng-lin1, JIANG Hai-xun2(1. Dept. of Scientific Research, Naval Aeronautical Engineering Academy, Yantai 264001, China;2. Brigade of Graduate, Naval Aeronautical Engineering Academy, Yantai 264001, China)Abstract: The problem of reasonable layout wiring and grounding is firstly resolved in design of EMC for PCB with high-speed and digital and analog mixed signals. The fundamental frequency and high frequency harmonic wave, changing speed of signals, distributing parameters of the circuit, conducting coupling, radiate coupling, radiating of unsuited wires and mix disturbances was analyzed. The Layout-wiring was put up according to of layers PCB, plane of power supply, the layout and wiring rules of clock circuit and high frequency circuit, Grounding by one spot or more spots was selected.Keywords: PCB with high-speed and mixed signals; EMC; Layout-wiring; Grounding1 引言电磁兼容性包括元件级、部件级、设备级、系统级和业务级的电磁兼容性。

各级电磁兼容性设计虽有不同的方法,但PCB板的电磁兼容性设计是否合理直接影响设备的技术指标,即:抗干扰性能、可靠性和稳定性。

2 PCB电磁兼容设计基本问题2.1 电磁兼容设计带宽对PCB板进行电磁兼容性设计同时要考虑基本频率和高频谐波(常取十倍频程)。

典型的时钟驱动器的边沿速率为2ns,辐射能量的带宽达160MHz,其十倍频程的可能辐射能量带宽可达1.6GHz。

器件的电磁辐射大小与工作频率无直接关系,只取决于数字信号的上升或下降沿边沿速率。

绝不能用脉冲重复周期决定的带宽作为印制电路板的电磁兼容设计带宽。

这就要求在实现电路指标的前提下,尽可能选择边沿速度慢的逻辑器件。

2.2 等效电路PCB板电磁兼容性设计要考虑电路元件及印制板线条及插头的分布参数,如分布电感、分布电容、分布互电容及传输延迟等。

在高频时,所有的电容、电阻、电感、引线和插头都具有分布参数,其等效电路如图1。

基本元件电磁兼容设计等效元件导线电阻元件电容元件电感元件图1 电磁兼容设计等效元件2.3 PCB板的干扰模式任何干扰都存在干扰源、干扰途径和敏感设备三要素。

电磁兼容性设计都围绕这三要素展开。

PCB板的电磁干扰主要有以下4种干扰模式:① 传导耦合:包括直接传导耦合和公共阻抗耦合。

直接传导耦合指噪声通过实际元件耦合到被干扰电路。

PCB公共阻抗耦合主要是公共地阻抗和公共电源阻抗引起的耦合干扰。

由于电源线、接地线和印制线都有一定阻抗,且阻抗是频率、线长、线粗、以及印制线的宽度和厚度的函数,所以频率越高、线越长、越细,则阻抗越大,发生干扰的可能性越大。

② 串扰:串音干扰是信号线路干扰邻近的信号路径。

由互连线、印制线之间的分布电容产生的串扰用电路和导体的互容和互感来表征。

PCB带状线上的串音问题是确定电场(互容)、磁场(互感)耦合哪个是主要的。

③ 辐射耦合:PCB中的辐射耦合主要是电缆收稿日期:2004-11-11;修回日期:2005-01-12作者简介:黄盛林(1972-),男,河南人,工程师,硕士,1995年毕业于东南大学,从事雷达、光电、伺服系统研究。

·99·和内部走线间的共模电流辐射干扰。

当信号回路尺寸可与信号基波或谐波的波长可比拟时,信号可通过回路向外辐射能量。

当电磁波传播到传输线上时出现场到线的耦合,沿线引起的分布小电压源可分解为共模(CM)和差模(DM)分量。

共模电流指两导线上振幅相差很小而相位相同的电流,差模电流则是两导线上振幅相等而相位相反的电流。

差模辐射通过减小设计中信号回路面积可较易得到控制,共模辐射由于同向电流的叠加自激而较难有效控制,故共模辐射决定了系统的总体辐射性能。

④ 不匹配线的辐射:传输信号线的阻抗与负载阻抗不匹配导致反射和阻尼振荡。

反射会在稳态信号上下产生电压过冲和下冲而影响信号的完整性。

为将电压的过冲/下冲限制在合理的范围内(不超出稳态值的10%~15%),应遵循这样一个原则:信号的上升时间要小于信号在印制导线上来回引起的传输时延。

即:t r≤21p/t ppd。

式中:t r—指信号的上升时间;I P—信号线的长度;t ppd—信号线单位长度引起的延时。

3 布局布线设计PCB板是电路基本功能单元,其印制线的宽度、长度、厚度、电阻、电感、电容及流过的电流大小和相邻导线间的位置等都是PCB板电磁兼容性设计必须要考虑的因素。

板内元器件布局不当,导线的接地,导线的公共阻抗,导线和元器件的耦合,运行时机内温度变化和元器件的振荡等也是发生干扰的重要因素。

PCB的布局布线设计关系到整机电磁辐射的强弱。

在激励状态下,整机系统辐射水平的抑制和降低,须从PCB的辐射分析及布局布线的优化设计着手。

影响PCB电磁辐射的因素是PCB板的结构因素(传输线的长度、回路面积、布线走向、相邻导线间的位置、整体布局等)和激励因素(幅值、周期、脉冲宽度、上升和下降沿的时间、频率等)。

3.1 布局设计由于多层板内部设计有专用电源层和地线层,其合理设计可显著减小公共阻抗干扰、反射引起的波形畸变和串扰。

印制板层数的选取和层间安排随着电路而变,电磁兼容分析基于克希霍夫定律和法拉第电磁感应定律。

层数由功率要求、噪声抖动、信号分类隔离、要涉及的布线层条数、阻抗控制、总线路由、VISL电路元件密度决定。

层间安排如表1。

单层板、双层板除了没有专门的地平面和电源平面外,其它布局遵循和多层板一样的原则。

多层板布局有以下原则:①电源平面靠近接地平面且在接地平面之下,以利用两金属平板间的电容作为电源的平滑电容,同时接地平面还对电源平面上分布的辐射电流起到屏蔽的作用。

布线层应尽量安排与整块金属平面相邻以产生通量对消,减小干扰。

② 时钟电路和高频电路是主要的干扰和辐射源,要单独安排并远离敏感源。

高速时钟的布线应紧靠接地平面,以便将高频干扰信号迅速的泄放到结构大地而减弱电磁干扰。

③ 在中层的印制线形成平面波导,在表层形成微带线,两者的传输特性不同,设计时要充分考虑。

表1 多层板的电磁兼容层数设计层数 1 2 3 4 5678910注释4层(2布线层)S1 G P S2 很难设计高信号阻抗和低电源阻抗6层(3布线层)S1 G1 S2 P G2S3S1、S2只用于低速信号6层(4布线层)S1 G1 S2 P G2S3S2优先布置高速瞬变信号8层(4布线层)S1 G1 S2 G2 P S3G3S4EMC性能好8层(6布线层)S1 S2 G S3 S4P S5S6S2、S3用于高速信号,电源阻抗较差10层(5布线层)S1 G1 S2 G2 S3G3P S4G4S5可用于高速信号10层(5布线层)S1 G1 S2 P1 S3G2P2S4G3S5S2、S3、S4为优选布线层注:S-信号层、G-地层,P-电源层3.2 布线设计在PCB布线中增强电磁兼容性不仅不会给产品带来附加费用,而且会减少干扰和提高抗扰度。

良好的布线习惯是经济有效的电磁兼容控制方法。

布线时,确定元件在板上的位置后布置地线和电源线,之后安排高速信号线。

元器件的位置应按电源电压、数字及模拟电路、速度快慢、电流大小等进行分组。

连接器应安排在PCB板的一侧,尽量避免从两侧引出I/O,减少共模辐射。

在PCB板电磁兼容性设计中,确定多层板电源层与边沿的距离和解决印制线条间的距离有两个基本原则:20-H原则、3-W原则。

20-H原则:所有具有一定电压的印制电路板都会向空间辐射电磁能量,为减小这个效应,印制电路板的物理尺寸都应该比最靠近的接地板的物理尺寸小20H(H是两层印制板间的距离)。

此原则决定了电源平面与最近的接地平面间的物理距离(包括敷铜厚度、预填充和绝缘分离层)应用此原则可提高印制电路板的自激频率。

3-W原则:当两条印制线的间距比较较小时,两线条之间会发生电磁串扰使有关电路功能失常,为避免这种干扰,应保持任何线条间距不小于三倍·100·的印制线条宽度,即不小于3W。

印制线条的宽度取决于线条阻抗的要求,太宽会影响布线密度,太窄会影响信号的完整性和强度。

时钟电路、差分对、ECL、I/O端口的布线都以3W原则为基础。

此原则表示了串扰能量衰减的70%的电磁通量线的边界,若要保证串扰能量衰减98%的电磁通量边界线就须用10W间隔。

在PCB板布线时,控制电磁兼容性应采用的具体方法:①电路中应尽量减小闭合回路导线所围面积,以降低高频辐射场的耦合。

信号线和回路线应尽可能接近。

② 应避免印制电路板导线的不连续性:迹线宽度不要突变、导线不拐直角,以减小高频信号对外的发射和耦合。

③ 电源线和地线应相互靠近连接,以减少差模辐射的环面积,也有助于减小电路的交扰。

④ 在单层板或双面板中,关键的线要粗,并在两边加上保护地线,高速线要短而宽以降低阻抗。

相关文档
最新文档