第2章 MCS-51单片机的硬件结构1_end
合集下载
第2章MCS-51单片机的硬件结构与原理
XTAL2（18引脚）：内部振荡电路高增益反相放大器的 输出端，接外接晶振的另一个引脚。
当采用外部振荡器时，对于HMOS单片机，XTAL1引脚 接地，XTAL2接片外振荡脉冲输入（带上拉电阻）；对 于CHMOS单片机，XTAL2引脚接地，XTAL1接片外振 荡脉冲输入（带上拉电阻）。
2.2.4 封装与引脚
外部中断1 定时/计数器T1溢出中断
串行口中断
2.2.3存储器结构
表2-3中断入口地址
中断源 外部中断0 定时/计数器T0 外部中断1 定时/计数器T1
串行口 定时/计数器T2（仅52资系列有）
入口地址 0003H 000BH 0013H 001BH 0023H 002BH
2.2.3存储器结构
2.数据存储器
2.2.4 封装与引脚
4.并行I/O引脚
1）P0口（39~32脚）：P0.0~P0.7统称为P0口，是一个 漏极开路的8位双向I/O口。在不接片外存储器与不扩 展I/O口时，作为准双向输入/输出口。在接有片外存 储器或扩展I/O口时，P0口分时复用为低8位地址总线 和双向数据总线。
2.2.2中央处理器（CPU）
1.控制器 （1） 程序计数器（PC） （2）指令寄存器 （3）指令译码器 （4）数据指针（DPTR） （5）振荡器及定时电路
图2-2 MCS-51单片机内部结构图
2.2.2中央处理器（CPU）
2.运算器
（1）算术逻辑运算单元（ALU）
ALU是一个8位的运算器，它不仅可以完成8位二进制数据的 加、减、乘、除等基本的算术运算，还可以对8位变量进行 按位“与”、“或”、“异或”、循环移位、求补、清零等 逻辑运算。ALU还具有一般的微机ALU所不具备的功能，即 位处理操作功能，如清0、置位、“与”、“或”等操作。
当采用外部振荡器时，对于HMOS单片机，XTAL1引脚 接地，XTAL2接片外振荡脉冲输入（带上拉电阻）；对 于CHMOS单片机，XTAL2引脚接地，XTAL1接片外振 荡脉冲输入（带上拉电阻）。
2.2.4 封装与引脚
外部中断1 定时/计数器T1溢出中断
串行口中断
2.2.3存储器结构
表2-3中断入口地址
中断源 外部中断0 定时/计数器T0 外部中断1 定时/计数器T1
串行口 定时/计数器T2（仅52资系列有）
入口地址 0003H 000BH 0013H 001BH 0023H 002BH
2.2.3存储器结构
2.数据存储器
2.2.4 封装与引脚
4.并行I/O引脚
1）P0口（39~32脚）：P0.0~P0.7统称为P0口，是一个 漏极开路的8位双向I/O口。在不接片外存储器与不扩 展I/O口时，作为准双向输入/输出口。在接有片外存 储器或扩展I/O口时，P0口分时复用为低8位地址总线 和双向数据总线。
2.2.2中央处理器（CPU）
1.控制器 （1） 程序计数器（PC） （2）指令寄存器 （3）指令译码器 （4）数据指针（DPTR） （5）振荡器及定时电路
图2-2 MCS-51单片机内部结构图
2.2.2中央处理器（CPU）
2.运算器
（1）算术逻辑运算单元（ALU）
ALU是一个8位的运算器，它不仅可以完成8位二进制数据的 加、减、乘、除等基本的算术运算，还可以对8位变量进行 按位“与”、“或”、“异或”、循环移位、求补、清零等 逻辑运算。ALU还具有一般的微机ALU所不具备的功能，即 位处理操作功能，如清0、置位、“与”、“或”等操作。
第2章 MCS-51单片机的硬件结构
过256字节时，P2口用作高8位地址总线。
(4) P3口(10~17脚)：P3.0~P3.7统称为P3口。除作为准双向
I/O口使用外，还可以将每一位用于第二功能，而且P3口的每
一条引脚均可独立定义为第一功能的输入输出或第二功能。P3 口的第二功能如表所示。
第 2 章 单片机的硬件结构和原理
表2.1 P3口的第二功能
第 2 章 单片机的硬件结构和原理
3. 复位电路
图 2.3 单片机复位电路 （a）上电复位电路；(b) 开关复位电路
第 2 章 单片机的硬件结构和原理
4．输入 / 输出引脚 (1) P0口(39~32脚)：P0.0~P0.7统称为P0口。在不接片外存储 器与不扩展I/O口时，可作为准双向输入/输出口。在接有片外存 储器或扩展I/O口时，P0口分时复用为低8位地址总线和双向数据
2.2 中央处理器CPU
2.3.1 运算器 2.3.2 位处理机 2.3.3 指令寄存器和指令译码器 2.3.4 堆栈指针SP（Stack Pointer） 2.3.5 程序计数器PC（Program 2.3.6 数据指针寄存器DPTR Counter）
第 2 章 单片机的硬件结构和原理
2.2.1 运算器
8051
P2 P3
第 2 章 单片机的硬件结构和原理
第 2 章 单片机的硬件结构和原理
1．主电源引脚 VCC(40脚)：接+5 V电源正端。 VSS(20脚)：接+5 V电源地端。
第 2 章 单片机的硬件结构和原理
2．外接晶体引脚
图 2.2 单片机时钟电路 （a） 内部时钟电路； （b） 外部振荡源
图 2. MCS - 51单片机引脚及总线结构 (a) 管脚图； (b) 8031 引脚功能分类
02第二章MCS-51单片机的硬件结构1
第二章MCS-51单片机的硬件结构主要内容2.1 MCS—51单片机的硬件结构2.2 MCS—51的引脚2.3 MCS—51的CPU2.4 MCS—51存储器的结构2.5 并行I/O端口2.6 时钟电路与时序2.7 复位操作和复位电路2.1 MCS-51单片机的硬件结构◆ 按功能可分成8个部件，通过片内单一总线连接1.微处理器2.数据存储器8.特殊功能寄存器3.程序存储器5.串行口6.定时/计数器7.中断系统4.I/O口片内总线◆ 控制方式：SFR对各功能部件集中控制2.2 MCS-51的引脚 40只引脚双列直插封装（DIP）44只引脚方形封装方式（PLCC）（4只无用）引脚逻辑图引脚分为三部分：并行I/O口引脚电源及时钟引脚控制引脚2.2.1 电源及时钟引脚1．电源引脚（1）Vcc（40脚）：+5V电源；（2）Vss（20脚）：接地。
2．时钟引脚（1）XTAL1（19脚）：接外部晶体的一端;采用外 接晶体振荡器时，此引脚应接地。
（2）XTAL2（18脚）：接外部晶体的另一端。
2.2.2 控制引脚(9脚)：(1) RST/VPD第一功能RST：复位：备用电源第二功能VPD(2) ALE/PROG*（30脚）：第一功能ALE：地址锁存允许，当访问单片机 外部存储器时，ALE（地址锁存允许）输出脉 冲的下跳沿用于16位地址的低8位的锁存信号。
第二功能PROG*：编程脉冲输入端。
2.2.2 控制引脚(4) PSEN* （29脚）：读外部程序存储器的选通信号。
可以驱动8个LS型TTL负载。
(3) EA*/V PP (31脚)：第一功能EA*：内外程序存储器选择控制 EA*=1，访问片内程序存储器，EA*=0，访问片外程序存储器。
第二功能V PP ，用于施加编程电压。
2.2.3 I/O口引脚(1) P0口：双向8位三态I/O口，地址总线（低8位）及数据总线分时复用口，可驱动8个LS型TTL负载。
(2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。
02第二章：MCS-51单片机的硬件结构(1)
CY AC F0 RS1 RS0 OV
进、借位位 半进位位 工作寄存器组选择 溢出位
--
P
用户自定义标志位
奇偶标志位 P=1：A中1个数为奇数 P=0：A中1个数为偶数
3) 程序状态字寄存器PSW
程序状态字寄存器有时也称为“标志寄存器”，由一些标 志位组成，用于存放指令运行的状态，MCS-51中PSW寄存器 各位含义如下：
10101101 01111101 ───────── 00110000
; 173(无符号数)；-83(带符号数) ; 125(无符号数)；+125(带符号数)
RS1、RS0：工作寄存器组选择位。
RS1 0 0 1 1 RS0 0 1 0 1 选择工作寄存器组 0组（00H～07H） 1组（08H～0FH） 2组（10H～17H） 3组（18H～1FH）
该指令的含义是以累加器Acc内容作为被加数，加数存 放在内部RAM的30H单元中，相加后的结果，即和再存放
到累加器Acc中。
3) 程序状态字寄存器PSW
RS1 RS0 = 00 RS1 RS0 = 01 RS1 RS0 = 10 RS1 RS0 = 11 PSW结构 选择寄存器0组 选择寄存器1组 选择寄存器2组 选择寄存器3组
D7
D6
D5
D4
D3
D2
D1
D0
Cy
AC
F0
RS1
RS0
OV
-
P
Cy：进位标志。在进行加法运算时，当最高位即D7位有进 位，或执行减法运算最高辅助进位标志。在进行加法运算时，当D3位有进位，或 执行减法运算D3位有借位时，AC为1，反之为0。设置辅助进位 标志AC的目的是为了便于BCD码加法、减法运算的调正。 OV: 溢出标志。在计算机内，带符号数一律用补码表示。在 8位二进制中，补码所能表示的范围是-128～+127，而当运算结 果超出这一范围时，OV 标志为1，即溢出；反之为0。 P: 奇偶标志。该标志位始终体现累加器Acc中“1”的个数的
第2章 MCS-51单片机的硬件结构
MCS-51单片机的功能部件 单片机的功能部件
4.中断系统 4.中断系统 5个中断源，2级中断优先权 个中断源， 5.定时器/ 5.定时器/计数器 定时器 片内2 16位定时/计数器（52系列有3 16位定时/ 片内2个16位定时/计数器（52系列有3个16位定时/计数 位定时 系列有 位定时 ），具有 种工作方式，用以对外部事件进行计数， 具有4 器），具有4种工作方式，用以对外部事件进行计数，也可 用作定时器。 用作定时器。 6. 串行口 个全双工的异步串行口，具有四种工作方式。 1个全双工的异步串行口，具有四种工作方式。 P1口 P2口 P3口 P0口 7. P1口、P2口、P3口、P0口 为4个并行8位I/O口。 个并行8 I/O口 特殊功能寄存器（SFR） 8. 特殊功能寄存器（SFR） 共有21 21个 是一个具有特殊功能的RAM RAM区 用以实现CPU CPU对 共有21个，是一个具有特殊功能的RAM区。用以实现CPU对 功能部件的集中控制。 功能部件的集中控制。
单片机的控制引脚（ ALE端 单片机的控制引脚（ ALE端）
• 由于P0口作地址/数据复用口，那么P0 P0口 由于P0口作地址/数据复用口，那么P0口 P0口作地址 上的信息究竟是地址还是数据完全由ALE ALE来定 上的信息究竟是地址还是数据完全由ALE来定 ALE高电平期间 P0口上一般出现地址信 高电平期间， 义，ALE高电平期间，P0口上一般出现地址信 ALE下降沿时， P0口上地址信息锁存 息，在ALE下降沿时，将P0口上地址信息锁存 下降沿时 到片外地址锁存器， ALE低电平期间P0口上 低电平期间P0 到片外地址锁存器，在ALE低电平期间P0口上 一般出现指令和数据信息。 一般出现指令和数据信息。平时不访问片外 存贮器时， 存贮器时，该端也以六分之一的时钟频率固 定输出正脉冲。 定输出正脉冲。因而亦可作系统中其它芯片 的时钟源。ALE可驱动8个TTL门。 的时钟源。ALE可驱动8 TTL门 可驱动 • 对于EPROM型单片机， EPROM编程时 EPROM型单片机 编程时， 对于EPROM型单片机，在EPROM编程时， 此脚用于编程脉冲PROG PROG。 此脚用于编程脉冲PROG。
第2章 MCS51单片机的硬件结构
一、MCS-51系列单片机简介
MCS-51系列单片机是美国Intel公司在1980 年推出的高性能8位单片机，它主要包含51和52 两个子系列。 对于51子系列（基本型）：主要有8031、 8051、8751 三种机型，它们的指令系统与芯片 引脚完全兼容，仅片内程序存储器有所不同：
8031芯片不带ROM；
把8位微型计算机和1位微型计算机结合在 一个芯片上，无疑是单片机的一个特色。
二、控制器 ——单片机的神经中枢。
它是单片机的控制中心，包括定时控制逻辑电路、 指令寄存器IR、指令译码器ID、程序计数器PC、数据 指针DPTR 、堆栈指针SP以及信息传送控制部件等。 CPU从ROM中取出的指令送到指令寄存器IR，然 后在指令译码器ID中对指令进行译码，产生指令执行 所需的各种控制信号，送到单片机内部的各功能部件， 指挥各功能部件产生相应的操作，完成对应的功能。
P（PSW.0）：奇偶标志位。
若累加器A中1的个数为奇数，则P=1， 若累加器A中1的个数为偶数，则P=0。
此标志对串行通信的数据传输非常有用，通 过奇偶校验可检验传输的可靠性。
【例】 试分析下面指令执行后，累加器A、标志位CY、 AC、OV、P的值？ MOV A，#67H ADD A，#58H 分析：第一条指令执行时把立即数67H送入累加器A； 第二条指令执行时把累加器A中的立即数67H与立即数58H 相加，结果送回到累加器A中。 加法运算过程如下：
在堆栈中数据信息的存入与取出过程好像货物 堆放的过程，最后存放的货物堆放在顶部，因而最 先取出。所以对堆栈操作的最大特点：“后进先出” 或“先进后出”。
堆栈的操作
入栈过程
出栈过程
PUSH X PUSH Y PUSH Z
第2章 MCS-51单片机的硬件结构
单片机原理及应用
第二章 51单片机的硬件结构 51单片机的硬件结构
光华学院 信息工程系 王 超
微型计算机硬件结构
微型计算机硬件结构
微型计算机硬件结构
微型计算机硬件结构
硬件系统: 硬件系统: 微机实体和装置
软件系统: 软件系统: 微机系统使用的 各种程序的总称
单 片 机 硬 件 结 构
MCS-51单片机的硬件结构 2.1 MCS-51单片机的硬件结构
RS1 0 0 1 1 RS0 0 1 0 1 寄存器组 0组 组 1组 组 2组 组 3组 组 片内RAM地 地 片内 址 00H~07H 08H~0FH 10H~17H 18H~1FH 通用寄存器 名称 R0~R7 R0~R7 R0~R7 R0~R7
片内RAM有128个单元 有 片内 个单元
D7 PSW
4．程序状态字寄存器PSW 程序状态字寄存器PSW
D7 PSW
Cy
(Program Status Word) D2
OV
D6
AC
D5
F0
D4
RS1
D3
RS0
D1
…
D0
P
D0H
Cy（ PSW. 进位标志位， 或写为C, C,有进位或 （ 1 ） Cy （ PSW.7 ） 进位标志位 ， 或写为 C, 有进位或 借位时硬件置1 借位时硬件置1。 辅助进位标志位，用于BCD BCD码的十 （2）Ac(PSW.6) 辅助进位标志位，用于BCD码的十 Ac(PSW. 进制调整运算。 当低4 位向高4 位数发生进位或借 进制调整运算 。 当低 4 位向高 4 位时,AC被硬件置位,否则被清0 ,AC被硬件置位 位时,AC被硬件置位,否则被清0 。 PSW. 用户自定义标志位。 （ 3 ） F0 （ PSW.5 ） 用户自定义标志位 。 可用软件使 它置1 或清0 也可由软件来测试标志F 它置 1 或清 0 ， 也可由软件来测试标志 F0 以控制程 序的流向。编程时，该标志很有用。 序的流向。编程时，该标志很有用。
第二章 51单片机的硬件结构 51单片机的硬件结构
光华学院 信息工程系 王 超
微型计算机硬件结构
微型计算机硬件结构
微型计算机硬件结构
微型计算机硬件结构
硬件系统: 硬件系统: 微机实体和装置
软件系统: 软件系统: 微机系统使用的 各种程序的总称
单 片 机 硬 件 结 构
MCS-51单片机的硬件结构 2.1 MCS-51单片机的硬件结构
RS1 0 0 1 1 RS0 0 1 0 1 寄存器组 0组 组 1组 组 2组 组 3组 组 片内RAM地 地 片内 址 00H~07H 08H~0FH 10H~17H 18H~1FH 通用寄存器 名称 R0~R7 R0~R7 R0~R7 R0~R7
片内RAM有128个单元 有 片内 个单元
D7 PSW
4．程序状态字寄存器PSW 程序状态字寄存器PSW
D7 PSW
Cy
(Program Status Word) D2
OV
D6
AC
D5
F0
D4
RS1
D3
RS0
D1
…
D0
P
D0H
Cy（ PSW. 进位标志位， 或写为C, C,有进位或 （ 1 ） Cy （ PSW.7 ） 进位标志位 ， 或写为 C, 有进位或 借位时硬件置1 借位时硬件置1。 辅助进位标志位，用于BCD BCD码的十 （2）Ac(PSW.6) 辅助进位标志位，用于BCD码的十 Ac(PSW. 进制调整运算。 当低4 位向高4 位数发生进位或借 进制调整运算 。 当低 4 位向高 4 位时,AC被硬件置位,否则被清0 ,AC被硬件置位 位时,AC被硬件置位,否则被清0 。 PSW. 用户自定义标志位。 （ 3 ） F0 （ PSW.5 ） 用户自定义标志位 。 可用软件使 它置1 或清0 也可由软件来测试标志F 它置 1 或清 0 ， 也可由软件来测试标志 F0 以控制程 序的流向。编程时，该标志很有用。 序的流向。编程时，该标志很有用。
第二章 MCS-51单片机的硬件结构与工作原理
机器周期、指令周期与指令时序
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1
P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P P P P P P P P P P P P 1 2 1 2 1 2 1 2 1 2 1 2
时 钟 ALE
一个机器周期=12时钟周期
在访问外部RAM时（即执行MOVX类指令）， 这两次有效的 PSEN不出现。PSEN可驱动8 个LSTTL负载。
4) EA/VPP
EA :内外程序存储器选择控制端。 输入高电平，CPU访问内部程序存储器(4K)。 PC值超过0FFFH时，将自动执行片外程序存储器 的程序。 输入低电平，CPU仅访问片外程序存储器。
内部时钟方式
机器周期、指令周期与指令时序
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1
P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P P P P P P P P P P P P 1 2 1 2 1 2 1 2 1 2 1 2
时 钟 ALE
一个机器周期=12时钟周期
制造工艺为HMOS的 MCS-51的单片机都采用 40只引脚的双列直插封 装(DIP）方式，目前大 多数为此类封装方式。 制造工艺为 CHMOS的 80C51/80C31除采用 DIP封装外，还采用 方形封装方式，为 44只引脚。
40只引脚按其功能来分，可分为 三部分：
1.电源及时钟引脚： Vcc、Vss；XTAL1、XTAL2
CPU 发 出 的 时 序信号有两种： 1. 对片内各 个功能部件的控 制信号 2. 对片外存 储 器 或 I/O 端 口 的控制信号 后者对于分析设 计硬件接口电路 至关重要。
第2章MCS-51单片机的硬件结构
10
.
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
RST/VPD RXD P3.0 TXD P3.1 INT0 P3.2 INT1 P3.3 T0 P3.4 T1 P3.5 WR P3.6 RD P3.7 XTAL2 XTAL1 VSS
1
40
VCC
.
P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7
四个并行输入/输出口的寄存器。 四个并行输入/输出口的寄存器。它里面的内容对应着管 脚的输出。 脚的输出。
SCON SBUF PCON
(Serial Control Register) (Serial Date Buffer) (Power Control Register)
④与定时/计数器相关的（6个） 与定时/计数器相关的（ TMOD (Timer/Counter Mode Register)
13
2.3 MCS-51的CPU 的
（1） ALU ：完成加、减、乘、除，逻辑运算、位操作 ） 完成加、 逻辑运算、 （2）控制部件：根据指令产生控制信号，控制单片机内 ）控制部件：根据指令产生控制信号，
数据传送、运算操作， 数据传送、运算操作，并产生片外的控制信号
（3）特殊功能寄存器：ACC、B、PSW、 SP 、 DPTR ）特殊功能寄存器： 、 、 、
(Program Status Word)
运算器
C P U
控制器
暂存寄存器 寄存器B 寄存器B 指令寄存器IR 指令寄存器IR 指令译码器ID 指令译码器ID 程序计数器PC 定时控制与条件转移逻辑电路
8
数据存储器(RAM) 2.1.2 数据存储器(RAM)
.
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
RST/VPD RXD P3.0 TXD P3.1 INT0 P3.2 INT1 P3.3 T0 P3.4 T1 P3.5 WR P3.6 RD P3.7 XTAL2 XTAL1 VSS
1
40
VCC
.
P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7
四个并行输入/输出口的寄存器。 四个并行输入/输出口的寄存器。它里面的内容对应着管 脚的输出。 脚的输出。
SCON SBUF PCON
(Serial Control Register) (Serial Date Buffer) (Power Control Register)
④与定时/计数器相关的（6个） 与定时/计数器相关的（ TMOD (Timer/Counter Mode Register)
13
2.3 MCS-51的CPU 的
（1） ALU ：完成加、减、乘、除，逻辑运算、位操作 ） 完成加、 逻辑运算、 （2）控制部件：根据指令产生控制信号，控制单片机内 ）控制部件：根据指令产生控制信号，
数据传送、运算操作， 数据传送、运算操作，并产生片外的控制信号
（3）特殊功能寄存器：ACC、B、PSW、 SP 、 DPTR ）特殊功能寄存器： 、 、 、
(Program Status Word)
运算器
C P U
控制器
暂存寄存器 寄存器B 寄存器B 指令寄存器IR 指令寄存器IR 指令译码器ID 指令译码器ID 程序计数器PC 定时控制与条件转移逻辑电路
8
数据存储器(RAM) 2.1.2 数据存储器(RAM)
第2章 MCS-51单片机的硬件结构
5.程序存储器的寻址范围为64KB 6.片外数据存储器的寻址范围为64KB 7.21个字节专用寄存器(18个特殊功能寄存 器，其中3个为双字节，共占用21个字节。 用于CPU对片内各功能部件进行管理，控 制，监视—具有特殊功能的RAM区，是一 些控制寄存器和状态寄存器）。 8.4个8位并行I/O口：P0、 P1、P2、P3。 可以作为并行输入/出口，其他复用功能。
P0驱动器 P2驱动器
RAM A B寄存器 暂存器2 暂存器1 ALU PSW SP 16位地址寄存器 P0锁存器 P2锁存器 EPROM或ROM
Vss
PSEN ALE EA RST
指 定时令 及 寄 控制存 器 振荡器
中断系统 串行口 定时/计数器 P3锁存器 P3驱动器
缓冲器
PC加1 PC DPTR
第2章 51单片机的结构与工作原理
2.2 MCS-51单片机的CPU及其特点
MSC51芯片的基本结构 芯片的封装形式——40脚和44脚（其 中4脚是无用的）。 MCS-51系列单片机的内部结构如下图 所示：
第2章 51单片机的结构与工作原理
P0.0～P0.7 Vcc RAM 地址 寄存器 P2.0～P2.7
第2章 51单片机的结构与工作原理
存储器编址图如下图所示
0000H
片内ROM /EA=1 0000H 片外ROM /EA=0 0FFFH 1000H 片外ROM FFFFH
程序存储器
00H 7FH 片内RAM 80H FFH
0000H
0FFFH
SFR
片外RAM
FFFFH
数据存储器
第2章 51单片机的结构与工作原理
PSW(程序状态字)为8位
D7 C D6 AC D5 D4 D3 F0 RS1 RS0 D2 D1 OV F1 D0 P
P0驱动器 P2驱动器
RAM A B寄存器 暂存器2 暂存器1 ALU PSW SP 16位地址寄存器 P0锁存器 P2锁存器 EPROM或ROM
Vss
PSEN ALE EA RST
指 定时令 及 寄 控制存 器 振荡器
中断系统 串行口 定时/计数器 P3锁存器 P3驱动器
缓冲器
PC加1 PC DPTR
第2章 51单片机的结构与工作原理
2.2 MCS-51单片机的CPU及其特点
MSC51芯片的基本结构 芯片的封装形式——40脚和44脚（其 中4脚是无用的）。 MCS-51系列单片机的内部结构如下图 所示：
第2章 51单片机的结构与工作原理
P0.0～P0.7 Vcc RAM 地址 寄存器 P2.0～P2.7
第2章 51单片机的结构与工作原理
存储器编址图如下图所示
0000H
片内ROM /EA=1 0000H 片外ROM /EA=0 0FFFH 1000H 片外ROM FFFFH
程序存储器
00H 7FH 片内RAM 80H FFH
0000H
0FFFH
SFR
片外RAM
FFFFH
数据存储器
第2章 51单片机的结构与工作原理
PSW(程序状态字)为8位
D7 C D6 AC D5 D4 D3 F0 RS1 RS0 D2 D1 OV F1 D0 P
MCS-51_第02章_MCS-51单片机的硬件结构
(4) RS1、RS0－4组工作寄存器区选择控制位1和位0
用来选择4组寄存器区中的哪一组为当前工作寄存 器区。
RS1 0 0 1 1 RS0 0 1 0 1 所选的4组工作寄存器 0组(内部RAM地址00H~07H) 1组(内部RAM地址08H~0FH) 2组(内部RAM地址10H~17H) 3组(内部RAM地址18H~1FH)
特殊功能寄存器符号 B A（或ACC） PSW IP P3 IE P2 SBUF SCON P1 TH1 TH0 TL1 TL0 TMOD TCON PCON DPH DPL SP P0 B寄存器 累加器 程序状态字
名 称
字节地址 F0H E0H D0H B8H B0H A8H A0H 99H 98H 90H 8DH 8CH 8BH 8AH 89H 88H 87H 83H 82H 81H 80H
FFFFH
5种中断源的中断入口地址
中断源 外部中断0 定时器0 入口地址 0003H
0030H
000BH
0023H
外部中断1
定时器1 串行口
0013H
001BH 0023H
001BH 0013H 000BH 0003H 0000H
程序存储器
2.4.2 内部数据存储器
MCS-51的内部数据存储器（RAM）单元 共有128个，字节地址为00H~7FH。MCS-51 对其内部RAM的存储器有很丰富的操作指令， 从而使得用户在设计程序时非常方便。 地址为00H~1FH的32个单元是4个通用工 作寄存器区，每个区含8个8位寄存器，编号为 R0~R7。用户可以通过指令PSW中的RS1、 RS0这二位来切换寄存器区，这种功能给用户 程序保护寄存器内容提供了极大的方便。 地址为20H~2FH的16个单元可进行共128 位的位寻址，这些单元构成了1位处理机的存 储器空间。单元中的每一位都有自己的位地址， 这16个单元也可以进行字节（8位）寻址。 地址为30H~7FH的单元为用户RAM区， 只能进行字节寻址。用于作为数据缓冲区以及 堆栈区。
用来选择4组寄存器区中的哪一组为当前工作寄存 器区。
RS1 0 0 1 1 RS0 0 1 0 1 所选的4组工作寄存器 0组(内部RAM地址00H~07H) 1组(内部RAM地址08H~0FH) 2组(内部RAM地址10H~17H) 3组(内部RAM地址18H~1FH)
特殊功能寄存器符号 B A（或ACC） PSW IP P3 IE P2 SBUF SCON P1 TH1 TH0 TL1 TL0 TMOD TCON PCON DPH DPL SP P0 B寄存器 累加器 程序状态字
名 称
字节地址 F0H E0H D0H B8H B0H A8H A0H 99H 98H 90H 8DH 8CH 8BH 8AH 89H 88H 87H 83H 82H 81H 80H
FFFFH
5种中断源的中断入口地址
中断源 外部中断0 定时器0 入口地址 0003H
0030H
000BH
0023H
外部中断1
定时器1 串行口
0013H
001BH 0023H
001BH 0013H 000BH 0003H 0000H
程序存储器
2.4.2 内部数据存储器
MCS-51的内部数据存储器（RAM）单元 共有128个，字节地址为00H~7FH。MCS-51 对其内部RAM的存储器有很丰富的操作指令， 从而使得用户在设计程序时非常方便。 地址为00H~1FH的32个单元是4个通用工 作寄存器区，每个区含8个8位寄存器，编号为 R0~R7。用户可以通过指令PSW中的RS1、 RS0这二位来切换寄存器区，这种功能给用户 程序保护寄存器内容提供了极大的方便。 地址为20H~2FH的16个单元可进行共128 位的位寻址，这些单元构成了1位处理机的存 储器空间。单元中的每一位都有自己的位地址， 这16个单元也可以进行字节（8位）寻址。 地址为30H~7FH的单元为用户RAM区， 只能进行字节寻址。用于作为数据缓冲区以及 堆栈区。
2. MCS-51硬件结构
➢ XTAL1（19脚）、 XTAL2（18脚）：外接石英 晶体、微调电容或振荡信号输入引脚。
➢ RST/VPD（9脚）：复位信号输入端引脚。第 二功能为备用电源输入端。
➢ /Vpp（31脚）：读片内或片外程序存储器 选择端引脚。第二功能为编程电压输入端。
➢
：低8位地址锁存允许信号输
出引脚。第二功能为编程脉冲输入引脚；
CE R/W
D7 ~ D0
CE R/W
D7 ~ D0
CE R/W
D7 ~ D0
CE R/W
R/W CE 选中
第二节 中央处理器CPU
一、 CPU 的组成
CPU由运算器、控制器和若干特殊功能寄存器（如累加器A、B寄存器、 程序状态字寄存器PSW、堆栈指针寄存器SP、数据指针寄存DPTR等） 组成。
1.运算器 具有一般微机所不具备的位处理功能。 2.控制器 以主振频率为基准产生时钟信号，控制取指令、执行指令、 存取操作数或运算结果等操作，并向其它部件发出各种微控制信号，保 证单片机各部分能自动协调地工作。
二、 指令执行的基本过程
1.单片机在工作前，首先必须在存储器中装入程序。所谓程序，就是为了完 成某项工作，将一系列指令有序地组合，而指令则是要求单片机执行某种操作的 命令。
2 .指令分为操作码和地址码两个部分，操作码部分规定了单片机操作类型， 而地址码部分一般是直接或间接地给出了参与操作的数据的存放地址，所以地址 码也可以直接称为操作数。
第二章.MCS-51单片机的硬件结构
第一节 第二节 第三节 第四节 第五节 第六节
51单片机的硬件结构概述 中央处理器CPU 51单片机的存储器 51单片机并行输入/输出口 51单片机的复位 STC15实验箱的总线扩展
第2章-MCS-51系列单片机硬件结构概要
0023H
第2章 MCS-51系列单片机硬件结构
2.3 MCS-51单片机的存储器
二、数据存储器
1、编址与访问 MCS-51单片机片内和片外数据存储器是两个独
立的地址空间，应分别单独编址。片内数据存储器除 用户RAM外，还有特殊功能寄存器。对于51子系列， 前者有128字节，其编址00H～7FH；后者有128B，其 编址80H～FFH。第ຫໍສະໝຸດ 章 MCS-51系列单片机硬件结构
2.1 MCS-51单片机的总体结构
MCS-51系列单片机可分为两大系列：
51子系列主要有8031（片内无ROM），8051 （片内4KB的ROM），8751（4KB的EPROM）内部 用户RAM都是128B三种机型。
52子系列主要有8032（片内无ROM），8052 （片内8KB的ROM），8752（8KB的EPROM）内部 用户RAM都是256B三种机型。
2.3 MCS-51单片机的存储器
2、程序的6特殊入口地址 复位和5个中断源的
程序入口地址在MCS-51 系列单片机是固定的，用 户不能修改，这些入口地 址如表所示。
地址名称
入口地址
复位
0000H
外部中断0
0003H
定时/计数器0中断 000BH
外部中断1
0013H
定时/计数器1
001BH
串行口中断
串行通信
第2章 MCS-51系列单片机硬件结构
2.1 MCS-51单片机的总体结构
二、外部引脚说明
1、电源引脚 2、时钟引脚 3、输入/输出引脚 4、控制引脚 （1）RST/VPD （2）ALE/PROG （3）PSEN （4）EA/VPP
第2章 MCS-51系列单片机硬件结构
第2章MCS-51单片机的硬件结构
• 上电自动复位
单片机原理及应用——自动化系 单片机原理及应用——自动化系
按钮复位电路
单片机原理及应用——自动化系 单片机原理及应用——自动化系
单片机原理及应用——自动化系 单片机原理及应用——自动化系
单片机原理及应用——自动化系 单片机原理及应用——自动化系
指令时序：
◆单片机执行任何一条指令时，都可分为取指令阶段和指令执 单片机执行任何一条指令时，都可分为取指令阶段和 取指令阶段 行阶段。 行阶段。 ◆取指令阶段，PC中地址送到程序存储器，并从中取出需要执 取指令阶段，PC中地址送到程序存储器， 中地址送到程序存储器 行指令的操作码和操作数。 行指令的操作码和操作数。 ◆指令执行阶段，对指令操作码进行译码，以产生一系列控制 指令执行阶段，对指令操作码进行译码， 译码 信号完成指令的执行。 信号完成指令的执行。 ◆ALE信号是为地址锁存而定义的，以时钟脉冲1/6的频率出现， ALE信号是为地址锁存而定义的， 时钟脉冲1/6的频率出现， 信号是为地址锁存而定义的 1/6的频率出现 在一个机器周期中，ALE信号两次有效（但要注意， 在一个机器周期中，ALE信号两次有效（但要注意，在执行访 信号两次有效 问外部数据存储器的指令MOVX时 将会丢失一个ALE脉冲） 问外部数据存储器的指令MOVX时，将会丢失一个ALE脉冲） 指令MOVX 丢失一个ALE脉冲
2.5 并行I/O端口
• MCS-51单片机有4个8位的并行I/O口：P0、P1、 P2、P3。 • 每个I/O口都可以作为双向通用的I/O口，共32个 引脚。 • 每个I/O口都由输出锁存器（即特殊功能寄存器P0、 P1、P2、P3）、输出驱动器和数据输入缓冲器 组成。 • 经常用于为扩展外部存储器和I/O接口的外部总线。
单片机原理及应用——自动化系 单片机原理及应用——自动化系
按钮复位电路
单片机原理及应用——自动化系 单片机原理及应用——自动化系
单片机原理及应用——自动化系 单片机原理及应用——自动化系
单片机原理及应用——自动化系 单片机原理及应用——自动化系
指令时序：
◆单片机执行任何一条指令时，都可分为取指令阶段和指令执 单片机执行任何一条指令时，都可分为取指令阶段和 取指令阶段 行阶段。 行阶段。 ◆取指令阶段，PC中地址送到程序存储器，并从中取出需要执 取指令阶段，PC中地址送到程序存储器， 中地址送到程序存储器 行指令的操作码和操作数。 行指令的操作码和操作数。 ◆指令执行阶段，对指令操作码进行译码，以产生一系列控制 指令执行阶段，对指令操作码进行译码， 译码 信号完成指令的执行。 信号完成指令的执行。 ◆ALE信号是为地址锁存而定义的，以时钟脉冲1/6的频率出现， ALE信号是为地址锁存而定义的， 时钟脉冲1/6的频率出现， 信号是为地址锁存而定义的 1/6的频率出现 在一个机器周期中，ALE信号两次有效（但要注意， 在一个机器周期中，ALE信号两次有效（但要注意，在执行访 信号两次有效 问外部数据存储器的指令MOVX时 将会丢失一个ALE脉冲） 问外部数据存储器的指令MOVX时，将会丢失一个ALE脉冲） 指令MOVX 丢失一个ALE脉冲
2.5 并行I/O端口
• MCS-51单片机有4个8位的并行I/O口：P0、P1、 P2、P3。 • 每个I/O口都可以作为双向通用的I/O口，共32个 引脚。 • 每个I/O口都由输出锁存器（即特殊功能寄存器P0、 P1、P2、P3）、输出驱动器和数据输入缓冲器 组成。 • 经常用于为扩展外部存储器和I/O接口的外部总线。
第2章MCS-51单片机的硬件结构概要
0××00000B
特殊功能寄存器
TMOD TCON TH0
TL0 TH1 TL1 SBUF
SCON
PCON
初始状态
00H 00H 00H 00H 00H 00H ××××××××B
00H
0×××××××B
2.3 MCS-51单片机的存储器配置
• 2.3.1 程序存储器 • 2.3.2 片内数据存储器 • 2.3.3 片外数据存储器
第2章 MCS-51单片机的硬件结构
2.1 MCS-51单片机结构 2.2 单片机的复位电路设计 2.3 MCS-51单片机的存储器配置
2.1 MCS-51单片机结构
2.1.1 MCS-51单片机的组成
时钟源
时钟电路
ROM
SFR和RAM
T0 T1 定时/计数器
CPU
系统总线
并行端口
串行端口
中断系统
2．单片机复位后的状态
单片机运行出错或进入死循环时，可按复位键重新运行。21个特 殊功能寄存器复位后的状态为确定值，如表所示。
22μF +5V C1
RST
22μF +5V C1
22μF
+5V
C1
RST
RST
R1 1KΩ
8031 8051 8751
R2 200Ω R1
1KΩ
8031
8051
8751
R2
• 4、指令周期
• CPU执行一条指令所需要的时间。是以机器周期为单位的 ， CPU执行一条指令通常需要1～4个机器周期 。
MCS-51单片机各种周期的相互关系
机器周期
指令周期
机器周期
S1
S2
S3
特殊功能寄存器
TMOD TCON TH0
TL0 TH1 TL1 SBUF
SCON
PCON
初始状态
00H 00H 00H 00H 00H 00H ××××××××B
00H
0×××××××B
2.3 MCS-51单片机的存储器配置
• 2.3.1 程序存储器 • 2.3.2 片内数据存储器 • 2.3.3 片外数据存储器
第2章 MCS-51单片机的硬件结构
2.1 MCS-51单片机结构 2.2 单片机的复位电路设计 2.3 MCS-51单片机的存储器配置
2.1 MCS-51单片机结构
2.1.1 MCS-51单片机的组成
时钟源
时钟电路
ROM
SFR和RAM
T0 T1 定时/计数器
CPU
系统总线
并行端口
串行端口
中断系统
2．单片机复位后的状态
单片机运行出错或进入死循环时，可按复位键重新运行。21个特 殊功能寄存器复位后的状态为确定值，如表所示。
22μF +5V C1
RST
22μF +5V C1
22μF
+5V
C1
RST
RST
R1 1KΩ
8031 8051 8751
R2 200Ω R1
1KΩ
8031
8051
8751
R2
• 4、指令周期
• CPU执行一条指令所需要的时间。是以机器周期为单位的 ， CPU执行一条指令通常需要1～4个机器周期 。
MCS-51单片机各种周期的相互关系
机器周期
指令周期
机器周期
S1
S2
S3
第2章 MCS-51单片机硬件结构
第2章 MCS-51单片机的硬件结构
2.1 MCS-51单片机的结构和信号引脚
2.2 单片机的存储器
2.3 时钟电路与时序
2.4 复位电路
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
• 2.1 MCS-51单片机的结构和信号引脚 • 2.1.1 单片机内部结构框图
《单片机应用技术》教学课件
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
物理上分为：4个空间，即片内ROM、片外ROM
片内RAM、片外RAM 逻辑上分为: 3个空间， 即程序存储器（片内、外）统一编址 数据存储器（片内）
数据存储器（片外）
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
•
MCS-51单片机存储器结构
表2-1 P3口的第二功能
引 脚 P3.0 P3.1 P3.2 名 称 RXD TXD
INT0
INT1
功
能
串行数据接收（串行数据输入端） 串行数据发送（串行数据输出端） 外部中断0申请（低电平有效）
P3.3
P3.4 P3.5 P3.6 P3.7
外部中断1申请（低电平有效）
定时器/计数器0计数输入 定时器/计数器1计数输入 片外数据存储器写选通（低电平有效） 片外数据存储器读选通（低电平有效）
T0 T1
WR
RD
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
P1 .7 P1 .6 P1 .5 P1 .4 P1 .3 P1 .2 P1 .1 P1 .0 8051 P2 .7 P2 .6 P2 .5 P2 .4 P2 .3 P2 .2 P2 .1 P2 .0 P0 .7 P0 .6 P0 .5 P0 .4 P0 .3 P0 .2 P0 .1 P0 .0 ALE A1 5 A1 4 A1 3 A1 2 A1 1 A1 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
2.1 MCS-51单片机的结构和信号引脚
2.2 单片机的存储器
2.3 时钟电路与时序
2.4 复位电路
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
• 2.1 MCS-51单片机的结构和信号引脚 • 2.1.1 单片机内部结构框图
《单片机应用技术》教学课件
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
物理上分为：4个空间，即片内ROM、片外ROM
片内RAM、片外RAM 逻辑上分为: 3个空间， 即程序存储器（片内、外）统一编址 数据存储器（片内）
数据存储器（片外）
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
•
MCS-51单片机存储器结构
表2-1 P3口的第二功能
引 脚 P3.0 P3.1 P3.2 名 称 RXD TXD
INT0
INT1
功
能
串行数据接收（串行数据输入端） 串行数据发送（串行数据输出端） 外部中断0申请（低电平有效）
P3.3
P3.4 P3.5 P3.6 P3.7
外部中断1申请（低电平有效）
定时器/计数器0计数输入 定时器/计数器1计数输入 片外数据存储器写选通（低电平有效） 片外数据存储器读选通（低电平有效）
T0 T1
WR
RD
《单片机应用技术》教学课件
第2章 MCS-51单片机的硬件结构
P1 .7 P1 .6 P1 .5 P1 .4 P1 .3 P1 .2 P1 .1 P1 .0 8051 P2 .7 P2 .6 P2 .5 P2 .4 P2 .3 P2 .2 P2 .1 P2 .0 P0 .7 P0 .6 P0 .5 P0 .4 P0 .3 P0 .2 P0 .1 P0 .0 ALE A1 5 A1 4 A1 3 A1 2 A1 1 A1 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
第2章 MCS-51单片机硬件结构
为多功能引脚，可自动切换用作数据总线、 地址总线、控制总线和或I/O 接口外部引脚。
2．控制线
ALE：地址锁存允许 PSEN：外部程序存储器读选通
EA/VPP：程序存储器选择信号端和编程电 源输入端
2．控制线
RST/VPD：复位信号端和后备电源输入端。
输入10ms以上高电平脉冲，单片机复位。 VPD使用后备电源，可实现掉电保护。
第2章 MCS-51单片机硬件结构
一块集成了CPU、存储器和I/O接口等功能部件的芯片。 内部总线为单总线结构，地址、数据和控制三种信息分时占用内部 总线。 外部总线用于连接片外扩展存储器和I/O接口芯片。 单片机的芯片引脚为多功能引脚，以节省芯片引脚。
结构性能
(一)高可靠性、高抗干扰能力 (二)配置灵活 (三)丰富的位处理功能 (四)功能齐全 (五)系统设计简便
(二)数据存储器
1．64KB片外数据存储器空间(与扩展I/O接口共用) 2. 256B片内数据存储器: 1) 片内RAM 2) 特殊功能寄存器 SFR
(二)数据存储器
2. 256B片内数据存储器 1)片内RAM 工作寄存器区： 字节地址：00H～1FH 位寻址区： 字节地址：20H～2FH 位地址为：00H～7FH 数据缓冲区/堆栈区： 字节地址：00H～7FH 一般使用30H～7FH
物理上4个存储器地址空间：
片内/片外程序存储器空间 片内/片外数据存储器空间
逻辑上3个存储器地址空间：
64KB 程序存储器 256B 片内数据存储器 64KB 片外数据存储器
MCS-51存储器配置
(一)程序存储器
64KB 程序存储器空间 EA不同电平，选择片内或片外低 位存储单元 特殊存储单元： 复位入口:0000H 中断入口:0003H～0023H
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
RST/VPD（9）：
RST是复位信号输人端。当此 输人端保持两个机器周期( 24 个振荡周期）的高电平时，就 可以完成复位操作。 第二功能是VPD ，即备用电源 输人端。当主电源发生故障， 降低到规定的低电平以下时， vl，1。将为片内RAM提供备 用电源，以保证存储在RAM 中的信息不丢失。 单片机的复位操作使单片机进 入初始化状态，其中包括使程 序计数器PC＝0000H，这表明 程序从0000H地址单元开始执 行。 21个特殊功能寄存器复 位后的状态为确定值。。
S5
P2 P1
S6
P2 P1
S1
P2 P1
S2
P2 P1
S3
P2 P1
S4
P2 P1
S5
P2 P1
S6
P2 P1
S1
P2 P1
S2
读下一个操作码 （丢弃）
P1 P2 P1 P2 P1 P2
S1
S2
S3
S4
S5
S6
S1
（a） 单字节，单周期指令 例：MOV A R1
读操作码
P1 P2 P1 P2 P1 P2 P1 P2
CPU执行一条指令所需要的时间。是以机器周期 为单位的 ，CPU执行一条指令通常需要1～4个机器周 期 。
MCS-51单片机各种周期的相互关系
指令周期 机器周期 S1 机器周期
XTAL2 (OSC)
S4 S3 S4 S5 S6 S1 S2 S3 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P2
思考题：一条指令如何执行？
存入指 令寄存 器寄存
指令译码器译码 由定时与控制电路产生一系列控制信号
通道0驱动器 VCC (+5V) RAM地址 锁存器
通道2驱动器
RAM
通道0锁 存器
通道2锁 存器
ROM/ EPROM 程序地址寄存器
GND
B寄存器
ACC TMP2
ALU
堆栈指针SP
缓冲器
TMP1
PCON SCON TMOD TCON TH0 TL0 TH1 TL1 SBUF(TX/RX) IE IP 中断、串行口和定时器逻辑 PC递增器 程序计数器PC０ 驱动器 DPTR指针 通道1锁存器 通道1驱动器 通道3锁存器 通道3驱动器
P0.0--P0.7(39-32)：双向I/O口P0.
第二功能是在访问外部存储器时，可分时用作低8位 地址和8位数据线；在对8751编程和校验时，用于数 据的输人／输出。 PO口能以吸收电流的方式驱动8个LS型TTL负载 Pl. 0--Pl. 7(1-8)：双向I/O口Pl。 P1口能驱动（吸收 或输出电流)4个LS型TTL负载。 在对EPROM编程和程序验证时，它接收低8位地址。 在8052单片机中P1. 0还用作定时器2的计数触发输人 端T2，P1. 1还用作定时器2的外部控制端T2EX。
堆栈指针SP
缓冲器
振荡器
XTAL1
P1.0～P1.7
P3.0～P3.7
图2-2 MCS-51片内总体结构框图
返回本节
3、单片机时钟电路及CPU基本时序
单片机时钟电路通常有两种形式： 1．内部振荡方式：MCS-51单片机片内有一个 用于构成振荡器的高增益反相放大器，引脚 XTAL1和XTAL2分别是此放大器的输入端和输 出端。把放大器与作为反馈元件的晶体振荡器 或陶瓷谐振器连接，就构成了内部自激振荡器 并产生振荡时钟脉冲（如图2-10所示）。 2．外部振荡方式：外部振荡方式就是把外部 已有的时钟信号引入单片机内 （如图2-11所 示）。
通道2锁 存器
ROM/ EPROM
GND
程序地址寄存器
B寄存器 ACC TMP2 ALU PSEN ALE RST EA 定时 和 控制 逻辑 指 令 寄 存 器 指 令 译 码 器 PSW TMP1 PCON SCON TMOD TCON TH0 TL0 TH1 TL1 SBUF(TX/RX) IE IP 中断、串行口和定时器逻辑 PC递增器 程序计数器PC０ 驱动器 DPTR指针 通道1锁存器 通道1驱动器 XTAL2 通道3锁存器 通道3驱动器
S2
振荡周期 时钟周期
思考题：若采用12MHZ晶振，各周期是多少？
振荡周期＝1/fosc=1/12MHZ=0.0833us
二、CPU执行指令时序
S1 XTAL2 (OSC) ALE 读操作码
P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1
S2
P2 P1
S3
P2 P1
S4
P2 P1
PC递增器 程序计数器PC０ 驱动器 DPTR指针
EA
XTAL1
通道1锁存器 通道1驱动器
通道3锁存器 通道3驱动器
振荡器
XTAL2
P1.0～P1.7
P3.0～P3.7
图2-2 MCS-51片内总体结构框图
思考题
1、ALU的功能是什么？解释ADD A，#24H。 2、 ALU的两个输入端的操作数来自何处？ 3、暂存寄存器TMP起作用？ 4、什么总线？有何特点？什么是内部总线？ 什么是外部总线？（P7） 5、什么是缓冲器？工作原理？
1）、ALU功能：用来完成二进制数的算术四则运算 和值的逻辑运算。并通过对运算结果的判定，影响 程序状态字寄存器PSW相关位的状态。 2）ACC ：8位专用寄存器，作ALU的一个输入端， 同时ALU的输出运算结果也送到ACC，最忙。
通道0驱动器 VCC (+5V) RAM地址 锁存器
通道2驱动器
RAM
SFR和RAM
ROM
定时/计数器
CPU
系
统
总
线
并行端口
串行端口
中断系统
P0 P1 P2 P3
TXD RXD
INT0 INT1
图2-1 MCS-51单片机基本结构示意图
MCS-51单片机的基本组成
（1）一个8位微处理器CPU。 （2）数据存储器RAM和特殊功能寄存器SFR。 （3）内部程序存储器ROM。 （4）两个定时/计数器，用以对外部事件进行 计数，也可用作定时器。 （5）四个8位可编程的I/O（输入/输出）并行 端口，每个端口既可做输入，也可做输出。 （6）一个串行端口，用于数据的串行通信。 （7）中断控制系统。 （8）内部时钟电路。
PSEN
(29)：
它是外部程序存储器ROM的读选通信号。在执行访 问外部ROM指令时，会自动产生PSEN信号；而在访 问外部数据存储器RAM或访问内部ROM时，不产生 PSEN信号。
EA / VPP（31)：
访问外部存储器的控制信号。
当EA高电平时，访问内部程序存储器；但当程序计 数器PC的值超过OFFFH（对8051/80051/8751)或1 FFFH（对8052)时，将自动转向执行外部程序存储器 内的程序。 当EA保持低电平时，只访问外部程序存储器，不管 是否有内部程序存储器。 第二功能VPP为对8751片内EPROM的21 V编程电源 输入。
在访问外部存储器时，用来锁存由PO口送出的低8 位地址信号。在不访问外部存储器时，ALE以振荡频 率1／6的固定速率输出脉冲信号。因此它可用作对外 输出的时钟。但要注意，只要外接有存储器,ALE端输 出的就不再是连续的周期脉冲信号。
第二功能 PROG 用于对8751片内EPROM编程的脉冲输 人端。
通道0锁 存器 内部总线
通道2锁 存器
ROM/ EPROM 程序地址寄存器
GND
B寄存器
ACC TMP2 TMP1
ALU PSW
堆栈指针SP
缓冲器
运算器
PSEN ALE RST 定时 和 控制 逻辑 指 令 寄 存 器 指 令 译 码 器
PCON SCON TMOD TCON TH0 TL0 TH1 TL1 SBUF(TX/RX) IE IP 中断、串行口和定时器逻辑
3、单片机时钟电路及CPU基本时序
振荡器输出信号
向CPU提供两相时钟信号
一、机器周期、状态、振荡周期
一个机器周期=6个状态=12个振荡周期
1、振荡周期：振荡器输出的振荡时钟脉冲信号的周 期。单片机以晶体振荡器的振荡周期(或外部引入的 时钟周期)为最小的时序单位，片内的各种微操作都 以此周期为时序基准。 2、时钟周期：又称状态周期、状态时间S，是振 荡周期的两倍。分为P1、P2节拍。 P1节拍通常完 成逻辑操作， P2节拍通常完成内部寄存器间数据 传送。
PSEN ALE RST
定时 和 控制 逻辑
指 令 寄 存 器
指 令 译 码 器
PSW
EA
XTAL1
振荡器
XTAL2
P1.0～P1.7
P3.0～P3.7
图2-2 MCS-51片内总体结构框图
P0.0～P0.#43;5V) RAM地址 锁存器
通道2驱动器
RAM
通道0锁 存器
P3口的每条引脚都有各自的第二功能，详见2. 6节。
2．控制线 ALE：地址锁存允许信号端 PSEN：外部程序存储器读 选通信号端 EA/VPP：程序存储器选择信 号端和编程电源输入端 RST/VPD（9）：
RST是复位信号输人端
8031 8051 8751
ALE/ PROG（30)： ALE是地址锁存允许信号
P2. 0--P2. 7(21-28）：双向I/O口P2。P2口可以驱动 （吸收或输出电流）4个LS型TTL负载。 第二功能是在访问外部存储器时，输出高8位地址。 在对EPROM编程和校验时，它接收高位地址。 P3．0--P3.7(10-17）：双向I/O口P3。P3口能驱动（吸 收或输出电流）4个LS型TTL负载。
3）程序状态字寄存器PSW