第三章 逻辑门电路的一般特性(1)2015 [兼容模式] (1)
第3章逻辑门电路(免费阅读)
则，扇出系数为10。
§3.2 半导体器件的开关特性
对应于有触点开关的“断开”和“闭合”。
1、二极管
• 正向导通，相当于开关闭合。
• 反向截止，相当于开关断开。
2、三极管
c
c
D
b
b
G
e
e
S
PNP
NPN
3、MOS管(场效应管）P增强型
• 设计时留有余地，保证电路或系统正常运行。 • 实际工程中，若IOH和IOL不相等，则
NOL≠NOH 通常取二者中的最小值。 • 对于CMOS门电路，所带负载类型不同时，扇出 系数不同。 当负载为CMOS门时，其输入电容不 容忽视。
例：计算下列情况的CMOS门电路的扇出系数。
1、负载为CMOS门。1）保证其输出高电平为4.9V。 此时IOH=-20uA， IOL=20uA， IIH=1uA， IIL=-1uA； （负号表示从器件流出，正号表示流入器件） 2）允许其输出电平降至TTL门的3.84V。此时，
§3.1 逻辑门电路的一般特性
逻辑器件的数据手册一般提供门电路的电 压传输特性、输入和输出高、低电压、噪声 容限、传输延迟时间和功耗等技术参数。
一、输入和输出的高、低电平
不同系列的逻辑电路，输入和输出对应的电压
范围也不同。
74HC系列CMOS门（工作电压为5V时）：
• 输入电压：VIH：3.5~5.0 V VIH(min) VIL：0~1.5 V VIL(max)
全电：逻辑“1”为VDD，逻辑“0”为VSS。 • 高输入阻抗—CMOS电路的输入阻抗大于108Ω,一般
可达1010Ω。 • 高扇出能力—CMOS电路的扇出能力大于50。 • 低输入电容—CMOS电路的输入电容一般不大于5PF。 • 宽工作温度范围—陶瓷封装为- 55℃ ~ 125℃；
逻辑门电路概述
数字电子技术
数字电子技术
逻辑门电路概述
逻辑门电路中，用逻辑1和0来分别表示电路中高、 低电平的逻辑赋值方式，称为正逻辑；反之，用逻辑 1表示低电平，用逻辑0表示高电平的逻辑赋值方式， 称为反逻辑。目前，数字系统大都采用正逻辑工作， 本课程也采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、 截止（即开、关）两种工作状态，分别获得电路中的高、低电 平。
类型 参数 电源电压范围/V 电源最大电压额定值/V
4000B 3～18
20
74HC 2～6
7
74HCT 2～6 7
74LVC 1.2～3.6
6.5
74AUC 0.8～2.7
3.6
表2-1 几种CMOS集成电路的电源电压范围 和电源最大电压额定值
CMOS是数字逻辑电路的主流工艺技术，但CMOS技术却不 宜用在射频和模拟电路中。BiCMOS集成电路是一种兼具Bipolar （双极性）工艺与CMOS工艺优势的电子器件，它具有双极工艺 高跨导、强负载驱动能力和CMOS器件高集成度、低功耗的优点， 既可用于数字集成电路，也可用于模拟集成电路。因此， BiCMOS技术主要用于高性能集成电路的生产。
双极型集成电路 单极型集成电路
1.பைடு நூலகம் 双极型集成电路
新型的TTL使用肖特基势垒二极管（SBD），可以避免 双极结型晶体管（BJT）工作在饱和状态，从而提高了工作 速度。
ECL也是一种双极型数字集成电路，其基本器件是差分 对管。在饱和型TTL电路中，晶体三极管作为开关在饱和区 和截至区切换，其退出饱和区所需的时间较长。而ECL电路 中晶体三极管不工作在饱和区，因此工作速度极高。
（2）数字信号的加密处理的比模拟信号容易得多， 以话音信号为例，经过数字变换后的信号可用简单 的数字逻辑运算完成信息的加密、解密处理。 （3）数字信号的形式和计算机所用信号一致，都 是二进制代码，因此便于与计算机联网，也便于用 计算机对数字信号进行存储、处理和交换。
数字电路-逻辑门电路
驱动门
负载门
&
&
4. IIL低电平输入电流 输入短路电流：
1 &
IIL mA
< 0.4mA
5.高电平输入电流：IIH
1 mA IIH
&
< 20μA
6.开门电平和关门电平：
与非门一输入端Vi ，其余各输入端“1”
VON: Vi由小变大，VO ↘ 到VOL时对应的Vi。 1.3V左右
VOFF:Vi由大变小，VO ↗ 到VOH时对应的Vi。 1.0V左右
第三章 逻辑门电路
前面：基本逻辑运算（逻辑门）做为黑匣子，只关心 输入、输出间的逻辑关系
本章：打开黑匣子，了解内部结构、工作原理，掌握外特性。
两大类结构逻辑门电路：TTL、CMOS
3.2 TTL逻辑门电路
3.2.1 BJT的开关特性 1、BJT的静态开关特性
iB ≈ 0 , iC ≈ 0
截止状态
-2V 0.3V
3.6V
T1
T2
0.7V
Re2 全导通，2.1V
VCC
Rc4
截止
T4
D 0.2V vO =0.2V
T3
负载
实现了：
输入高，
输出低
饱和
0.9V Rb1
vI
T1
0.2V
Rc2 T2
导通需2.1V
Re2
截止 实现了：输入低，输出高
VCC
0.7V Rc4
T4
导通
D vO ≈5V-1.4V
T3 负载 =3.6V
T2A或T2B将饱和， T3饱和，T4截止， 输出为低电平。
逻辑表达式
L A B
补充： TTL与非门的参数 （3.1.2逻辑电路的一般特性）
电路基础原理逻辑门电路的原理与特性
电路基础原理逻辑门电路的原理与特性电路是电子技术中最基础的概念之一，它是由电子元件（例如电阻、电容、电感等）组成的路径，用于控制电流的流动。
而在电路中，逻辑门电路则扮演着至关重要的角色。
本文将探讨逻辑门电路的基本原理和特性。
逻辑门电路是由逻辑门组成的电路，逻辑门是一种将输入信号转换为输出信号的电子元件。
常见的逻辑门有与门、或门、非门、异或门等。
每个逻辑门都有特定的逻辑功能，根据输入信号的布尔代数关系，产生相应的输出信号。
逻辑门电路广泛应用于计算机、通信、数字电子等领域，为电子系统的正确运行提供了必要的逻辑控制。
一、与门与门是最简单的逻辑门之一，它只有两个输入端和一个输出端。
当且仅当两个输入端同时为高电平时，输出端才会产生高电平信号，否则输出端将保持低电平。
与门的逻辑功能符合布尔代数中的“与”运算。
在数字电路中，与门常用于控制信号的分析和处理，例如判断两个信号是否同时满足某一条件。
二、或门或门是另一种常见的逻辑门，它也有两个输入端和一个输出端。
当任意一个输入端为高电平时，输出端便会产生高电平信号。
只有当两个输入端同时为低电平时，输出端才会保持低电平。
或门的逻辑功能符合布尔代数中的“或”运算。
在数字电路中，或门广泛应用于数据的合并和选择，例如多路选择器的设计。
三、非门非门是最简单的单一输入逻辑门，也称为反相器。
它只有一个输入端和一个输出端。
当输入端为高电平时，输出端产生低电平信号；当输入端为低电平时，输出端产生高电平信号。
非门的逻辑功能符合布尔代数中的“非”运算。
非门常用于信号的取反和逻辑电路的设计。
四、异或门异或门是比较有特殊性的逻辑门，它有两个输入端和一个输出端。
当两个输入端相同时，输出端为低电平；当两个输入端不同时，输出端为高电平。
异或门的逻辑功能符合布尔代数中的“异或”运算。
异或门经常用于数字电路中的错误检测和纠正。
逻辑门电路的特性还涉及到功耗、时序、稳定性等因素。
功耗是指逻辑门在工作过程中消耗的能量，由于电力资源的限制，功耗的降低对电路设计来说十分重要。
数字逻辑电路的特点
数字逻辑电路的特点
数字逻辑电路是由逻辑门、触发器、计数器等元件按照一定的逻辑功能和连接关系组成的电路。
它具有以下特点：
1. 二进制输入输出：数字逻辑电路的输入和输出信号都以二进制形式表示，只有两个状态（0和1）。
这大大简化了信号的
处理和传输。
2. 确定性：数字逻辑电路的运算过程是确定的，根据特定的逻辑规则进行操作。
对于相同的输入，始终得到相同的输出。
3. 可靠性：由于数字逻辑电路中只有两种状态，电路的工作状态更加稳定可靠。
数字信号可以通过正定低音噪声的方式进行传输和处理，从而降低误差率。
4. 可编程性：数字逻辑电路可以通过对逻辑门的布尔函数进行编程，实现不同的逻辑功能。
这使得数字逻辑电路具有较强的灵活性和可扩展性。
5. 高集成度：数字逻辑电路可以通过集成电路技术实现高度集成，将多个逻辑门或其他元件集成到同一芯片上。
这样可以大大提高电路的集成度和运算速度。
6. 低功耗：数字逻辑电路在计算机和其他数字设备中广泛应用，因为它们的功耗较低。
与模拟电路相比，数字逻辑电路不需要进行放大和滤波等复杂的处理，从而节省了能量消耗。
总的来说，数字逻辑电路具有简单、稳定、灵活、可靠、高效等特点，为计算机和其他数字设备提供了强大的计算和控制能力。
逻辑门电路 数字电路知识点汇总
第3章 逻辑门电路门电路是构成各种复杂集成电路的基础，本章着重理解TTL 和CMOS 两类集成电路的外部特性：输出与输入的逻辑关系，电压传输特性。
1. TTL 与CMOS 的电压传输特性 开门电平ON V —保证输出为额定低电平 时所允许的最小输入高电平值在标准输入逻辑时，ON V ＝1.8Ｖ关门OFF V —保证输出额定高电平90%的情况下，允许的最大输入低电平值，在标准输入逻辑时，OFF V ＝0.8ＶIL V —为逻辑0的输入电压 典型值IL V ＝0.3Ｖ IH V —为逻辑１的输入电压 典型值IH V ＝3.0Ｖ OH V —为逻辑１的输出电压 典型值OH V ＝3.5Ｖ OL V —为逻辑0的输出电压 典型值OL V ＝0.3Ｖ对于TTL ：这些临界值为V V OH 4.2min =，V V OL 4.0max = V V IH 0.2min =,V V IL 8.0max = 低电平噪声容限：IL OFF NL V V V -= 高电平噪声容限：ON IH NH V V V -=例：74ＬＳ00的V V OH 5.2min =）（ V V OL 4.0(=出最小） V V IH 0.2min =）（ V V IL 7.0max =）（它的高电平噪声容限 ON IH NH V V V -=＝3－1.8＝1.2Ｖ 它的低电平噪声容限 IL OFF NL V V V -=＝0.8－0.3＝0.5ＶV IOFF V ONV NHIL V2.TTL与COMS关于逻辑0和逻辑1的接法74ＨＣ00为CMOS与非门采用+5Ｖ电源供电，输入端在下面四种接法下都属于逻辑0①输入端接地②输入端低于1.5Ｖ的电源③输入端接同类与非门的输出电压低于0.1Ｖ④输入端接10ΩK电阻到地74LS00为TTL与非门，采用+5Ｖ电源供电，采用下列4种接法都属于逻辑1①输入端悬空②输入端接高于2Ｖ电压③输入端接同类与非门的输出高电平3.6Ｖ④输入端接10ΩK电阻到地。
【资料】逻辑门电路(精)汇编
D
G S
N增强型
D
D
G
G
S P耗尽型
S N耗尽型
场效应管与晶体管的比较
双极型三极管
单极型场效应管
载流子
控制方式
类型
放大参数 输入电阻
输出电阻 热稳定性 制造工艺 对应电极
电子和空穴两种载 流子同时参与导电
电流控制
NPN和PNP
20~200
102 ~104较低
rce很大
差 较复杂 B—E—C
电子或空穴中一种 载流子参与导电
电压控制 N沟道和P沟道
gm 1~5mA/V
107 ~11 04较高
rds很大
好 简单，成本低
G—S—D
§3.3 集成门电路
◆ 集成逻辑门主要有CMOS系列和TTL系列两大类， 目前CMOS系列已成为占主导地位的逻辑器件。
◆ CMOS（Complementary Metal Oxide Semiconductor， 互补金属氧化物半导体）系列集成逻辑门电路由 NMOS管和PMOS管构成。
噪声容限值越大，抗干扰能力越强。
vO
1
vI
1
驱动门
负载门
VDD VOH(min)
VNH
• 输入高电平噪声容限： VNH=VOH(min)-VIH(min)
VIH(min)
VIL(max)
VNL
VOL(max)
• 输入低电平噪声容限： VNL=VIL(max)-VOL(max)
三、扇入、扇出系数
前后级之间电流的联系。
解：1）NOH=IOH/IIH=4/0.02=200 NOL=IOL/IIL=4/0.4=10
则，扇出系数为10。
深入详解逻辑门电路
基于可编程逻辑阵列的实现
可编程逻辑阵列（PLA）是一种 可编程的集成电路，通过编程可 以实现任意复杂的数字逻辑电路。
PLA由多个可编程的逻辑宏单元 组成，通过宏单元的组合可以实
现各种逻辑功能。
PLA具有高集成度、高可靠性、 低功耗等特点，广泛应用于数字
系统设计。
06 逻辑门电路的性能参数
电压和电流参数
锁存器在电路中起到暂存数据的作用， 可以用于实现数据总线、地址总线等。
锁存器通常由多个与门、非门和或非 门组成，通过控制信号控制数据的存 储和输出。
05 逻辑门电路的实现
基于晶体管的实现
晶体管作为基本电子元件，具 有开关特性，可以用于实现逻 辑门电路。
基本逻辑门电路如与门、或门、 非门等都可以通过晶体管组合 实现。
静态功耗
指逻辑门电路在没有输入信号时的功耗，主 要由电路内部的漏电流产生。
动态功耗
指逻辑门电路在执行逻辑操作时的功耗，主 要由输入和输出电流以及电压的变化产生。
THANKS FOR WATCHING
感谢您的观看
控制电路
逻辑门电路也广泛应用于各种 控制电路中，如电机控制、灯
光控制、报警系统等。
02 基本逻辑门电路
AND门
总结词
当所有输入都为高电平时，输出才为高电平。
详细描述
AND门是逻辑门电路中的基本门之一，其输出信号仅在所有输入信号都为高电 平时才为高电平。在电路实现中，通常使用与门芯片来实现AND门的逻辑功能。
深入详解逻辑门电路
contents
目录
• 逻辑门电路概述 • 基本逻辑门电路 • 复合逻辑门电路 • 特殊逻辑门电路 • 逻辑门电路的实现 • 逻辑门电路的性能参数
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-逻辑门电路【圣才出品】
第3章逻辑门电路3.1复习笔记一、MOS逻辑门电路1．逻辑电路的一般特性（1）输入和输出的高、低电平数字电路中的高、低电压常用高、低电平来描述，并规定在正逻辑体制中，用逻辑1和0分别表示高、低电平。
当逻辑电路的输入信号在一定范围内变化时，输出电压并不会改变，因此逻辑1和0对应一定的电压范围。
（2）噪声容限噪声容限表示门电路的抗干扰能力。
在数字系统中，各逻辑电路之间的连线可能会受到各种噪声的干扰，这些噪声会叠加在工作信号上，只要其幅度不超过逻辑电平允许的最小值或最大值，则输出逻辑状态不会受影响。
通常将这个最大噪声幅度称为噪声容限。
（3）传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间。
（4）功耗①静态功耗当电路的输出没有状态转换时的功耗。
静态时，CMOS电路的电流非常小，使得静态功耗非常低。
②动态功耗CMOS电路在输出发生状态转换时的功耗，它主要由两部分组成：a ．由于电路输出状态转换的瞬间，其等效电阻比较小，从而导致有较大的电流从电源VDD 经CMOS 电路流入地；b ．由于CMOS 管的负载通常是电容性的，因此当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，这个过程将增加电路的损耗。
（5）延时-功耗积理想的数字电路或系统，要求它既速度高，同时功耗低。
用符号DP 表示延时-功耗积：pd DDP t P 式中，pd t 为传输延迟时间，D P 为门电路功耗。
DP 值越小，特性越理想。
（6）扇入数和扇出数门电路的扇入数取决于它的输入端的个数。
门电路的扇出数指其在正常工作情况下，所能带同类门电路的最大数目。
考虑如下两种情况：①拉电流工作情况负载电流从驱动门流向外电路，输出为高电平的扇出数表示：②灌电流工作情况负载电流从外电路流入驱动门，驱动门所能驱动同类门的个数：2．MOS 开关及等效电路（1）MOS 管开关特性图3-1（a ）为N 沟道增强型MOS 管构成的开关电路。
3逻辑门电路
3V 0.7V
3V
0V 0.7V
2024/7/3
3V
3V 3.7V
2
3. 逻辑赋值并规定高低电平
用逻辑1表示高电平（此例为≥+3V） 用逻辑0表示低电平（此例为≤0.7V）
4. 真值表
A
B
0V
0V
0V
3V
3V
0V
3V
3V
2024/7/3
表3-2 二极管与门的真值表
F 0.7V 0.7V 0.7V 3.7V
门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑 门电路。实现与运算的叫与门，实现或运算的叫或 门，实现非运算的叫非门，也叫做反相器，等等。
分立元件门电路和集成门电路:
分立元件门电路：用分立的元件和导线连接起
来构成的门电路。简单、经济、功耗低，负载差。
集成门电路：把构成门电路的元器件和连线都
5V±5%
5V±10%
2024/7/3
45
不同系列TTL门电路的比较
系列 参数
54/74 标准
54H/74H 高速
54S/74S 肖特基
tpd/ns
10
6
4
P/门/mw
10
22.5
20
系列 参数
tpd/ns
P/门/mw
54LS/74LS 低功耗肖特基
10
2
54ALS/74ALS 低功耗肖特基高速
4
2024/7/3
11
1.电路结构
+5V
R1
R2
R4
3k
750 100
A
B C
b1 c1 T1
T2 T3
T4
逻辑门电路分类与特点
逻辑门电路分类与特点在数字电路设计中，逻辑门电路是基础而重要的组成部分。
通过不同类型的逻辑门电路，我们可以实现各种复杂的数字逻辑功能。
本文将介绍逻辑门电路的分类和各自的特点。
第一类：与门（AND Gate）与门是最基本的逻辑门之一，它需要所有输入信号同时为高电平时，输出才为高电平。
与门的符号通常为“∧”。
与门电路由两个或多个输入和一个输出组成，其真值表如下：| A | B | Y ||---|---|---|| 0 | 0 | 0 || 0 | 1 | 0 || 1 | 0 | 0 || 1 | 1 | 1 |第二类：或门（OR Gate）或门也是一种基本的逻辑门类型，它的输出在任何一个或多个输入信号为高电平时，就会为高电平。
或门的符号通常为“∨”。
或门电路同样由两个或多个输入和一个输出构成，其真值表如下：| A | B | Y ||---|---|---|| 0 | 1 | 1 || 1 | 0 | 1 || 1 | 1 | 1 |第三类：非门（NOT Gate）非门也被称为反相器，它只有一个输入和一个输出。
当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
非门的符号通常为“¬”。
非门的真值表如下：| A | Y ||---|---|| 0 | 1 || 1 | 0 |第四类：异或门（XOR Gate）异或门是一种特殊的逻辑门类型，当输入信号相同时，输出为低电平；当输入信号不同时，输出为高电平。
异或门的符号通常为“⊕”。
异或门电路由两个输入和一个输出构成，其真值表如下： | A | B | Y ||---|---|---|| 0 | 0 | 0 || 1 | 0 | 1 || 1 | 1 | 0 |第五类：与非门（NAND Gate）与非门是与门和非门的组合，当所有输入都为高电平时，输出为低电平，否则输出为高电平。
与非门的符号通常为“↑”。
与非门电路由两个或多个输入和一个输出构成，其真值表如下：| A | B | Y ||---|---|---|| 0 | 0 | 1 || 0 | 1 | 1 || 1 | 0 | 1 || 1 | 1 | 0 |第六类：或非门（NOR Gate）或非门是或门和非门的组合，只有当所有输入都为低电平时，输出才为高电平，否则输出为低电平。
电路基础原理理想逻辑门与逻辑门的特性
电路基础原理理想逻辑门与逻辑门的特性在电路设计领域中，逻辑门是非常重要的基本组件。
逻辑门可以将输入的电信号进行相应的逻辑操作，并产生输出信号。
具体来说，逻辑门可以对输入信号的真假进行逻辑判断，并产生一个相应的输出信号。
理想逻辑门是一种理论上的概念，可以认为是逻辑门的最理想化形式。
理想逻辑门具有以下特性：1. 零电平和一电平的定义明确：在理想逻辑门中，零电平和一电平被清晰地定义为两个不同的电压值。
一个给定的输入电信号只能被正确地判定为零电平或一电平，而不能在判断过程中出现模糊或不明确的情况。
2. 高速响应：由于理想逻辑门是一种理论上的概念，并不受实际电路元件和其他因素的限制，因此可以实现高速的响应速度。
在理想逻辑门中，输入信号的变化能够被立即感知并产生相应的输出信号。
3. 高抗噪性：在实际电路设计中，电信号可能会受到各种干扰和噪声的影响，这些干扰和噪声可能会导致逻辑门的误判或输出信号的波动。
然而，在理想逻辑门中，由于其特殊的设计和制造工艺，能够抵御各种噪声和干扰的影响，达到高抗噪性的效果。
4. 无功耗：理想逻辑门在工作过程中不会产生任何功耗，所有的输入信号将被精确地转化为对应的输出信号。
这意味着在理想逻辑门中，输入电信号的功率完全转化为输出信号的功率，没有能量的损耗。
5. 理想逻辑门具有无限的输入和输出电阻：在理想逻辑门中，输入电阻和输出电阻都是无限大，即输入信号不会对逻辑门产生任何影响。
然而，真实世界中的逻辑门并不完全符合理想逻辑门的特性。
实际上，逻辑门的制造和设计受到许多因素的制约。
比如，电子元器件的物理特性、电路的布局和环境条件等都会对逻辑门的性能产生一定的影响。
当然，随着科技的不断进步与发展，逻辑门的设计和制造技术也在不断改进，越来越接近理想逻辑门的特性。
在实际电路设计中，我们需要研究和分析逻辑门的特性，了解其输入输出关系和判断逻辑，并根据具体应用需求选择合适的逻辑门。
常见的逻辑门包括与门、或门、非门、异或门等。
第三章逻辑门电路
➢ 电路类型TTL数字集成电路约有400多个品种，大致可以分为以下几类： 门电路、译码器/驱动器、触发器、计数器、移位寄存器、单稳/双稳电路和多谐
振荡器、 加法器、乘法器、奇偶校验器、 码制转换器、线驱动器/线接收器、多路 开关、存储器
2020/4/21
6
CMOS集成电路
➢ CMOS，全称Complementary Metal Oxide Semiconductor，即互补金属
2020/4/21
26
2020/4/21
27
VDS增加到使VGD=VGS－VDS =VT时， 导电沟道在靠近漏极的一点刚开始出现夹断，称为预夹断。 此时的漏极电流ID 基本饱和。
VDS继续增加使VGD=VGS－VDS ＜VT
导电沟道夹断的区域向源极方 向延伸，对应特性曲线的饱和 区，VDS增加的部分基本降落 在随之加长的夹断沟道上， ID基本趋于不变。
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
2020/4/21
11
注意：
1. VH 和 VL都是对具体门输入／输出高、低电平电压值的要 求。
2. 在正逻辑体制中，用逻辑1和0分别表示高、低电平。 3. 高电平表示逻辑状态1，低电平表示逻辑状态0，一种状态
74LS系列
74AS系列
2020/4/21
74ALS
9
3.1.2 逻辑电路的一般特性
▪ 输入和输出的高、低电平 ▪ 噪声容限 ▪ 传输延迟时间 ▪ 功耗（静态和动态） ▪ 延时–功耗积 ▪ 扇入数与扇出数
2020/4/21
10
1. 输入和输出的高、低电平
1输出 0输出
逻辑门电路ppt课件
第3章 逻辑门电路
3.2.1 TTL系列门电路 ◆ TTL（晶体管—晶体管逻辑）门电路只制成单片集成电路。输入级由多发射极晶体管构成， 输出级由推挽电路（功率输出电路）构成。标准TTL与非门如下图所示。
◆ 标准TTL与非门
◆ 电路工作原理
1. 电路组成 2. 逻辑关系 当当3一个个发发射射极极都或接3高个电发平射（极A都、接B、低C电都平 接导通（定U通，+B工A25≈（则、V作0）.有倒B2在V、时置饱，C，工接和晶T作地导体1的状）通 管集态，状T电2）多态必结至发，定处使射其截于T极集止正2晶电，、向体使极T偏4管T电饱置3T饱压和而1一和导 导U通B4，≈0而.7VT，4截U止CE，S2≈输0出.2V端L 为高电平。 UB3≈0.9V，T3截止，UL≈0
带灌电流负载特性:与非门输出uO为低电平 时，带灌电流负载。当输入都为高电平时， 与非门的V2、V5饱和导通，输出uO为低电平 UOL，这时，各个外接负载门的输入低电平电 流都流入（即灌入）V5的集电极，形成了输 出低电平电流。当外接负载门的个数增加时， 流入V5集电极的电流随之增大，输出低电平 稍有上升，只要不超过输出低电平允许的上 限值，与非门的正常逻辑功能就不会被破坏。 设与非门输出低电平时，允许V5最大集电极 电流为ＩOL（max），每个负载门输入低电 平电流为ＩIL时，则输出端外接灌电流负载 门的个数NOL为。NOL＝IOL（max）/IIL
第3章 逻辑门电路
第3章 逻辑门电路
一、学习目的
逻辑门电路是构成数字电路的基本单元。要从内部结构上认识了解逻辑门电路的基本构造和性能 特点，了解逻辑门电路的逻辑关系用分立元件是如何实现的，了解集成门电路的分类和各类集成 逻辑门电路的工作特点及主要参数。
第3章逻辑门电路PPT 共126页
电位被钳 在2.1V
全反偏
“1” A B C
R1 3k
b1 c1 T1
+5V
R2
R4
1V
T2 T3
T4
R5
截止
F
全导通
T5
R3
（2-24）
全反偏
“1” A
B C
R1 3k
R2
b1 c1 T1
T2
逻辑关系：全1则0。
R3
+5V
uF =0.3V F
T5
饱和
输入、输出的逻辑关系式： F ABC
（2-25）
RP的临界值可计算如下：
1.4V=
R1RPRP(5 - V be1)
=
4 . 3 RP R1 RP
RP=1.4KΩ（R1=3K Ω）为安全起见，如要求输入等 效为低电平时，对TTL门电路应使RP小于1 K Ω； 如要求输入等效为高电平时，对TTL门电路应使RP 大于2K Ω。
（2-39）
例能3正.5确.3地综在传合图送以3到上.5.门两20G种所2的情示输况的入，电端应路，取中要R，P求为≤0v保.o618证=KV门OHG时1输vI2出≥V的IH高（、min低），电平 vO1=VOL也时就，是v说I2≤GV1I和L（Gm2a之x）间，的试串计联算电RP阻的应最小大于允许值是多少？已知 G1和G26均80为7，4系否列则反当相vO器1=V，OLV时C可C=能5超V，过VVILO（H=m3ax.）4V， VOL=0.2V， VIH（min）=2.0V， VIL（max）=0.8V。 G1和G2的输入特性和输出特性 见图3.5.12和图3.5.14、图3.5.16。
（2-27）
1. 输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL=0.3V 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章逻辑门电路
u逻辑门电路的一般特性
u半导体二极管及其基本电路（模拟第三章）
u半导体三极管BJT（模拟4.1）
u MOS管（模拟5.1）
u
基本逻辑门电路
u MOS逻辑门电路
u TTL逻辑门电路
u正负逻辑的概念
u逻辑门电路使用中的几个实际问题
本章的重点：一般特性；各种器件及门电路的外部特性。
内部工作原理作为了解内容。
条输入信号满足一定条件时，门开启，
开门状态：一、什么是门电路？——用来实现基本逻辑运算和复合逻辑运算的单元电路。
（门电路是数字电路最为基本的逻辑单元）
§3.1逻辑门电路的一般特性
件开关
允许信号通过。
关门状态：输入信号条件不满足，门关闭，
信号通不过。
与门、或门、非门、与非门、或非门、与或非门、异或门等。
门
因此门电路的输出和输入之间存在着一定的逻辑关系。
不同的门电路，输出与输入之间的逻辑关系也不同，如：
二、数字集成电路的分类 1.按工艺结构区分：
•54/74系列•54H/74H 系列•54LS/74LS 系列TTL 电路逻辑门电路的一般特性
•54AS/74AS 系列•54ALS/74ALS 系列IIL 电路ECL 电路HTL 电路CMOS 电路NMOS 电路PMOS 电路
BiMOS 型
MOS 型双极型
•54HC/74HC 系列•54HCT/74HCT 系列•4000系列
•54LVC/74LVC 系列
•54VHC/74VHC 系列
各种系列逻辑门:
1）74TTL / 54TTL 标准TTL 2）74HTTL / 54HTTL 高速TTL 3）74STTL / 54STTL 肖特基TTL 4）74LSTTL / 54LSTTL 低功耗肖特基
TTL
10mW/ 10ns 22mW/ 6ns 19mW/ 3ns 2mW/ 9.5ns
5）74ALSTTL / 54ALSTTL 先进低功耗肖特基TTL 6）74ASTTL / 54ASTTL 先进肖特基TTL 7）74FTTL / 54FTTL 快速TTL 1mW/ 3.5ns 8mW/ 3ns 4mW/ 3.4ns
8）CC4××××
标准CMOS
9）74HC / 54HC 高速CMOS
10）74HCT / 54HCT 与TTL 逻辑电平兼容的HC
小规模中规模2.按集成度区分：
－－(SSI-Small Scale Integration)，每片组件
内包含10-100个元件(或10-20个等效门)。
逻辑门
触发器
编码器、译码器、数据选择器、加法器、
计数器、移位寄存器
逻辑门电路的一般特性
超大规模大规模－－(MSI-Medium Scale Integration)，每片组件内含100-1000个元件(或20-100个等效门)。
－－(LSI-Large Scale Integration)，每片组件内
含1000-100 000个元件(或100-1000个等效门)。
－－(VLSI-Very Large Scale Integration)，内
含100 000个元件(或1000个以上等效门)。
只读存储器、随机存取存
储器、微处理器、专用数
字信号处理器
3.按数字系统设计方法分：
（1）通用型中规模（MSI ），小规模（SSI ）集成逻辑件。
（2）微处理器产品，如微处理器、单片机、通用和专用数
字信号处理器等。
逻辑门电路的一般特性
（3）专用集成电路ASIC
全定制
半定制PLD
PROM PLA PAL GAL CPLD FPGA
三、集成门电路的一般特性
1、电源电压是多少？
2、输入和输出的高、低电平对应的电压范围是多少？
逻辑门电路的一般特性
3、抗干扰能力如何？－－噪声容限
4、工作速度快不快？－－传输延迟时间
5、功耗大不大？
6、带负载能力是否强？－－扇入数和扇出数
附录A
1、电源电压：
TTL: （1±5％）×5V;
CMOS : (3～18）V
2、输入和输出的高、低电平：
TTL 高电平
低电平
2.4V~5V ，典型值：
3.6V
0V~0.4V ，典型值：0.3V
逻辑门电路的一般特性
CMOS
74HC: ≥0.7V DD
74HC: ≤0.3V DD
数据手册一般给出四种逻辑电平参数：输入高电平的下限值：V IH(min)输入低电平的上限值：V IL(max)输出高电平的下限值：V OH(min)低电平的上限值：V OL(max)
V I Lmax
V OHmin V IHmin V OLmax
输入
输出
附录A
V OHmin
3、噪声容限：（定量说明集成电路抗干扰能力的参数）
在数字电路中，即使有噪声电压叠加在输入信号的高、低电平上，只要噪声电压的幅度不超过允许的界限，输出端的逻辑状态就不会受到影响，通常把这个不允许超过的界限叫做噪声容限。
电路噪声容限越大，抗干扰能力越强。
（1）高电平噪声容限：
逻辑门电路的一般特性
V I Lmax
V IHmin V OLmax
输入
输出
V NH = V OHmin -V IHmin
V NH
V NL
（2）低电平噪声容限：
V NL = V ILmax -V OLmax
4、平均传输延迟时间t pd ：表征门电路开关速度的参数。
输入t w 50%90%t r ：上升时间
上升沿
下降沿
01
逻辑门电路的一般特性
t r
10%t f
t f ：下降时间t w ：脉冲宽度
输出
t PHL t PLH
t PHL ：导通传输时间t PLH ：截止传输时间
平均传输延迟时间
（P ropagation d elay)
t pd =
t pHL +t pLH
2
5、功耗P D ：
静态功耗：电路的输出没有状态转换时的功耗。
动态功耗：电路在输出发生状态转换时的功耗。
延时－功耗积:
逻辑门电路的一般特性
D
Pd P t DP =几种CMOS 电路传输延迟时间（P 72表3.1.3）类型
74HC （V DD =5V ）74HCT （V DD =5V ）74LVC （V DD =3.3V ）74AUC （V DD =1.8V ）t pLH 或
t pHL /ns
78 2.10.9低电压超低电压
6、扇入数和扇出数：
扇入数：门电路输入端的数目。
（通常为2～8）
扇出数：门电路在正常工作情况下，所能带同类门电路的最大数目。
受
逻辑门电路的一般特性
&&I OH I I H &&
I L 流入驱动门。
逻辑门电路的一般特性
作业：
3.1.2（求TTL扇出数74LS驱动同类门，
74LS驱动74ALS系列）
3.1.3（求延时功耗积）
附录A CMOS和TTL逻辑门电路的技术参数。