数字逻辑第二章

F = A⋅ BC + ABC + AB ⋅ C + ABC
13
F = A⋅ BC + ABC + AB ⋅ C + ABC = A(BC + BC) + A(B ⋅ C + BC) = A(BC + BC) + A(BC + BC) = A ⊕ B ⊕C
A B C
=1
=1
F
14
例题
试用与非门设计一个三变量表决器。 试用与非门设计一个三变量表决器。A、B、
12
例: 试设计一个三变量的判奇电路(奇数个1)。 试设计一个三变量的判奇电路(奇数个1)。 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 1 F BC A 00 0 0 1 1
01 11 10 1 0 0 1 1 0
例： Y = ( A + B )( A + C )
AB C 0 1 A＋C 00 0 01 0 11 10 0 0 A＋B
AB (a)
(b)
更好的方法是①计算机辅助分析（因为可以分析多种情况）； 更好的方法是①计算机辅助分析（因为可以分析多种情况）； ②实验方法（输入变量变化，观察输出）。 实验方法（输入变量变化，观察输出）。
VIL (max)
VIL (max)
∆t
24
对竞争对竞争-冒险总结
竞争： 竞争：门电路的两个输入端同时向相反的逻辑电 平变化的现象称为竞争。 冒险： 冒险：由于竞争，电路的输出端就可能出现暂短 的错误输出，即出现了不应有的窄脉冲或称尖峰 脉冲，这种现象称为冒险。 冒险的危害： 冒险的危害：在于它可能使后接的时序电路产生 错误操作。因而，有时要设法消除竞争冒险或尽 量消除竞争冒险带来的危害。
B 0 1 1 0 0 1 1
C 1 0 1 0 1 0 1
F 0 0 0 0 0 0 1
由函数式可得到对应的真值表： 0 0 0 1
0 0 1 1 1 1
可见，ABC取值一致时F=1，否则F=0，称为“一致电路” 可见，ABC取值一致时F=1，否则F=0，称为“一致电路”
10
2.2 组合逻辑电路设计
译码器和数据选择器。
3
第二章 组合逻辑电路
逻辑电路根据输出信号对输入信号响应的不同分为 两类：一类是组合逻辑电路，简称组合电路; 另一 类是时序逻辑电路，简称时序电路。 在组合逻辑电路中，电路在任一时刻的输出信号仅 仅决定于该时刻的输入信号，而与电路原有的输出 状态无关。 从电路结构上来看，组合逻辑电路的输出端和输入 端之间没有反馈回路。
20
2.3 组合逻辑电路中的竞争冒险
以前对组合逻辑电路的分析和设计都是在理想条件 下，研究电路输出和输入间的稳态关系，没有考虑 器件的延迟时间。 实际上由于器件存在延迟时间，且各器件的延迟时 间也不尽相同。当各输入信号经过不同路径到达某 一会合点的时间就会有先有后，这种现象称为电路 产生了竞争。
21
25
2.3.2 检查竞争冒险
1. 表达式法 在逻辑函数表达式中，某个变量以原变量和反变量出现时， 在逻辑函数表达式中，某个变量以原变量和反变量出现时， 其他变量取1或取 ， 其他变量取 或取0，若得到表达式 F = A A或 F = A + A 或取 则可以判定存在竞争-冒险。 则可以判定存在竞争 冒险。 冒险 因为在逻辑电路中， 因为在逻辑电路中，一个信号的原变量和反变量一定是 通过不同的路径到达输出门电路， 通过不同的路径到达输出门电路，或者是经过的门的个数不 同，或者是门的速度不同，所以在上述情况下，当这个信号 或者是门的速度不同，所以在上述情况下， 变化时，输出一定有竞争冒险现象。 变化时，输出一定有竞争冒险现象。
4
2.1 组合逻辑电路分析
所谓组合逻辑电路分析就是根据给定的组合逻辑电 路，确定输入信号和输出信号之间的逻辑关系，从而 说明电路的功能。 分析的步骤为 a. 由所给电路写出输出端的逻辑式； b. 将所得的逻辑式进行化简； c. 由化简后的逻辑式写出输出输入的真值表； d. 由真值表分析电路的逻辑功能，即是做什么用的。
表 例题真值表 A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
BC A 00 0 1 1 1
01 1 0
11 10 0 0 1 0
F 1 1 1 0 1 0 0 0
表决逻辑卡诺图方案二
18
A B B C C A
& &
&
F
&
图 方案二逻辑图
2.4.1 2.4.2 2.4.3 2.4.4 2.4.5 数据选择器 译码器 编码器 数据比较器 加法器
2
内容提要
本章重点介绍组合逻辑电路的特点、分析与设计。 在此基础上，介绍常用的集成组合逻辑电路。最后介 绍组合逻辑电路上存在地竞争－冒险现象，产生的原 因及消除的方法。 在这一章中，应能在给定电路的情况下，分析其 逻辑功能；也可在给定逻辑要求的情况下，用逻辑电 路实现。另外对于集成组合逻辑电路，如编码器、译 码器、数据选择器等，应了解其电路的逻辑功能、输 出输入的逻辑关系、利用它们实现逻辑功能。重点是
组合逻辑电路的设计是从拟实现的电路逻辑功能出发，运 用逻辑运算规律，求出实现目标逻辑功能的最佳逻辑电路 的过程。 组合逻辑电路的设计步骤为： ⒈列真值表：首先确定所给实际逻辑问题的因果关系，将引 起事件的原因确定为输入变量，将事件所产生的结果作为 输出函数。其次，要进行状态赋值，即用0，1表示输入信 号和输出信号的逻辑状态，得到真值表。 ⒉由真值表写出逻辑函数表达式：
B Y
C
B
上式在A=0，C=0的条件下，能化成 ， 的条件下， 的形式， 上式在 的条件下 能化成Y=BB的形式，故有竞 的形式 争冒险现象。 争冒险现象。 这种方法局限性很大，只适用于每次只有一个变量发生变化的 这种方法局限性很大， 情况。当输入变量的数目较多时， 情况。当输入变量的数目较多时，从逻辑函数表达式上难于找 出所有可能产生的竞争冒险。 出所有可能产生的竞争冒险。
数字逻辑
——第二章 组合逻辑电路 —— 主讲人： 主讲人：张 婷
安徽现代信息工程职业学院 电子信息系
1
主要内 容
2.1 组合逻辑电路分析 2.2 组合逻辑电路设计 2.3 组合逻辑电路中的竞争冒险
2.3.1 竞争冒险现象及其产生 2.3.2 检查竞争冒险 2.3.3 消除竞争冒险的方法
2.4 常用的中规模组合逻辑标准构件
8
例: 试分析下列电路 A A B C & B & & &
≥1
F
C
F = AABC + BABC + C ABC = ABC( A+ B + C)
= ABC + A+ B + C = ABC + A⋅ B⋅ C
9
A 0
F = AABC + BABC + CABC = ABC( A+ B + C) = ABC + A+ B + C = ABC + A⋅ B⋅ C
29
2.3.3 消除竞争冒险的方法
一、修改逻辑设计：采用增加冗余项的方法。 二、引入选通脉冲：门电路的输入要受选通脉冲的控 制。 三、接入滤波电容：在门电路的输出端并接一个很小的 滤波电容，通常为几十到几百皮法。此方法简单易行， 但使得输出波形变差。
30
㈠修改逻辑设计
例如， 生竞争冒险。根据 可在 式中加入BC。 在B=C=1时， ，会产
5
用图表示为： 用图表示为：
分析步骤: 分析步骤: 由逻辑图 函数表达式 化简 功能描述
真值表 例1:试分析下列电路 1:试分析下列电路
6
AAB & A B AB & & BAB & F
F = ABA⋅ ABB = ABA + ABB = ( A + B) A + ( A + B)B = A⊕ B
11
⒊对逻辑函数进行化简或变换：化简时可根据变量多少和情况， 用公式法和图形法。 ⒋按最简式画出逻辑图
注意
⑴由于赋值不同，可得到不同的真值表，因而可得到不同的逻辑 关系。因此应根据状态赋值去理解0，1的具体含义。 ⑵列真值表时，不会出现或不允许出现的输入信号状态组合和输 入变量取值组合可以不列出，如果列出，则可在相应输出处记上 “×”号，以示区别，化简时可作约束项处理。
28
2. 卡诺图法 首先将逻辑关系用卡诺图表示，若在卡诺图画包围圈时， 首先将逻辑关系用卡诺图表示，若在卡诺图画包围圈时，出 现两个包围圈相切而不相交的情况， 现两个包围圈相切而不相交的情况，对应的逻辑电路将存在 竞争-冒险 冒险。 竞争 冒险。 例： Y = AB + AC
AB 00 C 0 1 01 1 1 1 1 AC 11 10
Biblioteka Baidu19
练习 1.试设计一逻辑电路供三人表决使用。每人有一电键，如 果他赞成，就按电键，表示为1;如果不赞成，不按电键， 表示0.表决结果用指示灯表示。若多数赞成，则指示灯亮， 输出为1,否则不亮为0。 2.某同学参加四门课程考试，规定(1)课程A及格得1分，不 及格为0分；(2)课程B及格得2分，不及格为0分；（3)课程 C及格得4分，不及格为0分；（4)课程D及格为5分，不及格 为0分。若总得分大于8分（含8分），则可结业。试用与非 门实现上述逻辑要求。
32
(三)输出端电容滤波
可在电路输出端加一个小电容，消除冒险产生的尖峰脉冲。 可在电路输出端加一个小电容，消除冒险产生的尖峰脉冲。 此方法简单，但使输出波形变坏，上升沿和下降沿不陡。 此方法简单，但使输出波形变坏，上升沿和下降沿不陡。 因电容充放电需时间。 因电容充放电需时间。
26
例： Y = AB + AC
A B
1
A Y A
C 争冒险现象。 争冒险现象。
上式在B=1， C=1 的条件下 能化成Y=A+A的形式 的条件下， 的形式， 上式在 B=1 ， C=1的条件下 ， 能化成 Y=A+A 的形式 ， 故有竞
27
Y 例： = ( A + B )( B + C )
A B
C 三者中多数同意 ， 提案通过 ， 否则提案不 三者中多数同意， 提案通过，
被通过。 被通过。 解：方案一：同意用1表示，不同意用0表示； 方案一：同意用1表示，不同意用0表示； 通过用1表示，不通过用0表示。 通过用1表示，不通过用0表示。则列出真值 表如表3 所示。 表如表3-4所示。
15
表 真值表 A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
BC A 00 0 0 1 0
01 0 1
11 1 1
10 0 1
表决逻辑卡诺图方案一
F = AB + BC + CA = AB⋅ BC ⋅ CA
16
A B B C C A
&
&
&
F
& 图 方案一逻辑图
F = AB + BC + CA = AB⋅ BC ⋅ CA
17
方案二：同意用0表示 不同意用1表示 表示， 表示； 方案二：同意用 表示，不同意用 表示；通过 表示， 表示。 用1表示，不通过用 表示。则列出真值表如表 表示 不通过用0表示 所示。 所示。
加入BC 之后，B=C=1时，
消除了竞争冒险。
31
㈡加选通脉冲
例：在输出门引入选通脉冲p， 在输出门引入选通脉冲 ， 均变为可靠电平时再输出Y。 等A、B均变为可靠电平时再输出 。 均变为可靠电平时再输出 A
A p B
B
Y
p Y
此方法不简便，要进行信号的时序配合。 此方法不简便，要进行信号的时序配合。
2.3.1 竞争冒险现象及其产生
由于存在竞争，使电路的输出出现瞬间的逻辑 错误称为险象。工程上也称为毛刺。 例 A B & F A B F “0”
22
理 想
A B
F 有竞争无险 有竞争有险
23
1.竞争：把门电路的两个输入信号同时向 相反的逻辑电平跳变（一个从1变为0,另一 个从0变为1)的现象称为竞争 如图所示电路及波形 对于与门，若稳态时，A＝1,B＝0或A＝0,B ＝1时，输出皆为Y＝0。但在信号的传输过 程中，由于门的传输时间不同，造成在时间 △t内，出现A和B同时高于VIL（max），这样 在输出端产生了很窄的脉冲，即Y＝1，称为 电压尖峰或电压毛刺。
7
【例】分析下图所示组合逻辑电路。
解 首先确定电路输出逻辑表达式。
F = BC, F2 = AB, F3 = AC 1 F = F F2F3 = BCABAC = BC + AB + AC 1
对获得的表达式变换化简，得到最简输出逻辑表达式。列出真值 表。
输入变量 A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 输出变量 F 0 0 0 1 A 1 1 1 1 输入变量 B 0 0 1 1 C 0 1 0 1 输出变量 F 0 1 1 1