数电实验 计数器及其应用
计数器实验报告
计数器实验报告引言：计数器是数字电路中的重要组件，用于计数、计时和测量等应用。
它可以在各种电子设备中起到决策、控制和计算等作用。
本次实验旨在探究计数器的工作原理并验证其功能。
一、实验目的：本次实验旨在研究计数器的工作原理，了解计数器的结构和使用方法，以及探究不同类型计数器的特点和应用。
二、实验器材和原理：1. 实验器材：- 7400系列逻辑门芯片（74LS00、74LS02等）- 74LS163 4位二进制同步计数器芯片- 连线板及连接线- 示波器- 电源2. 实验原理：计数器是由触发器和逻辑门组成的电路，根据输入脉冲的时序和频率来实现计数功能。
常见的计数器有同步计数器和异步计数器。
同步计数器：所有触发器在同一脉冲上同时工作，具有高速、同步性好等特点。
4位同步二进制计数器（74LS163）是本次实验主要研究的对象。
三、实验步骤和结果：1. 连接电路：将四个J-K触发器连接成同步二进制计数器电路。
采用74LS163芯片，选用外部时钟输入。
根据芯片引脚连接示意图连接芯片和示波器。
2. 设置电路状态：给予计数器电路适当的输入电平，根据实验的需求和目的，调整电路状态，例如设置计数范围、初始值等。
3. 测量输出波形：利用示波器观察和记录计数器的输出波形。
分析波形特点，如波形幅值、周期、高低电平时间等。
实验结果表明，计数器能够按照预期的次序进行计数，并在达到最大值后回到初始值重新计数。
输出波形清晰、稳定，符合设计要求。
四、实验讨论：1. 计数器的应用：计数器广泛应用于各种计数、计时和测量场合，例如时钟、频率计、定时器、计数器、计数调制解调器等。
计数器还可用于控制和决策等功能，比如在数字电子秤中用于计算重量。
2. 计数器的类型：除了同步计数器，异步计数器也是常见的计数器类型。
异步计数器与同步计数器相比，其工作原理和时序不同，有着不同的特点和优劣势。
3. 计数器的扩展：计数器可以通过级联扩展实现更大位数的计数。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称课程名称 课程号 学院(系)专业 班级 学生姓名 学号 实验地点 实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。
(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
数电实验六 计数器的应用
实验六：计数器的应用
一、实验目的和要求：
1、了解并掌握计数器的使用方法。
2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。
二、实验内容：
1.试用一片集成4位二进制加法计数器74LS161和1片3线-8线译码器74LS138组成一个五节拍顺序脉冲发生器。
画出电路原理图，并通过仿真验证。
电路原理图:
仿真波形图:
2.试用一片4位二进制加法计数器74LS161和尽可能少的门电路设计一个时序电路。
要求当控制信号C=0时做二进制加法计数，C=1时做单向移位操作。
画出电路原理图，并下载到电路板上验证。
电路原理图:
仿真波形图:
三、实验小结：
通过本次实验，我清楚的知道了计数器的应用，并通过实验进一步扎实了对于计数器的基本概念。
本次试验总得来说比较简单，由于实验前准备充分，所以做起实验来也是得心应手。
数电实验报告：计数器及其应用
数电实验报告：计数器及其应用数字电子技术实验报告实验四：计数器及其应用一、实验目的：1、熟悉常用中规模计数器的逻辑功能。
2、掌握二进制计数器和十进制计数器的工作原理和使用方法。
二、实验设备：1、数字电路实验箱；2、74LS90。
三、实验原理：1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。
计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。
其中前两个为异步清0端，后两个为异步置9端。
CP1, CP2为两个时钟输入端；Q0 ~Q3为计数输出端。
当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。
时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。
四、实验原理图及实验结果：1、实现0～9十进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~9十个数字。
2、实现六进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~5六个数字。
3、实现0、2、4、6、8、1、3、5、7、9计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。
数电实验 计数器及其应用
实验四计数器及其应用一、实验目的1、掌握中规模集成计数器的使用及功能测试方法2、运用集成计数计构成1/N分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
1、中规模十进制计数器CC40192（74LS192）是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图9－2所示。
图9－2 CC40192引脚排列及逻辑符号图中LD—置数端 CPU —加计数端 CPD—减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端Q0、Q1、Q2、Q3—数据输出端 CR—清除端CC40192（同74LS192，二者可互换使用）的功能如表9－1，说明如下：表9－1当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。
当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。
当CR 为低电平，LD 为高电平时，执行计数功能。
执行加计数时，减计数端CP D 接高电平，计数脉冲由CP U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。
执行减计数时，加计数端CP U 接高电平，计数脉冲由减计数端CP D 输入，表9－2为8421码十进制加、减计数器的状态转换表。
表9－2加法计数减计数2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。
同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。
图9－3是由CC40192利用进位输出CO 控制高一位的CP U 端构成的加数级联图。
图9－3 CC40192级联电路3、实现任意进制计数(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
数电计数器实验报告
数电计数器实验报告实验名称：数电计数器实验实验目的：通过实验，了解和掌握数电计数器的原理和工作方式，以及计数器的应用。
实验原理：计数器是一种能够实现数字计数功能的电子元件。
主要由触发器、逻辑门和时钟信号组成。
触发器主要用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
实验器材：1. 7400四路或五路与门2. 7432四路或五路或六路或七路与非门3. 7474触发器4. 555定时器5. LED灯6. 电源实验步骤：1. 将触发器与逻辑门按照电路图连接，并确保连接正确无误。
2. 将555定时器连接到电路中，并设置合适的时钟频率。
3. 将LED灯连接到电路中，用于显示计数结果。
4. 打开电源，观察LED灯的亮灭情况，并记录计数结果。
5. 可以尝试改变定时器的频率，观察LED灯的计数速度。
实验结果分析：通过实验观察和记录计数结果，可以得出计数器的工作原理和特点。
可以发现，当时钟信号输入时，计数器会根据触发器和逻辑门的控制逻辑实现数字计数功能。
实验结论：1. 数电计数器是一种能够实现数字计数功能的电子元件。
2. 计数器由触发器、逻辑门和时钟信号组成，触发器用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
3. 数电计数器在实际应用中具有广泛的用途，如计时器、频率计等。
实验中可能遇到的问题和解决方法：1. 连接错误：检查电路连接，确保连接正确无误。
2. LED灯未亮起：检查电路连接，确保连接正确无误。
3. 计数不准确：检查时钟信号的频率，确保设置合适的计数速度。
实验改进思路：1. 尝试使用不同型号的触发器和逻辑门，比较它们的计数效果和特点。
2. 尝试使用其他电子元件，如译码器、多路选择器等，扩展计数器的功能和应用场景。
3. 尝试使用计数器的级联连接，实现更复杂的计数功能和应用。
西工大数电实验报告——计数器及其应用
计数器及其应用班级：03051001班 学号： 姓名： 同组成员：一、 实验目的1. 熟悉常用中规模计数器的逻辑功能。
2. 掌握二进制计数器和十进制计数器的工作原理和使用方法。
3. 运用集成计数器构成1/N 分频器。
二、 实验设备数字电路试验箱、函数信号发生器、数字双踪示波器、74LS90三、 实验原理计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
目前，TTL 和CMOS 电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。
实验中用到异步清零二-五-十进制异步计数器74LS90。
74LS90是一块二-五-十进制异步计数器，外形为双列直插，引脚排列如图（1）所示，逻辑符号如图（2）所示，图中的NC 表示此脚为空脚，不接线，它由四个主从JK 触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端)1(0R 、)2(0R 和置“9”端)1(9S 、)2(9S 。
其中)1(0R 、)2(0R 为两个异步清零端，)1(9S 、)2(9S 为两个异步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，74LS90的功能表见表（1），由此可知：当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2 ，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制（8421BCD码）；时钟从CP2引入，而Q3接CP1 ，即五进制的输出与二进制的输入相连，则Q0Q1Q2Q3输出为十进制（5421BCD码）。
计数器的基本原理及应用
计数器的基本原理及应用1. 计数器的基本原理计数器是一种电子电路，用于计算或记录输入脉冲信号的数量。
它可以通过配置不同的触发器和逻辑门来实现不同的计数功能。
计数器的基本原理可以分为以下几个方面：1.1 触发器触发器是计数器的基本组成部分，它用于存储和传输数据。
常见的触发器包括D触发器、JK触发器和T触发器等。
触发器可以存储一位二进制数字，并在时钟脉冲的作用下进行状态改变。
1.2 时钟信号时钟信号是驱动计数器工作的关键信号，它通常是一个周期性的脉冲信号。
计数器根据时钟信号的上升沿或下降沿来判断何时进行计数。
1.3 逻辑门逻辑门用于控制触发器的工作状态。
常见的逻辑门包括与门、或门和非门等。
通过合理配置逻辑门，可以实现不同的计数功能，如正向计数、逆向计数、步进计数等。
2. 计数器的应用计数器在数字电子技术中有广泛的应用，下面我们将介绍几个常见的应用场景。
2.1 时钟频率分频在数字系统中，时钟信号的频率往往非常高，为了适应不同器件的工作要求，需要对时钟信号进行频率分频。
计数器可以通过设置初始值和终止值实现特定的分频比例，从而得到所需的频率输出信号。
2.2 交通灯控制交通灯控制是计数器在实际生活中的应用之一。
通过配置适当的触发器和逻辑门，可以实现交通灯的状态转换，如正常亮红灯、绿灯和黄灯。
2.3 电子计数器计数器作为基本的计数元件，被广泛应用于电子计数器的设计中。
在超市、仓库等地方，我们常见到的电子计数器就是利用计数器的原理来记录物品的数量。
2.4 其他应用除了以上几个应用场景，计数器在很多其他领域也有着重要的作用。
例如，数字频率计、计时器、计步器等都是计数器的应用。
3. 总结计数器作为一种基本的电子电路，用于计算和记录脉冲信号的数量，在数字电子技术中有着广泛的应用。
其基本原理包括触发器、时钟信号和逻辑门等，通过合理配置这些元件可以实现各种计数功能。
计数器的应用包括时钟频率分频、交通灯控制、电子计数器和其他领域。
实验：计数器功能及其应用
实验计数器功能及其应用实验目的：通过实验，熟悉中规模集成计数器的功能及应用，掌握利用中规模集成电路计数器构成任意进制计数器的方法，学会综合测试的方法，让学生加深对相关理论知识的理解。
实验原理：计数器对输入的时钟脉冲进行计数，来一个CP脉冲计数器状态变化一次。
根据计数器计数循环长度M，称之为模M计数器（M进制计数器）。
通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。
一个计数型触发器就是一位二进制计数器。
N个计数型触发器可以构成同步或异步N位二进制加法或减法计数器。
当然，计数器状态编码並非必须按二进制数的规律编码，可以给M进制计数器任意地编排M个二进制码。
在数字集成产品中，通用的计数器是二进制和十进制计数器。
按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。
74LS161是集成TTL四位二进制加法计数器，其符号和管脚分布分别如下图所示：表 8-1为74LS161的功能表：表8-1A B C D从表1在为低电平时实现异步复位（清零需要时钟信号。
在复位端高电平条件下，预置端LD为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态等于并行输入预置数 A B C D。
在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能，；两计数使能端输入禁止信号，，集成计数器实现状态保持功能，。
在时，进位输出端OC=1。
在数字集成电路中有许多型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。
用M进制集成计数器构成任意N进制计数器：1、M>N，需一片M进制计数器一种为反馈清零法，另一种为反馈置数法。
（1）反馈清零法反馈清零法是利用反馈电路产生一个给集成计数器的复位信号，使计数器各输出端为零（清零）。
反馈电路一般是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。
数字电路 实验 计数器及其应用 实验报告
实验六计数器及其应用一、实验目的1．学习用集成触发器构成计数器的方法2．掌握同步计数的逻辑功能、测试方法及功能扩展方法3．掌握构成任意进制计数器的方法二、实验设备和器件1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．译码显示器8．CC4013×2（74LS74）CC40192×3（74LS192）CC4011（74LS00）CC4012（74LS20）三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
计数器计数时所经历的独立状态总数为计数器的模（M）。
计数器按模可分为二进计数器（M=2n）、十进计数器（M=10n）和任意进制计数器（M≠2n、M≠10n）。
按计数脉冲输入方式不同，可分为同步计数和异步计数。
按计数值增减趋势分为：加法计数器、减法计数器和可逆（加/减）计数器。
1．用D触发器构成异步二进制加/减计数器图6-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T 触发器，再由低位触发器的Q端和高一位的CP端相连接。
若将图6-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2．中规模十进制计数器、十六进制计数器（1）CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。
当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CP D接高电平，计数脉冲由CP U输入；在计数脉冲上升沿进行8421码十进制加法计数。
执行减计数时，加计数端CP U接高电平，计数脉冲由减计数端CP D 输入，表6-2为8421码十进制加、减计数器的状态转换表。
数字电路实验实验7计数器及其应用
1、要像上理论课一样，积极准备，认真实验； 要像上理论课一样，积极准备，认真实验； 2、要像到自己家里一样，保持实验环境整洁； 要像到自己家里一样，保持实验环境整洁； 3、要像爱护自己一样，爱护我们的实验设备。 要像爱护自己一样，爱护我们的实验设备。
实验前的准备工作
1、检查实验台和相关设备是否供电正常； 检查实验台和相关设备是否供电正常； 2、检查实验所用到的电线是否完好无损； 检查实验所用到的电线是否完好无损； 3、切记断电接线，通电实验，断电拆线； 切记断电接线，通电实验，断电拆线； 4、完成后要关设备电源，整理实验台。 完成后要关设备电源，整理实验台。
2 实验原理
计数器的分类
按各触发器翻转的次序：同步计数器和异步计数器； 按计数增减：加法计数器、减法计数器和可逆计数器； 按进位规律：二进制计数器、十进制计数器、可编程N 进制计数器。
同步、异步之分
同步计数器，又称为并行计数器，通常为上升沿触发； 异步计数器，又称为串行计数器，是指各触发器的时钟 不是来自同一 RD EP
功 能 表
2 实验原理
74LS161的计数功能 以下各图是几进制 计数器？
反馈置数法实现计数 反馈清零法实现计数
如何实现任意进制 计数器？
3 实验设备与器件
3 实验设备与器件
KHM-2B型模拟实验装置
4 实验内容及步 骤
4 实验内容及步骤
实验项目
验证集成计数器74161的功能； 反馈清零法将74161构成九进制计数器； 反馈置数法将74161构成九进制计数器。
2 实验原理
2 实验原理
计数器的特点
一种中规模集成电路； 用以实现计数功能的时序器件 ； 可用于计脉冲数、定时、分频、数字运算等功能； 具有“置零”的功能（从零开始计数），还有“预置” 的功能（从任意数开始计数）。
计数器及其应用实训报告
通过本次实训，使学员掌握计数器的基本原理、电路结构及功能特点，熟悉计数器的应用电路，提高学员的动手能力和实际操作技能。
同时，了解计数器在电子技术应用中的重要性，为今后从事相关领域的工作打下基础。
二、实训环境1. 实训场地：电子实验室2. 实训设备：计数器模块、示波器、信号发生器、万用表、面包板、导线等3. 实训软件：Keil uVision5、Proteus等三、实训原理计数器是一种用于计数脉冲信号的电路，根据计数原理的不同，可分为同步计数器和异步计数器。
同步计数器所有触发器在同一时钟脉冲作用下同时翻转，而异步计数器各个触发器翻转的时间不同。
本次实训主要采用异步计数器74LS163，该计数器为4位同步上升沿计数器，具有以下特点：1. 可实现二进制、十进制计数；2. 具有预置功能，可直接将所需计数值预设到计数器中；3. 具有保持功能，当计数过程中遇到外部干扰时，计数器可以保持当前计数值。
四、实训过程1. 熟悉计数器74LS163的引脚功能，了解其内部电路结构；2. 利用面包板搭建计数器电路，包括计数器模块、时钟信号发生器、显示模块等；3. 在Proteus软件中绘制计数器电路图，进行仿真实验；4. 使用示波器观察计数器电路的波形，分析计数过程；5. 利用万用表测量计数器输出端口的电压，验证计数器的工作状态；6. 根据实训要求，编写Keil uVision5软件，实现计数器的预置和保持功能；7. 将程序烧录到实验板中，验证计数器功能。
1. 成功搭建计数器电路，并验证其计数功能；2. 在Proteus软件中仿真实验，观察计数器波形；3. 使用示波器测量计数器输出端口的电压，验证计数器工作状态；4. 编写Keil uVision5软件，实现计数器的预置和保持功能；5. 将程序烧录到实验板中，验证计数器功能。
六、实训总结通过本次实训，我掌握了计数器的基本原理、电路结构及功能特点，熟悉了计数器的应用电路。
在实训过程中，我提高了动手能力和实际操作技能，为今后从事相关领域的工作打下了基础。
计数器数电实验报告
计数器数电实验报告《计数器数电实验报告》实验目的：本次实验旨在通过搭建计数器电路，加深学生对数电原理的理解，提高学生的动手能力和实验操作技能。
实验原理：计数器是一种能够按照特定规律对输入信号进行计数的电路。
在本次实验中，我们将使用集成电路74LS90和74LS47来搭建一个模4计数器。
74LS90是一个可递增或递减的4位二进制计数器，而74LS47是一个BCD-7段译码器，用于将二进制计数转换为7段数码管的显示。
实验材料：1. 74LS90集成电路2. 74LS47集成电路3. 7段数码管4. 电源5. 连接线6. 示波器实验步骤：1. 将74LS90和74LS47集成电路插入实验面包板中，并连接好电源和连接线。
2. 根据电路原理图连接好各个元件，确保连接正确无误。
3. 接通电源，调节示波器观察输出波形，验证计数器的工作状态。
4. 通过改变输入信号的方式，观察计数器的不同工作模式，并记录观察结果。
实验结果：经过实验操作，我们成功搭建了一个模4计数器电路，并通过示波器观察到了正确的计数输出波形。
在改变输入信号的情况下，我们也观察到了计数器的不同工作模式，验证了电路的正常工作。
实验结论：通过本次实验，我们深入了解了计数器的工作原理和实验操作技能。
通过动手搭建电路和观察波形，我们加深了对数电原理的理解，提高了实验操作的能力。
同时，我们也发现了实验中可能存在的问题和改进的空间，为今后的实验操作提供了宝贵的经验。
总结：本次实验不仅让我们了解了计数器的原理和工作方式，还提高了我们的动手能力和实验操作技能。
通过实验，我们对数电原理有了更深入的理解，为今后的学习和实践打下了坚实的基础。
数电实验 实验七 计数器及其应用 数据
实验七计数器及其应用一、实验目的1．学习用集成触发器构成计数器的方法2．掌握中规模集成计数器的使用方法及功能测试方法3．运用集成计数器构成1∕N分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数器的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数电路。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、用D触发器构成异步二进制加∕减计数器图7-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D 触发器接成T′触发器，再由低位触发器的Q端和高一位的CP端相连接。
图7-1若将图7-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器3．中规模十进制计数器74LS90，其内部是由四个下降沿J-K触发器组成的两个独立CP为时钟脉冲输入端，Q0为输出端；另一个是异步五进计数器。
一个是二进制计数器，CP为时钟脉冲输入端，Q3Q2Q1为输出端。
R0A、R0B称异步复位（清零）端，制计数器，1S9A、S9B称异步置9端。
表7-1是该计数器功能表。
由该表可见：（1）复位端R0A= R0B=1以及置9端S9A或S9B之中有一个接“0”就实现计数器清零，即Q3Q2Q1Q0=0000。
（2）置9端S9A= S9B=1以及复位端R0A或R0B状态任意就实现计数器置“9”，即Q3Q2Q1Q0=1001。
（3）正常计数时，必须使R0A或R0B之中有一个接“0”，同时R9A或S9B之中有一个接“0”。
计数器及其应用 实验报告三
洛阳理工学院实验报告
图1-1 四位二进制异步加法计数器
检测线路，验证结果，如下图所示。
实验总结：
1. 该实验存在一定测量误差，误差来源于电路箱中得误差，但是误差实验允许范围内，故该实验有效。
2．该实验应该注意电路的联线，同时要求熟练掌握各个芯片的使用方法。
3．对74LS161、74LS90有更深一步了解，加深了同学们对由74LS161、74LS90组成的计数器的工作原理的理解，同时对书本的知识加深了理解。
4. 同学们学会用集成电路构成计数器的方法，掌握中规模集成计数器的使用及功能测试方法。
实验五计数器及其应用
实验五计数器及其应用实验五计数器及其应用一、实验目的1.熟悉由集成触发器构成的计数器电路及其工作原理。
2.熟练掌握常用中规模集成电路计数器及其应用方法。
二、实验原理所谓计数,就是统计脉冲的个数,计数器就是实现“计数”操作的时序逻辑电路。
计数器的应用十分广泛,不仅用来计数,也可用作分频、定时等。
计数器种类繁多。
根据计数体制的不同,计数器可分成二进制（即2n进制）计数器和非二进制计数器两大类。
在非二进制计数器中,最常用的是十进制计数器,其它的一般称为任意进制计数器。
根据计数器的增减趋势不同,计数器可分为加法计数器——随着计数脉冲的输入而递增计数的；减法计数器——随着计数脉冲的输入而递减的,可逆计数器——既可递增、也可递减的。
根据计数脉冲引人方式不同,计数器又可分为同步计数器——计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器——计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。
1.异步二进制加法计数器异步二进制加法计数器是比较简单的。
图32 (a)是由4个JK（选用74LS112集成片）触发器构成的4位二进制(十六进制)异步加法计数器,图32 (b)和(c)分别为其状态图和波形图。
对于所得状态图和波形图可以这样理解：触发器FFo(最低位)在每个计数沿(CP)的下降沿(1 → 0)翻转,触发器FF1的 CP 端接 FF0的 Q0端 .因而当 FF0(Q0)由1→0时,FF1翻转。
类似地,当FF l(Q l)由1→0时,FF2翻转,FF2(Q2)由1→0时,FF3翻转。
（a）逻辑图(b)状态图（c）波形图图32 4位二进制（十六进制）异步加法计数器4位二进制异步加法计数器从起始态0000到1111共十六个状态,因此,它是十六进制加法计数器,也称模16加法计数器 (模M = 16)。
从波形图可看到,Q0的周期是CP周期的二倍；Q l是Q0的二倍,CP的四倍；Q2是Q1的二倍,Q0的四倍,CP的八倍；Q3是Q2的二倍,Q l的四倍,Q0的八倍,CP 的十六倍。
实验.计数器及其应用
实验2.10 计数器及其应用一、实验目的1、熟悉中规模集成计数器的功能及使用方法。
2、掌握时序逻辑部件功能的测试方法。
3、能熟练地用中规模集成计数器设计时序电路。
二、实验仪器及材料数字逻辑电路实验箱和扩展板、双踪示波器、芯片74LS00、74LS04、74LS10、双D触发器74LS74、同步十进制可逆计数器芯片74LS192（或CC40192）、可预置的4位同步二进制计数器74LS161等。
三、实验原理计数器是数字电路系统中应用较多的基本逻辑器件。
它的基本功能是统计时钟脉冲的个数，实现计数操作；同时也用于与分频、定时、产生节拍脉冲和脉冲序列等。
例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。
按构成计数器的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增、减不同，分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编程计数器等等。
1、用D触发器构成异步二进制加法/减法计数器如图2.10.1所示，电路由3只上升沿触发的D触发器组成的3位二进制异步加法计数器。
电路的连接特点是将每只D触发器转换成为T′型触发形式，再由低位触发器反相输出Q端和高一位的CP端相连接，即构成异步计数方式。
图2.10.1 用74LS74构成3位二进制异步加法计数器若将图2.10.1电路稍加改动（将异步加法器电路的低位触发器的Q端与高一位的CP端相连），即构成了3位二进制异步减法计数器，如图2.10.2所示。
59 / 52、中规模十进制计数器中规模集成计数器品种多，功能完善，通常具有预置、保持、计数等多种功能。
集成芯片74LS192是同步十进制可逆计数器。
它具有双时钟输入，可执行十进制加法和减法计数，并具有清零、置数等功能。
芯片引脚排列如图2.10.3所示。
其中LD 为置数端，CP U 为加计数脉冲输入端，CP d 为减计数脉冲输入端，u TC 为非同步进位输出端，d TC 为非同步借位输出端，P 0、P 1、P 2、P 3为数据输入端，MR 为清零端，Q 0、Q 1、Q 2、Q 3为计数器输出端。
实验十 计数器及其应用
实验十计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握十进制集成计数器的使用及功能测试方法3、驱动数码管二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图9－2所示。
图9－2 CC40192引脚排列及逻辑符号图中LD—置数端 CPU —加计数端 CPD—减计数端CO—非同步进位输出端BO—非同步借位输出端D 0、D 1、D 2、D 3 —计数器输入端Q 0、Q 1、Q 2、Q 3 —数据输出端 CR —清除端CC40192（同74LS192，二者可互换使用）的功能如表9－1，说明如下：表9－1当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。
当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。
当CR 为低电平，LD 为高电平时，执行计数功能。
执行加计数时，减计数端CP D 接高电平，计数脉冲由CP U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。
执行减计数时，加计数端CP U 接高电平，计数脉冲由减计数端CP D 输入，表9－2为8421码十进制加、减计数器的状态转换表。
表9－2加法计数减计数2、数码显示译码器a、七段发光二极管(LED)数码管LED数码管是目前最常用的数字显示器，图6－5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。
实验十五 计数器及其应用
实验十五计数器及其应用一、实验目的1.学会用集成电路构成计数器的方法。
2.掌握中规模集成计数器的使用及功能测试方法。
3.运用集成计数器构成1/N分频器。
二、实验原理计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。
例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编程序功能计数器等等。
1、用D触发器构成异步二进制加法/减法计数器图15-1 3位二进制异步加法器如上图15-1所示，是由3个上升沿触发的D触发器组成的3位二进制异步加法器。
图中各个触发器的反相输出端与该触发器的D输入端相连，就把D触发器转换成为计数型触发器T。
将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到3位二进制异步减法器，如下所示：图15-2 3位二进制异步减法器2、异步集成计数器74LS9074LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。
其引脚排列图和功能表如下所示：图15-3 74LS90的引脚排列图表15-1 74LS90的功能表3、中规模十进制计数器74LS192(或CC40192)74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图15-4 74LS192的引脚排列及逻辑符号（a ）引脚排列 (b) 逻辑符号图中：PL 为置数端，U CP 为加计数端，D CP 为减计数端，U TC 为非同步进位输出端，TC为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、DQ2、Q3为数据输出端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四计数器及其应用
一、实验目的
1、掌握中规模集成计数器的使用及功能测试方法
2、运用集成计数计构成1/N分频器
二、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
1、中规模十进制计数器
CC40192（74LS192）是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图9－2所示。
图9－2 CC40192引脚排列及逻辑符号
图中LD—置数端 CP
U —加计数端 CP
D
—减计数端
CO—非同步进位输出端BO—非同步借位输出端
D
0、D
1
、D
2
、D
3
—计数器输入端
Q
0、Q
1
、Q
2
、Q
3
—数据输出端 CR—清除端
CC40192（同74LS192，二者可互换使用）的功能如表9－1，说明如下：表9－1
当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。
当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。
当CR 为低电平，LD 为高电平时，执行计数功能。
执行加计数时，减计数端CP D 接高电平，计数脉冲由CP U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。
执行减计数时，加计数端CP U 接高电平，计数脉冲由减计数端CP D 输入，表9－2为8421码十进制加、减计数器的状态转换表。
表9－
2
加法计数
减计数
2、计数器的级联使用
一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。
同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。
图9－3是由CC40192利用进位输出CO 控制高一位的CP U 端构成的加数级联图。
图9－3 CC40192级联电路
3、实现任意进制计数
(1) 用复位法获得任意进制计数器
假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
如图9－4所示为一个由CC40192十进制计数器接成的6进制计数器。
图9－4 六进制计数器
（2）图9－6是一个特殊12进制的计数器电路方案。
在数字钟里，对时位的计数序列是1、2、…11，12、1、…是12进制的，且无0数。
如图所示，当计数到13时，通过与非门产生一个复位信号，使CC40192(2)〔时十位〕直接置成0000，而CC40192(1)，即时的个位直接置成0001，从而实现了1－12计数。
图9－6 特殊12进制计数器
三、实验设备与器件
1、＋5V直流电源
2、双踪示波器
3、连续脉冲源
4、单次脉冲源
5、逻辑电平开关
6、逻辑电平显示器
7、译码显示器
8、 CC40192×2（74LS192×2） CC4012×1（74LS20×1）
四、实验内容
1、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能
计数脉冲由单次脉冲源提供，清除端CR、置数端LD、数据输入端D
3 、D
2
、
D 1、D
分别接逻辑开关，输出端 Q
3
、Q
2
、Q
1
、Q
接实验设备的一个译码显示输入
相应插口A、B、C、D；CO和BO接逻辑电平显示插口。
按表9－1逐项测试并判断该集成块的功能是否正常。
(1) 清除
令CR=1，其它输入为任意态，这时Q
3Q
2
Q
1
Q
＝0000，译码数字显示为0。
清
除功能完成后，置CR＝0 (2) 置数
CR＝0，CP
U ，CP
D
任意，数据输入端输入任意一组二进制数，令LD= 0，观
察计数译码显示输出，置数功能是否完成，此后置LD＝1。
(3) 加计数
CR＝0，LD＝CP
D ＝1，CP
U
接单次脉冲源。
清零后送入10个单次脉冲，观
察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CP
U
的上升沿。
(4) 减计数
CR＝0，LD＝CP
U ＝1，CP
D
接单次脉冲源。
参照3)进行实验。
（5）计数器的分频功能
使CC40192或74LS192工作于加计数状态，CR＝0，LD＝CP
D ＝1，CP
U
输入1KHz
连续脉冲，用示波器观察Q3、Q2、Q1、Q0的波形，并记录它们各自的波形和频
的几分频？
率；分析Q3、Q2、Q1、Q0分别是对输入计数脉冲CP
U
（选做）2、图9－3所示，用两片CC40192组成两位十进制加法计数器，输入1Hz连续计数脉冲，进行由00—99累加计数，记录之。
五、实验预习要求
1、复习有关计数器部分内容
2、绘出各实验内容的详细线路图
3、拟出各实验内容所需的测试记录表格
4、查手册，给出并熟悉实验所用各集成块的引脚排列图
六、实验报告
1、画出实验线路图，记录、整理实验现象及实验所得的有关波形。
对实验结果进行分析。
2、总结使用集成计数器的体会。