20位∑-△AD转换器的设计
ADC抗干扰布线
最初，模数(A/D)转换器起源于模拟范例，其中物理硅的大部分是模拟。
随着新的设计拓扑学发展，此范例演变为，在低速A/D转换器中数字占主要部分。
尽管A/D转换器片内由模拟占主导转变为由数字占主导，PC B的布线准则却没有改变。
当布线设计人员设计混合信号电路时，为实现有效布线，仍需要关键的布线知识。
本文将以逐次逼近型A/D转换器和∑-△型A/D转换器为例，探讨A/D转换器所需的PCB布线策略。
图1. 12位CMOS逐次逼近型A/D转换器的方框图。
此转换器使用了由电容阵列形成的电荷分布。
逐次逼近型A/D转换器的布线逐次逼近型A/D转换器有8位、10位、12位、16位以及18位分辨率。
最初，这些转换器的工艺和结构是带R-2R梯形电阻网络的双极型。
但是最近，采用电容电荷分布拓扑将这些器件移植到了CMOS工艺。
显然，这种移植并没有改变这些转换器的系统布线策略。
除较高分辨率的器件外，基本的布线方法是一致的。
对于这些器件，需要特别注意防止来自转换器串行或并行输出接口的数字反馈。
从电路和片内专用于不同领域的资源来看，模拟在逐次逼近型A/D 转换器中占主导地位。
图1是一个12位CMOS逐次逼近型A/D转换器的方框图。
此转换器使用了由电容阵列形成的电荷分布。
在此方框图中，采样/保持、比较器、数模转换器（DAC）的大部分以及12位逐次逼近型A/D转换器都是模拟的。
电路的其余部分是数字的。
因此，此转换器所需的大部分能量和电流都用于内部模拟电路。
此器件需要很小的数字电流，只有D/A转换器和数字接口会发生少量开关。
这些类型的转换器可以有多个地和电源连接引脚。
引脚名经常会引起误解，因为可用引脚标号区分模拟和数字连接。
这些标号并非意在描述到PCB的系统连接，而是确定数字和模拟电流如何流出芯片。
知道了此信息，并了解了片内消耗的主要资源是模拟的，就会明白在相同平面（如模拟平面）上连接电源和地引脚的意义。
例如，10位和12位转换器典型样片的引脚配置如图2所示。
AD转换器及其接口设计详解
模拟输入量
2
工作原理
计数式 双积分式
特点
结构简单、原理清楚 转换速度慢、精度低，少用 精度高、转换速度慢，常用 转换速度较快、精度较高 常用
逐次逼近式 高速并行式
转换速度快，价格高
3
计数式A/D转换由8位D/A转换器、8位计数器和比较器组成。
C为计数器控制端： C=1，开始计数； C=0，停止计数。 模拟输入电压 Vi
+
A
比较器 C 8位 D/A 转换器 8位 计数器
计数时钟 CLK
V0
D/A转换器输出电压
S=0，使8位计数器清“0”，
D7-D0
S=1，使计数器准备计数。
开始转换 S
CLR
数字量输出D0~D7
EOC
转换结束
4
•启动信号S： S端 S端 ：使8位计数器清“0”， ： 计数器准备计数。
• 8位D/A转换器：数字量00H
uC=1。比较器的输出信号接时钟控制门的一个输入端。
定时器、计数器：计数器对时钟脉冲进行计数。当计数 器计满（溢出）时，定时器被置1，发出控制信号使 开关S1由A接到B，从而可以开始对Vref进行积分。
8
＋uI －Vref
A S 1 B uS1
R
C － + A uO － C uC G
积分器
+
比较器
反馈到比较器与Ui比较。因为，Ui > Uf，予以保留 此位的“1” 。 第二个时钟脉冲到来时，SAR 置为11000000码，经 过D／A转换器产生反馈电压
10.24 U f 512 . 2 7.68 V 2
因Ui > Uf ，故保留此位“1”。
14
∑-△插值型A／D转换器的结构优化设计
的插值型 结构 ，研究了设计原理和 设计 的详 细过程 ，给 出了传输函数变换和稳定条件 ，实现 了零点优 化和 巴特沃 思
极点的噪 声传递 函数 。在结构系数的实现 中，采用能量增量最小 的优化算法 ，使Ａ／ Ｄ转换器具有更佳 的稳定性能 。
最后，通 过例 子验证 了该方法 的有效性 。 关键词：∑－ △Ａ／ 转换器 ；稳定性 ：插值型 Ｄ ‘
定的预设值而稳定 ，不足是计算量大和带外增益的随机性 ， 没有涉及实现结构 。 文献ｆ］ 出数 字Ｃｈ ｂ ｓ ｅＩＲ滤波器的 ６提 ｅｙ ｈ ｖＩ
设计 方法来 设计调 制器理 想噪 声传输 函数 ，通 过反 复调整 ＩＲ滤波器 的截止频率和 仿真进行稳定 性验证 ，其实截止 频 Ｉ 率和带宽一样是 由信 号决定的：实现原理是通过 比较噪声函
维普资讯
第 ２ 第７ ９卷 期 ２０ ０ ７年 ７月
电
子
与
信
息
学
报
Ｖ＿ ． ９ ． ０ ２ Ｎｏ ７ １ Ｊ １ ２ ０ ｕ． ０ ７
Ｊ ｕ ｎ ｌｏ ｅ ｔｏ ｉｓ ＆ Ｉ ｆｒ ａ ｉｎ Ｔ ｃ ｎ ｌ ｇ ｏ ｒ ａ ｆ Ｅｌ ｃ ｒ ｎ ｃ ｎ ｏ ｍ ｔｏ ｅ ｈ ｏ ｏ ｙ
中图分类号 ： Ｎ ９ ２ Ｔ ７＋
文献标识码 ：Ａ
文章编号 ：１０—８６２０）７１７—４ ０９ ９ （ ７ －７５ ５ ０ ０ ０
ＳｒｃｕｅＯ ｔ ｌ ｓ ｎｏ ｔｕｔｒ ｐｉ ｉ ｆ∑一 Ａ Ｄ Ｉｔｒｏａｉ ｄ ｌ ｏ ｍａ Ｄｅ ｇ △ ／ ｎｅｐ ｌｔ ｅＭｏ ｕａ ｒ ｖ ｔ
∑一 △插值型 Ａ Ｄ转换器的结构优化设计 ／
唐圣学① ② 何怡刚① 郭杰荣① 李宏民①
ｆ 湖南大学电气与信 息工程 学院 长沙 ４０ ８） １０２
E题∑-Δ型ADC转换电路设计
2014年黑龙江赛区TI杯大学生电子设计竞赛E题：Σ-Δ型A/D转换电路1．任务设计并制作1阶Σ-Δ调制器，并在此基础上设计并制作Σ-Δ型A/D转换电路，电路结构如图1所示。
图1 ∑-Δ型A/D转换电路框图2．要求（1）设计并制作1阶Σ-Δ调制器，具体电路框图如图2所示。
图中U为2V。
REF 要求Σ-Δ调制器输出的1位数据流为TTL电平，时钟频率f自定。
（12分）CLK （2）利用（1）中制作的1阶Σ-Δ调制器，设计并制作Σ-Δ 型A/D转换电路。
要求A/D转换电路可设置工作于下列两种模式：（32分）模式1：采样频率为100Hz，采样位数为12位；模式2：采样频率为1600Hz，采样位数为8位。
（3）设计并制作Σ-Δ型A/D转换电路的采样数据显示装置。
要求可以显示A/D 转换电路连续采样数据波形，显示的波形数据点数不少于200点。
同时，在波形上显示一个光标，移动光标时能显示相应波形点的采样数据。
（6分）（4）改进Σ-Δ 型A/D转换电路的显示装置，要求能计算A/D转换电路输出的采，并实时显示。
方差的计算使用连续1秒的采样数据直接样数据的方差2计算。
（10分）（5）改进Σ-Δ型A/D转换电路的设计，尽量减小A/D转换电路的本底噪声和量化噪声，提高Σ-Δ 型A/D转换电路的采样精度。
实现Σ-Δ 型A/D转换电路能工作于下列模式：（20分）模式3：采样频率为100Hz，采样位数为16位，有效位数不少于13位。
图2 1阶Σ-Δ调制器的结构框图（6）进一步提高Σ-Δ型A/D转换电路的采样速度。
实现Σ-Δ 型A/D转换电路能工作于下列模式：（15分）模式4：采样频率为1600Hz，采样位数为16位，有效位数不少于13位。
（7）其他自主发挥。
（5分）（8）设计报告（20分）项目主要内容满分方案论证比较与选择，方案描述 3 理论分析与计算系统相关参数设计 5 电路与程序设计系统组成，原理框图与各部分的电路图，系统软件与流程图 5 测试方案与测试结果测试结果完整性，测试结果分析 5 设计报告结构及规范性摘要，正文结构规范，图表的完整与准确性 2总分203．说明（1）要求（1）中，要求减法器、积分电路、比较器和1位DAC分别用独立电路实现，并在A、B、C、D信号处应留有测试口，以便对信号波形进行观察。
∑-△ADC数字抽取滤波器的设计方法
个 样 点读取 一 个 所示
值就行 了
抽 取 滤 波器频 率 响 应 如 图
图
:
2
抽 取 滤 波 器 孩率 响 应
、
图 中 几 为祖 带 下限 翔本 , 凡 凡 分 别为 通带波 纹 和 阻 带 位 纹
.
数字抽 取 滤 波 器 类型的 选 择
数字 抽琅 滤 波 器 是 一 个 典 型 的数 字 低 通 滤波 器
。
第
,
4
卷
第
1期
刘益 成
:
2 △ A 以二 数字抽 取 滤 波 器 的设 计 方法
一
因 此 理 论 上 既 可 采 用 有 限脉 冲响 应 ( I F R ) 数 字 滤 波 器 也 可采 用 无 限脉 冲 响应 ( n R ) 数
,
字滤 波器来 实现
s f
,
。
由图
1 (a )
可 见 我们 只 需要 计算抽 样 率为 人 / M 的输 出 而不 必 以 抽 样
。
位
。
自 问 世 以 来 在 高精
,
度 的 数 据 采集 领 域 中获 得 了 广 泛 应 用
,
它 由两 个相 对 独 立的部 分 冬 △ 调制 器 和 数字 抽取
。
滤 波 器 组 成 其 中 数 字 抽 取 滤 波 器 是 整 个 转换 器 的核心 数 字抽取 滤 波 器 是 一 种 数字 低 通 滤 波 器 在 冬△
即有
:
X (f ) 一
艺
X
。
。
( f 十 2 二m f s
)
( 1)
式 中 f 为模 拟 信 号 的采样 频率 如果
迭 失真
。 。
AD转换与显示电路设计
AD转换与显示电路设计AD转换与显示电路是将模拟信号转换为数字信号，并通过显示器显示出来的电路。
在各种电子设备中，AD转换与显示电路被广泛应用，例如数码相机、手机、电视机等。
本文将详细介绍AD转换与显示电路的设计原理和方法。
一、AD转换电路设计1.1AD转换理论基础AD转换是模拟信号转换为数字信号的过程，其核心在于使用采样和量化的方法。
采样是指将模拟信号按照一定时间间隔进行采集，将连续的模拟信号离散化。
量化是指将采样得到的信号根据一定的量化步长进行量化，将模拟信号转换为一系列有限离散的数字值。
1.2AD转换器选择与连接AD转换器有很多种类，常用的有逐次逼近型AD转换器（SAR-ADC）、比较型AD转换器（CMP-ADC）、积分型AD转换器（INT-ADC）等。
选择AD转换器需要根据系统需求、精度要求以及成本预算等因素进行综合考虑。
在连接AD转换器时，需要注意采样电容的选择和电源的稳定性。
采样电容的选择应根据模拟信号的频率进行合理匹配，以保证采样精度。
电源的稳定性对于AD转换的精度有着重要的影响，应尽量选择稳压电源或者添加滤波电路来保证电源的稳定性。
1.3电路布局与设计AD转换电路的设计要考虑信号的接地，对电路的布局进行合理规划，减少模拟信号与数字信号的干扰。
在布局设计时，应将模拟部分与数字部分相分离，分别布置，并通过适当的屏蔽手段减少干扰。
2.1显示器选择与连接显示器的选择与连接需要根据具体应用场景和要求进行综合考虑。
常用的显示器有数码管、液晶显示器（LCD）、有机发光二极管（OLED）等。
选择显示器时需要考虑显示分辨率、功耗、驱动电压等因素。
显示器连接电路一般包括驱动芯片、显示控制器和显示缓冲器。
驱动芯片负责控制显示器的驱动电压和显示模式，显示控制器负责将数字信号转换为驱动芯片所需的信号格式，显示缓冲器用于提供驱动芯片所需的电流和电压。
2.2显示电路布局与设计显示电路的布局设计需要考虑显示元件之间的互相干扰以及显示质量。
ad转换器课程设计
a d转换器课程设计一、课程目标知识目标：1. 学生能理解AD转换器的基本概念，掌握其工作原理；2. 学生能掌握AD转换器的转换方法，了解不同类型AD转换器的优缺点；3. 学生能了解AD转换器在现实生活中的应用，认识到其在工程技术领域的重要性。
技能目标：1. 学生能够运用所学知识，分析并设计简单的AD转换电路；2. 学生能够运用AD转换器进行模拟信号与数字信号之间的转换实验，并处理实验数据；3. 学生能够通过实践操作，掌握AD转换器的调试与优化方法。
情感态度价值观目标：1. 学生通过学习AD转换器，培养对电子技术的兴趣，提高学习积极性；2. 学生在学习过程中，养成合作、探究的学习习惯，增强团队协作能力；3. 学生能够认识到科技发展对社会进步的重要性，激发对科技创新的热情。
课程性质：本课程为电子技术基础课程，旨在使学生掌握AD转换器的基本原理、应用及实验方法。
学生特点：学生具备一定的电子技术基础知识，具有较强的动手能力和探究精神。
教学要求：结合理论教学与实验操作，注重培养学生的实际操作能力和创新意识，提高学生的综合素质。
通过分解课程目标为具体学习成果，使学生在课程学习中获得全面、深入的理解。
二、教学内容1. AD转换器基本概念：包括模拟信号与数字信号的区别，AD转换器的作用及其在电子系统中的应用。
教材章节：第一章 电子技术基础2. AD转换器工作原理：重点讲解逐次逼近法、双积分法等常见AD转换方法。
教材章节：第二章 模拟电子技术3. AD转换器类型及优缺点：介绍并行AD转换器、串行AD转换器等不同类型，对比分析其性能特点。
教材章节：第三章 数字电子技术4. AD转换器的应用：举例说明AD转换器在医疗、工业、通信等领域的应用。
教材章节：第四章 电子技术应用5. AD转换器电路设计与实践：结合Multisim等软件，设计简单的AD转换电路，并进行仿真实验。
教材章节：第五章 电子电路设计与实践6. AD转换器实验操作：包括实验步骤、实验数据处理，以及实验现象分析。
Delta-Sigma(Σ-Δ) AD转换器原理及PSPICE仿真
DeltaSigma AD 转换器原理及 PSPICE 仿真作者：陈拓 2011年1月5日 chentuo@概述DeltaSigma 或ΣΔ模数转换器具有高分辨率、高集成度、成本低和使用方便的特点， 近年来得到广泛的应用。
特别是ΣΔ ADC 易于用 FPGA 实现，逻辑电路可以完全集成在 FPGA内部，只需要很少的外围器件，使 FPGA能直接进行混合信号处理，由于 FPGA可扩 展和可重配置的特性，特别适合做产品研发和需要多个 AD 转换器的场合。
本文通过 PSPICE 仿真介绍ΣΔ模数转换器的工作原理。
为便于理解原理本文中只有 原理性的描述，没有高深的数学推导。
DeltaSigma 即大写的希腊字母ΣΔ。
在数学和物理学中，大写的希腊字母德尔塔 delta (Δ)代表差或变化，大写的希腊字母西格玛 sigma (Σ)代表求和。
有时称其为 SigmaDelta，或 ΣΔ。
在 Δ Σ 转换器中，模拟输入电压信号被连接到一个积分器的输入端。
在输出端对应输 入大小产生一个电压变化率，或者斜坡。
然后用比较器将该斜坡电压与地电位（0V）进行比“高” 较。
比较器的行为就像1 位 AD 转换器，根据积分器的输出是正或负产生1 位的输出（ ）。
比较器的输出通过一个以很高频率时钟驱动的 D 触发器被锁存，并且反馈到积 或“低”分器的另一个输入通道，向 0V方向趋势驱动积分器。
基本电路如下：最左边的运放是积分器。
积分器馈入的下一个运放是比较器，或 1位 AD 转换器。
接下 来是 D 触发器，在每个时钟脉冲锁存比较器的输出，发送“高”或“低”信号到电路顶部 的下一个比较器。
最后这个比较器用于转换信号极性，将触发器的 0V/5V 逻辑电平输出转 换到+V/V电压信号再反馈到积分器。
工作原理电路的工作原理如下：如果积分器输出是正，第一次比较器将输出一个“高”信号给触发器的 D 输入。
∑–△型模数转换器(ADC)
∑–△型模数转换器(ADC)1.概述近年来，随着超大规模集成电路制造水平的提高，Σ-Δ型模数转换器正以其分辨率高、线性度好、成本低等特点得到越来越广泛的应用。
Σ-Δ型模数转换器方案早在20世纪60年代就已经有人提出，然而，直到不久前，在器件商品化生产方面，这种工艺还是行不通的。
今天，随着1微米技术的成熟及更小的CMOS几何尺寸，Σ-Δ结构的模数转换器将会越来越多地出现在一些特定的应用领域中。
特别是在混合信号集成电路(Mixed-signal ICs，指在单一芯片中集成有模数转换器、数模转换器以及数字信号处理器功能的集成电路芯片)中。
目前，Σ-Δ型模数转换器主要用于高分辨率的中、低频(低至直流)测量和数字音频电路。
用于低频测量的典型芯片有16位分辨的AD7701，24位分辨的AD7731等；用于高品质数字音频场合的典型芯片有18位分辨率的AD1879等。
随着设计和工艺的水平的提高，目前已经出现了高速Σ-Δ型模数转换器产品。
2. ∑–△型ADC的理论基础与一般的ADC不同，∑–△型ADC不是直接根据抽样数据的每一个样值的大小进行量化编码，而是根据前一量值与后一量值的差值即所谓的增量的大小来进行量化编码。
从某种意义上讲，它是根据信号波形的包络线进行量化编码的。
∑–△型ADC由两部分组成，第一部分为模拟∑–△调制器，第二部分为数字抽取滤波器，如下图所示。
∑–△调制器以极高的抽样频率对输入模拟信号进行抽样，并对两个抽样之间的差值进行低位量化，从而得到用低位数码表示的数字信号即∑–△码；然后将这种∑–△码送给第二部分的数字抽取滤波器进行抽取滤波，从而得到高分辨率的线性脉冲编码调制的数字信号。
因此抽取滤波器实际上相当于一个码型变换器。
由于∑–△调制器具有极高的抽样速率，通常比奈奎斯特抽样频率高出许多倍，因此∑–△调制器又称为过抽样ADC转换器。
这种类型的ADC采用了极低位的量化器，从而避免了制造高位转换器和高精度电阻网络的困难；另一方面，因为它采用了∑–△调制技术和数字抽取滤波，可以获得极高的分辨率；同时由于采用了低位量化输出的∑–△码，不会对抽样值幅度变化敏感，而且由于码位低，抽样与量化编码可以同时完成，几乎不花时间，因此不需要采样保持电路，这就使得采样系统的构成大为简化。
∑-△调制器
s 0
2
2
3
noise
SNR 10 lg(
Psin
gal
P noise
) 6 . 02 b 1 . 76 5 . 17 30 lg( OSR )
(13)
二阶∑△ 调制器
二阶∑△调制器由两个一阶∑△调制器串联组
成，下图为二阶∑△调制器结构图。
二阶∑△调制器结构图。
∑-△ 调制器
∑-△
调制器运用于D类放大器中，其主要的
特点在于与过采样技术相结合，能达到良好
的噪声整形效果。
过采样
过采样技术是以远远高于奈奎斯特采样频率
对输入信号进行采样。对于常用的数字音源 （如CD:44.1KHZ,16bit），若以奈奎斯特采 样频率采样,则在输出环节还原成音频信号时， 要求后置低通滤波器要有陡峭的截止特性， 因此要设计复杂的高阶滤波器。通过过采样 后，就可大大降低低通滤波器的设计要求。
阶数为1、2、3阶的∑△调制器噪声整形效果图
由上图可知，在信号基频内，一阶∑△调制器结 构的量化噪声最大，由于二阶∑△调制器的噪声传递 函数（NTF）为一阶的二次方，故二阶∑△调制器在 信号基频中的量化噪声呈二次方的衰减，所以二阶 ∑△调制器量化噪声比一阶∑△调制器小，三阶∑△ 调制器的量化噪声最小。 通过以上分析，可得出：∑△调制器的阶数N越 高，则对信号基频内的量化噪声的抑制效果就越好， 输出信噪比越高。 但事实上，三阶及三阶以上的高频∑△调制器会 存在稳定性问题，其根本原因在于以上分析都是建立 在将量化噪声当做是一个与输入信号不相关的随机白 噪声，但这样的假设不严格成立。因此，一般使用的 调制器基本上都是一阶或二阶调制器。
30
一阶∑-△ 调制器
Σ-Δ模数转换器基本原理及应用
Σ-Δ模数转换器基本原理及应用一、Σ-Δ ADC基本原理Σ-Δ ADC以很低的采样分辨率(1位)和很高的采样速率将模拟信号数字化, 通过使用过采样、噪声整形和数字滤波等方法增加有效分辨率, 然后对ADC输出进行采样抽取处理以降低有效采样速率。
Σ-ΔADC 的电路结构是由非常简单的模拟电路(一个比较器、一个开关、一个或几个积分器及模拟求和电路)和十分复杂的数字信号处理电路构成。
要了解Σ-ΔADC的工作原理, 必须熟悉过采样、噪声整形、数字滤波和采样抽取等基本概念1.过采样ADC是一种数字输出与模拟输入成正比的电路, 图1给出了理想3位单极性ADC的转换特性, 横坐标是输入电压U IN 的相对值, 纵坐标是经过采样量化的数字输出量, 以二进制000～111表示。
理想ADC 第一位的变迁发生在相当于1/2LSB的模拟电压值上, 以后每隔1LSB都发生一次变迁, 直至距离满度的1 1/2 LSB。
因为ADC的模拟量输入可以是任何值, 但数字输出是量化的, 所以实际的模拟输入与数字输出之间存在±1/2LSB的量化误差。
在交流采样应用中, 这种量化误差会产生量化噪声。
图1 理想3位ADC转换特性如果对理想ADC加一恒定直流输入电压, 那么多次采样得到的数字输出值总是相同的, 而且分辨率受量化误差的限制。
如果在这个直流输入信号上叠加一个交流信号, 并用比这交流信号频率高得多的采样频率进行采样, 此时得到的数字输出值将是变化的, 用这些采样结果的平均值表示ADC的转换结果便能得到比用同样ADC高得多的采样分辨率, 这种方法称作过采样(oversampling)。
如果模拟输入电压本身就是交流信号, 则不必另叠加一个交流信号。
采用过采样方法(采样频率远高于输入信号频率)也同样可提高ADC 的分辨率。
由于过采样的采样速率高于输入信号最高频率的许多倍, 这有利于简化抗混叠滤波器的设计, 提高信噪比并改善动态范围。
Sigma-Delta-ADC工作原理
S i g m a-D e l t a-A D C工作原理(共5页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--∑-△ADC工作原理越来越多的应用，例如过程控制、称重等，都需要高分辨率、高集成度和低价格的ADC、新型∑-△转换技术恰好可以满足这些要求。
然而，很多设计者对于这种转换技术并不十分了解，因而更愿意选用传统的逐次比较ADC。
∑-△转换器中的模拟部分非常简单(类似于一个1bit ADC)，而数字部分要复杂得多，按照功能可划分为数字滤波和抽取单元。
由于更接近于一个数字器件，∑-△ADC的制造成本非常低廉。
一、∑-△ADC工作原理要理解∑-△ADC的工作原理，首先应对以下概念有所了解：过采样、噪声成形、数字滤波和抽取。
1．过采样首先，考虑一个传统ADC的频域传输特性。
输入一个正弦信号，然后以频率fs采样－按照Nyquist定理，采样频率至少两倍于输入信号。
从FFT分析结果可以看到，一个单音和一系列频率分布于DC到fs／2间的随机噪声。
这就是所谓的量化噪声，主要是由于有限的ADC分辨率而造成的。
单音信号的幅度和所有频率噪声的RMS幅度之和的比值就是信号噪声比(SNR)。
对于一个Nbit ADC，SNR可由公式：SNR=+得到。
为了改善SNR和更为精确地再现输入信号，对于传统ADC来讲，必须增加位数。
如果将采样频率提高一个过采样系数k，即采样频率为Kfs，再来讨论同样的问题。
FFT分析显示噪声基线降低了，SNR值未变，但噪声能量分散到一个更宽的频率范围。
∑-△转换器正是利用了这一原理，具体方法是紧接着1bit ADC之后进行数字滤波。
大部分噪声被数字滤波器滤掉，这样，RMS噪声就降低了，从而一个低分辨率ADC, ∑-△转换器也可获得宽动态范围。
那么，简单的过采样和滤波是如何改善SNR的呢?一个1bit ADC的SNR为+，每4倍过采样将使SNR增加6dB，SNR每增加6dB等效于分辨率增加1bit。
AD转换器及其接口设计
面临的挑战
噪声和干扰
01
在实际应用中，AD转换器容易受到噪声和干扰的影响，导致转
换精度下降。
采样率和动态范围
02
提高采样率和动态范围是AD转换器面临的另一挑战，需要解决
带宽和分辨率之间的平衡问题。
低电压和低功耗限制
03
在便携式设备中，低电压和低功耗的限制对AD转换器的性能提
出了更高的要求。
未来展望
05 AD转换器的发展趋势和 挑战
技术发展趋势
高速高精度
随着科技的发展，AD转换器的速度和精度 不断提升，以满足各种高要求的应用需求。
低功耗
在便携式设备和电池供电的应用中，低功耗的AD转 换器成为发展趋势，有助于延长设备使用寿命。
集成化与智能化
将AD转换器与其他数字和模拟电路集成在 同一芯片上，实现智能化控制和数据处理。
混合信号接口挑战
设计复杂度增加、需要同时处理数 字和模拟信号的时序和同步问题。
04 AD转换器的应用
信号处理
模拟信号数字化
将连续变化的模拟信号转 换为离散的数字信号，便 于计算机处理和传输。
信号调理
通过AD转换器对模拟信号 进行放大、滤波等预处理， 提高信号质量。
数据采集ቤተ መጻሕፍቲ ባይዱ
在各种测试和测量系统中， AD转换器用于采集模拟信 号并转换为数字信号进行 存储和分析。
表示AD转换器能够转换 的最小模拟量，通常以
二进制位数表示。
表示AD转换器的实际输 出与理论输出之间的误
差。
表示AD转换器的输出与 输入之间的关系是否成
线性。
表示AD转换器完成一次 转换所需的时间。
03 AD转换器接口设计
数字接口设计
20位D／A转换器DAC1220的原理及应用
的介绍了 ＤＡＣ１２ 芯 片的原理和应用 。 ０ ２
【 关键词】 Ｄ Ａ转换器 单片机 Ｄ Ｃ ０ ／ Ａ １２ ２
Ａｂ ｔ ａ ｔ Ｔ ｅｐ ｐ ｒ ｉｃ ｓ ｅ ｅｐ ｎ ｉ ｌ ｎ ｐ ｌ ａｉ ｎｏ ＤＡＣ１ ２ ． ｓ ｒ ｃ ： ｈ ａ ｅ ｓ ｕ ｓ ｄ ｔ ｒ ｃｐ ｅａ ｄ ａ ｐ ｉ ｔ ｆ ｄ ｈ ｉ ｃ ｏ ２ ０ ＤＡＣ１ ２ ０ ｂ ｔ ｉ ａｙ ｍｕ ｔ ｌ ｉ ｇＤ／ ２ ０ｉ ａ２ 一 ｉ ｂ ｎ ｒ ｌ ｐ ｙ ｎ ｓ ｉ Ａ ｏ ｖ ｒｅ ， ｔ ｉｅ ｅｔ －ｉ ｍａｔｃ ｎ ｌ ｇ ． ｃ ｎ ｅｔ ｒ ｕ ｉ ｚ ｄｄ ｌ ｓ ｌ ａ ｇ ｈ ｏ ｏ ｙ ＤＡＣ１ ２ ｅ ｔ ｒ ｓ ｙ ｃ ｒ ｎ ｕ ｅ ａ ｔｒａ ｅ ａ ｄｐ ｏ ｉ ｅ ｗ ｏ ｓ ， ｅ ２ ０ ｆ ａｕ ｅ ｓ ｎ ｈ ｏ ｏ ｓｓ ｒ ｌ ｎ ｅ ｆ ｃ ， ｎ ｒ ｖ ｄ ｓ ｏ ｎ ｉｅ ａ ｉ ｉ ｌ ｅ ｃ ｌ ｎ ｉ ｅ ｒａ ｄ ｔ ｅ ｍａ ｒｆ ｈ ｒ ｃ ｅ ｓ Ｔｈ ｘ ｅ ｌ ｔ ｎ ａ ｎ ｈ ｒ ｌｄ ｉ ｃ ａ ａ ｔ ｒ ． ｅ ＤＡＣ１ ２ ａ ｅ ｎ ｄ ｓｇ ｅ ｏ ｐ ｌ ａ ｉ ｎ ｓ ｓｅ ａ ｅ ｎ ｅ ｌ ｔ ２ ０ ｈ ｓ ｂ ｅ ｅ ｉ ｎ ｄ ｆ ｒａ ｐ ｉ ｔ ｙ ｔ ｍｓｂ ｓ ｄ ｏ ｃ ｏ ｍｉｒ ｐ ｏ ｅ ｓ ｒａ ｄ ＤＳ ． ｃ ｏ ｒ ｃ ｓ ｏ ｎ Ｐ
Ｄ ＮＣ Ｄ ＮＣ Ｄ ＮＣ
Ｃ２ Ｃ１
图 １ Ｄ Ｃ ２０引脚 排列图 Ａ Ｉ２
ｌ
Ｉ呈 Ｉ 星 Ｉ ｌ Ｉ ｌ Ｉ 垒 垒 垒 垒
多位量化∑△AD转换器的设计
A/D 转换器实际上是采
用高采样率来换取高精度量化,即以速度来换取精度的方案 由于大规模集成电路工艺技术和数字信号处理技术的发展 器的实现不成问题 因此从上世纪 70 年代末到现在 上世纪 80 年代 － － 使数字抽取滤波
A/D 转换器已经取得
了很广泛的应用和发展 处理领域
A/D 转换器主要应用于音频信号 － A/D 转
对通过网络进行视/ 音频数据传输的要求也进
无线通讯也由模拟模式过渡到了数字模式 相对于 也更昂贵 所有这 这些
数字系统 模拟模式的通信系统的器件体积较大
些复杂电路系统的核心都包含了拥有强大运算能力的数字电路
电路都是采用 CMOS 工艺实现的 随着数字电路的工作速度越来越快 功能越来越强 数字系统的复杂程度随之提高 因此系统对模拟部分 的要求也越来越高 因为是模拟电路为数字电路提供了与外界的接口
数(A/D)转换器就是实现这一转换的器件 框图
输入的模拟信号经过预放滤波后送给 A/D 转换器
入计算机或专用数字设备进行处理 即数/模(D/A)转换器
最后再将处理后的数字信号经相反的转换器 A/D 和 D/A 转换器是模拟信号数字 在某种程度上决
转换成模拟信号输出
处理中不可少的基本部件 它们是联系模拟和数字系统的桥梁 定了整个系统的性能 与传统的 Nyquist 频率 A/D 转换器相比 过采样 －
运用计算机辅助设计工具(CAD) 很快便能做到从顶层的功能 因此大大缩短了产品设计周期 同时数字电路提供了极大 容易测试 最后 数字电路的器件相对于模拟电路
说明到版图级的实现 的动态范围 中的要小得多 相比之下 效应
抗干扰能力强 因而功耗
面积
速度等方面都有大幅度提高 它的性能依赖多种二级 因此 模拟电路的 最后 模拟
基于DAC1220与ADS1255的低漂移精密DAC设计
AD C 采 集 D AC 的 输 出 , 并 与 D AC 指 定 输 出 值 比 较 , 然 后 通 过 程 序 补 偿 DA C, 可 以 使 输 出 电 压 更 接 近 指 定 值 。 DAC1220采 用 直 接 二 进 制 输 入 方 式 ,输 出 电 压
VDAC = 2 × VREF
V ADC
2V REF * ∆x 2V Acode = V DAC − VADC = REF Dcode , 8 * PGA 2 20 2 20 Acode − Dcode , 假 设 D A C 转 换 函 数 为 D A C_O utput(x), 则 即 ∆x = 8PGA
１ 系统整体设计
修正
Ｄ Ａ Ｃ １２２０数模 转换器 差分电压 跟随 ＩＮ Ａ １１８仪用运放
输出采集 ＶＤＡＣ ＧＮ体结构框图
① 作 者 简 介 : 柳 晓 见 (1989-), 男 , 本 科 毕 业 生 , 电 子 科 学 与 技 术 专 业 。 通 讯 作 者 : 刘 洪 山 (1968-), 男 , 副 研 究 员 , 从 事 传 感 器 与 微 电 子 技 术 教 学 与 研 究 。
DAC1220 是 TI 公 司 生 产 的 一 款 在 一 定 温 度 范 围 内 , 能 实 现 20 位线性转换的低功耗串行数模转换器。 原 理 上 利 用 ∑ -△ 技 术 实 现 其 线 性 特 性 , 分 辨 率 可 配 置 为 20 位 输 入 模 式 。 输 出 电 压 范 围 2倍 于 外 部 参 考 电 压 ,同 时 片 上 校 准 电 路 可 动 态 的 减 少 失 调 和 增 益 误 差 , 最 大 输 出 线 性 误 差 仅 为 ± 0.0015% 。 DAC1220 可 用 于 工 业 控 制 或高精度测量系统 ,同时也是便携式低功耗仪器、 分离系统的理想 选择。 但 是 , D AC1220 输 出 不 是 轨 对 轨 (rail-to-rail), 即 其 输 出 值 为 (A GND+20mV ) 到 (A VDD-20mV ) 。 在 实 际 应 用 中 , 若 要 输 出 0V 到 5V, 则 AVDD 需 增 大 到 5.02V 以上 ,AGND 需 降 低 到 -20mV 以 下 。 而 且 , 即使通过 DAC1220 的片上自校准 , 实 际 电 路 的 输 出 电 压 也 会 有 不同程度的漂移。 本 文 就 D A C1220 这 点 不 足 , 介 绍 了 一 种 通 过 了 24 位 高 精 度 ADC 芯片 ADS1255 与 DAC1220 的 联 合 转 换 方 式 的 设 计 , 实 现 了 20 位 精 度 的 低 漂 移 精 密 DAC 设 计 。
Σ-Δ模-数转换器(ADC)的工作原理
Σ-Δ模/数转换器(ADC)的工作原理本文深入介绍-模/数转换器(ADC)的工作原理，重点关注难以理解的数字概念:过采样、噪声整形和抽样滤波等。
同时包括-转换器的多种应用。
最新的-转换器通常具有较高分辨率、高度集成、低功耗以及较低成本，使其成为过程控制、高精度温度测量以及电子称等应用的上佳ADC选择。
但由于设计者往往不太了解-类型的转换器，而选择传统的SAR ADC。
-转换器(1位ADC)的模拟侧非常简单；数字侧执行滤波和抽样，比较复杂，这部分使得- ADC的生产成本较低。
为理解转换器工作原理，您必须熟悉过采样、噪声整形、数字滤波以及抽样等概念。
本应用笔记涵盖了上述主题。
过采样首先，考虑输入信号为正弦波时传统多位ADC的频域传递函数。
以频率Fs对该输入进行采样。
根据奈奎斯特定理，Fs必须至少为输入信号带宽的两倍。
观察数字输出的FFT分析结果，我们可看到一个单音和大量随机噪声，从直流延伸至Fs/2 (图1)。
这些噪声称为量化噪声，对该结果可以按照以下考虑：ADC输入为连续信号，具有无限可能的状态，但数字输出为离散函数，其不同状态的数量取决于转换器的分辨率。
所以，从模拟到数字的转换损失了某些信息，在信号中引入了一定程度的失真。
该误差的幅值是随机的，最大为LSB。
图1. 多位ADC的FFT谱图，采样频率为FS如果我们将基频幅值除以所有噪声频率的RMS和，则得到信噪比(SNR)。
对于N位的ADC，SNR = 6.02N + 1.76dB。
为提高传统ADC的SNR(并进而提高信号复现的精度)，就必须提高位数。
仍以上例为例，但将采样频率提高，采用过采样因子k，达到kFs(图2)。
FFT分析结果表明噪底降低。
SNR与之前相同，但噪声能量已经分散至较宽的频率范围。
-转换器利用这一原理，在1位ADC之后增加了数字滤波器(图3)。
由于大多数噪声被数字滤波器滤除，所以RMS噪声较低。
这种方法使得-转换器以较低分辨率的ADC实现较宽动态范围。
使用SigmaDeltaADC时容易被忽略的问题
使用SigmaDeltaADC时容易被忽略的问题最近见到不少帖子说，SigmaDelta型ADC不稳定。
其实大多数不是ADC的问题。
而是没有深刻理解SigmaDelta型ADC的原理和内部结构。
∑－△型ADC是一类利用过采样原理来扩展分辨率的模数转换器件，从原理上看，∑－△型ADC利用非常低分辨率的ADC(一般1bit)的ADC通过高速过采样，得到码流后量化得到数字量。
因为1bit ADC 就是一个比较器，1bitDAC也可以用模拟开关来实现；加之滤波和量化工作也是全数字实现的，所以∑－△型ADC更像是数字器件而不是模拟器件。
这最大可能的避免了模拟电路的漂移、批次性问题。
因此∑－△型ADC可以很容易达到高精度和高分辨率。
下面看图4.2：一个带锁存的比较器作为1bitADC，其输出码流分2路，一路给数字滤波和量化用，另一路反馈到减法器。
积分器的作用就是对减法器后的输入信号求平均。
关于∑－△调制和过采样的原理，很多教科书都是搬弄一大堆的公式和定理，证明码流平均值正比输入电压就了事。
没有让读者真正理解，害了不少人。
我觉得，从大家都熟悉的运放负反馈虚短路的知识，很容易理解∑－△调制的原理。
图4.2的整个环路构成典型的负反馈，那么由反馈理论可知，只要比较器（相当于运放）的开环增益足够大，A点会非常接近0V（虚地），即DAC的码流平均值（积分器就是求平均）一定会非常接近输入信号Vin／Vref的值。
数字滤波和量化器功能就是一低通滤波器，就是将码流的平均值（低频量）取出作为ADC转换结果。
上面分析了∑－△型ADC的基本原理。
在实际的∑－△型ADC芯片中，都采用开关电容电路来实现输入、减法器、积分器、基准切换功能。
这样便于纯数字方法实现。
很多∑－△型ADC内置可编程增益放大器（PGA），非常方便与电桥、热电偶等微弱信号传感器连接。
PGA 的实现其实也是靠改变开关电容采样、积分与读出的速度比来实现的，仍然是纯数字电路实现，不存在运算放大器的漂移、失调、上下轨等问题。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
阶Ｙ － Ａ调制器。 － 在Ｅ Ａ调制器中添加了局部负反馈， 使转换器能对满量程（ ） Ｆ 输人信号进行精确转换； Ｓ 在梳状 滤波器后面添加了补偿电路，补偿梳状滤波器在基带内的衰减，使基带内的纹波小于。 Ｏｄ 。木电路采用 Ｄ １Ｒ ０ ｐ Ｃ Ｏ 工艺， ． ． Ｓ ６ Ｍ 电路的结构和精度通过了Ｈ Ｐ ＥＳＡ －Ｉ ＳＩ ， Ｒ Ｓ Ｃ Ｔ Ｍ等Ｅ Ａ软件的验证 Ｄ
量程输人时， 第一级局部负反馈被激活， 量化噪声
局部负反馈的输出Ｙ 经过去噪逻辑输函数毯‘ ｉ ， 与Ｙ相加为： 】
万方数据
微电子学与计算机
２０年第 ６ ０３ 期
本降频滤波电 路实现 １８１ ２： 降频， 阻带频率衰 减 １０Ｂ 基带内的纹波小于０ ０ｄ ， １ｄ ， ． １ 因此降频滤 ０ Ｂ 波电路分为： ①抽取滤波器； ②补偿滤波器和低通
ｋ ｋ１ ， ＇ ，钱 ） ， （ ＝
２ 调制器的结构 ． ２ 由式（和式（ ’可知： ３ ） ） 通过提高Ｅ － Ａ调制器的 阶数、 量化器的位数和过采样比Ｍ， 就能提高ＡＤ ／ 的精度。但随着调制器的阶数、 量化器的位数和过 采样比Ｍ的提高， 也会带来负面的 影响。 例如： 采 当 样频率一定时， 提高过采样比Ｍ， － ＡＤ转换 则Ｅ ／ Ａ 器的数据输出速率就会降低， 如果维持数据输出速 率不变， 就得提高采样频率， 芯片的功耗就会增加， 而且采样频率受运算放大器的限制， 所以过采样比 Ｍ不能太高。提高量化器的位数， 模拟电路的面积 将迅速增加， 元器件之间的匹配要求越来越严， 为 了 避免这种情况， 通常将量化器的位数定为 １ ， 通过 提高调制器的阶数， 来提高ＡＩ的精度。但随着调 ／ 〕 制器阶数的提高， 当大信号输人时， 调制器产生过 载， 缩小了模拟信号的测试范围， 为了避免这个问 题， 通常有以下解决办法：
６０ ．２
泄露变将非常严重， 信噪比 将迅速下降。 因此， 这种
结构不能精确地量化满量程信号。
２ 带局部负反馈的２１１ － ． ３ －－ 阶Ｅ Ａ调制器 本文实现了一个 ２ １１ － － 阶Ｅ一 △调制器避免了 上述两种方法中的缺点。其结构如图４ 所示， 第一 个２ 阶Ｅ Ａ调制器与传统的Ｉ － － Ａ调制器相比多了 一个局部负反馈环， 如图中虚线所示。传统的Ｅ － Ａ 调制器的增益系数Ｋ 和Ｋ 不匹配导致量化噪声泄 ： ２ （ 把输人信号缩小‘ 图２， １ ） 倍（ ） 然后再把数字 露， 但泄露的量化噪声将被后面的 １１ 一 － １ △调制器 滤波器的输出数据放大 ‘倍。 这样在一定程度上避 整形， 在保持信噪比不下降的情况下， 这种结构的 免了过载和不稳定， 甚至输人信号能达到 Ｆ 。但量 Ｓ 输人信号最大幅度到０ Ｆ ，原因是当输人信号接 ．Ｓ ８ 化噪声也增加了 Ｇ倍。 所以用这种方法来提高 ＡＤ 近满量程信号时， 阶Ｅ Ｉ ２ － Ａ调制器产生了过载， 导 转换器的精度是不可取的。 致过载的主要原因是 １ 位的ＡＤ和 １ ／ 位的ＤＡ组 ／ 成的负反馈信号不能很好地跟踪输人信号， 使得量 模拟输人 数 字输 出 化噪声的平均功率增大。如果在 ２ 阶Ｅ Ａ调制器 － 第二个积分器的输人和输出端加一个局部负反馈， 图 ２ 按 比例缩小输人信号的 Ｅ一 ＡＤ转换器 △／ 因为该反馈环限制了第二积分器的输出， 后面的 卜 Ｅ △调制器性能很稳定， 因此满量程输人时信噪 （ 添加局部负反馈， ２ ） 这一技术是由Ｍｕ ａ ｏ ｓｉ １ 一 ｓｖ ３ ｅ ｌ －ｖ ／ 提出用来解决三阶Ｅ一 △调制器的稳定性［ ｍ 。如图 ３ 比不会下降， ｌ ｅＡＤ产生的量化噪声将会被后 面的去噪逻辑电路消除， 即使噪声泄露， 也不会影 所示， 每一级积分器的输人和输出增加了一个局部 － Ａ调制器。这就避免了图 ３ 在满量程 负反馈环（ ｌｅＡ 和３ｌｅＤ ） ３ ｅ ｌ －ｖ ／ Ｄ －ｖ ／ ， ｅ ｌ 用来监视积 响下一级Ｅ Ａ 分器的输出， 当积分器的输出电压在规定的范围内 输人时信噪比迅速下降的缺点。 时， 量化器不工作， 局部负反馈环反馈到积分器的 ２ 局部负反馈最化噪声的泄漏 ． ４ 在本文实现的结构中， 局部负反馈量化噪声的 输人端是零； 当积分器超出这个范围时， 局部负反 泄漏程度将决定信号的最大输入范围，如图４ 所 馈环的量化器被激活， 使积分器的输出电压回到这 个范围内。 局部负反馈环产生的 量化噪声由Ｈ Ｈ， 示， ２ 把一位的量化噪声等效为Ｑ， ，＝， 阶 ｌ ｋ１ 令ｋ ｚ 则２ Ｈ 和ｙ 之和来消除。 ３ ｌ 通过限制每个积分器的输出， Ｅ △ 一 调制器的： 域传输函 数为： 即使在Ｆ 输人时， Ｓ 也能保持整个反馈环的稳定， 并 且Ｅ △调制器的信噪比也不会下降。但在集成电 一 局部负反馈环的去噪声逻辑传输函数为： 路生产工艺中， 参数不可能完全匹配。假如在Ｘ － Ａ
Ｉ Ｆ，１ｅ Ｉ（ｉｒ； ＩｌＬ Ｎ ｑ＝ －｝＇ ２ｎｆ ） Ｔ ）１ ｌ ＇ｓ ＝
其中， 为采样周期。则Ｅ △调制器的量化噪 Ｔ ， 一 声功率谱密度函数Ｓ ） Ｅ 为： Ｕ 、。， Ｕ公尸 ＇Ｗ 了＿ “ ＿Ｒ 。二Ａ Ｓ Ｊ 子 Ｏ ｝ｒ 一“’ 甘，
２ Ｅ－ ＡＤ调制器的原理和调制器的电路设计 Ａ／ ２ Ａ调制器原理 ． １－ １ Ｅ △调制器的特点在于它的噪声整形性， １ 一 图 所示为一阶Ｉ － Ａ调制器的结构。框图中的ＡＤ和 ／ ＤＡ可以是一位的， ／ 也可以是多位的。 把量化器的噪 度函数。对上式在Ｉｂ ｆ＋ 月区间进行积分可得信号带 声等效为Ｑ ） （， Ｚ 则图１ 所示一阶Ｅ － Ａ调制器的ｚ 域 宽内噪声的总功率 Ｓ： Ｒ ， ｍ ｉｒ ．， ａｒ ． ｒｉ ｉ， ２， ，、 么 － １ 传输函数为： ｉｓ ｚ － Ｓ 、 ， 一 Ｉ 乙 丫 －五 ‘－ ｎ竺 、 Ａ １ 黑 、夕＇丫 ２户 ｙ） ＇ ）１ ， （ （ （＝ － ＋ 、一 Ｚ ｚ ｚ （ ） ） （ ｚ Ｑ １ ） 从几 由 １ 一阶调制器对输人信号二 ） 式（可知， ） （是无 Ｚ 当输入为正弦信号时， 带宽ｆ内 ｂ 失真传输， 而对量化器的噪声 Ｑ ） （是以一阶差分的 Ｚ 的动态信噪比刀 的平方为 ： 双 形式进行传输， １ ‘ 从 、一 幅频传输曲线可知， 它是高 通滤波， 抑制低频量化噪声， 或者说Ｅ △调制器将 一 （一 －、 （Ｄ ： ２ Ａ 一 二 、２ ２ Ｖ 量化噪声从基带内搬移到基带外的更高频段， 通常 ｈ ｝、 刀Ｒ任 二鱼鱼丝堕达Ｔ Ｓ Ｏ 、 Ｒ １ 一 ‘）丫 、 Ｔ 竺 将这一技术称作为噪声整形技术。过采样Ｉ △ ／ 一 ＡＤ １ Ｌ １八６ ＂ 八１ ２＋ ｆ ‘ ２＇ 转换器正是通过对输人模拟信号在前端进行过采 ３ Ｌ １、， ． ， ＋ ． ，。， ２ 、 ， ＝－ ．１ 一 － 二 一一 １７ Ｉ 一 １ １ － Ｌ－ ４ ＂＇ （） ３ 样和噪声处理， 使得模拟电 路部分输出的码流在基 Ｌ 、 叮 ￣ 带内达到系统所需求的信噪比。 上式中Ｂ是２ － Ａ调制器中量化器的位数。另 由图 １ 可以看 出一阶调制器的基带 内信噪 比 一方面， 一个Ｎ ｂ 的Ｎｑｉ 频率Ａ Ｃ的动态信 －ｉ ｙｕ ｔ ｔ ｓ Ｄ
关锐词：Ｅ一 八调制器， 梳状滤波器， 满量程
丁ＩＥ ｝ １ ｒ ｝
比较低， 为了提高信噪比， 采用高阶调制器和多位 量化器来提高基带内信噪比， 高阶Ｉ － Ａ调制器的：
域传输 函数为 ：
ｘｔ （ ）
１ 引言
与常规 Ｎｑｉ 频率ＡＤ转换器相比， ｕ ｔ ｙ ｓ Ｉ 过采样
ＡＤ转换器采用过采样技术与Ｅ ＡＤ调制器的噪 ／ － ／ Ａ 声整形技术ｏ ， － 可对量化噪声进行双重抑制， １ 使基 带内信噪比大大提高， 从而使 ＡＤ转换器达到很高 ／ 的精度。Ｅ ＡＤ的调制器一般由积分器、 Ａ － ／ Ａ 一位 ／
滤波器
抽取滤波器的重要作用之一是滤除有用信号 带宽以外的量化噪声， 抽取滤波器的输人是高取样 频率信号。抽取滤波器采用梳状滤波器， 降频６ ４
倍， 域 输 数 ： ）乏． 其： 传 函 为Ｈ ＝ ｋ （［ ｀ ］
为了滤掉高频量化噪声， 梳状滤波器的阶数至 少应比Ａ 解调器高一阶， Ｅ 本电路梳状滤波器： 域
乙，十 １ Ｊ
ＪＪ
其 ， 爷为化的化声率谱 ＝ 量器量噪功密 中动 ５
其Ｍ 中＝ ｆ ２
收稿 日期 ： ０ ３ ０ － ０ ２０ － １ １
噪比的平方为：
万方数据
ห้องสมุดไป่ตู้
２０ 年第 ６ ０３ 期
微电子学与计算机
（ ４ ）
Ｄ ， ６ Ｒ １ ． ７ 刀 ＇３ ２ － ＝ Ｒ＝ ｘ ＇＇ ＂｝Ｎ
图 ３ ３阶带局部负反馈的Ｅ一 △调制器结构
ｙ＝ ｚ “Ｚ， ‘‘ｍ （ （ｌ’（ （一Ｙ） ，ｚ 一ｉ奋”ｚ（ ５ （２） ）ｚ ） ｚ ） ｚ ｘ （ Ｑ一 － ） ＋ ＇
Ｈ会１、 ＝（ 一 一
（） ６
调制器的第一级， 模拟增益系数／与相应的数字系 ｌ 数Ｈ 不匹配， ； 会带来噪声泄露， 该噪声泄露不会被 整形， 第二级和第只级跟第一级的 情况一样。当 满
图 １ 一 阶 Ｘ － Ａ调制器
－ ） （ Ｙ 伪＋ － 勺少 ）１ ） ） （ｚ
Ｌ阶调制器的量化噪声传输函数 Ｎ Ｆ为： Ｔ
（ ２ ）
ＮＦ）１＇ Ｔ｝ － ） Ｑ （ｚ ＝ ＇
量化噪声的幅频传输函数为：
远高于Ｎｑｉ 频率； ｙｕｔ ｓ ②需要降频和滤波。
１＇ Ａ些 ｚ ｚ ＇
Ｕ ） 诊
Ｄ和一位ＤＡ组成， ／ 因此对电路的元器件参数要求 大大的降低。 另外Ｅ Ａ ／ － ＡＤ转换器除调制器是模拟 电路， 其余部分都是数字集成电路， 可以充分利用 数字集成电路技术高集成度和高速的优势， 为数字
信号处理提供充足的裕量。 除了上述所说过Ｅ一 ＡＤ转换器的优点外， △Ｉ Ｅ － ＡＤ转换器也存在附加的要求： Ａ／ ①采样速率要远