第2章正常逻辑门合理使用电路
第二章逻辑门电路
B
+V’CC RL
A B
&
线与
F A BC D
C
D
& CD
+V’CC RL & &
RL
构成总线输出
：多个逻辑门分时段
&
1
总线负载
共用同一条输出线
20
2.5.6
三态门
VT3
三态门符号 +VCC
VT4 VT2
A B EN
&
EN
VT1
A B EN
D
A B EN
F
VT5
vi vi vo
tpd tpd
vo
应大于tpd ，输出信号vo才能 完成响应。 如输入脉宽小于tpd ，则输出vo 不能产生完整响应，vo会保持 在原电平上基本不变。
(对称方波)
fmax=1/(2tpd)
fmax ：
3
传输延迟的仿真
由仿真知, 门延迟 tpd 150nS. 见
vi
25KHz
20uS
IIS IIS 。 1.4mA。
VCC VB1 R1
IIS
vI /V
1.4V
-0.5
IIS
-1.0 -1.5 -2.0
1V
I IS
3K IIS
R1
VCC
vB1
VT2 R3
VO=VOH
VT5
&
IIS
11
或非门(或门) 输入端有多个并接时：
并接接地时， 每个输入端流出电流IIS
IIS
A A•B=A+B VCC
-2~ -1.5V : VIL
第2章 逻辑门电路解题指导
第2章 逻辑门电路解题指导【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。
解：74LS 系列与之对应的是T4000系列。
与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。
集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。
限流电阻R 为Ω=--=--=k V V V R OL D CC 5.065.05.156【例2-2】 试分析图2-2所示电路的逻辑功能。
解：由模拟开关的功能知：当A =1时，开关接通。
传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。
而A =0时，开关断开，呈高阻态。
109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。
故电路实现了非逻辑功能。
【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。
&≥1F≥1A B图2-3 例2-3门电路解：由TTL 门输入端悬空逻辑上认为是1可写出【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。
B F图2-4 例2-4门电路解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。
由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。
第3章 组合逻辑电路解题指导【例3-1】 试分析图3-2所示电路的逻辑功能。
VV V 020011DD F ≈+=DD DD 44DD 599F 210101021010V V V V ≈+≈⨯+=A B A F =++⋅=110≡F AB F=FBA 0 5图3-2 例3-1 的逻辑图解：题示电路中74138的A 2=0，使74138变成2线-4线译码器。
AB =00时，00=F ，1321===F F F 。
第02章 逻辑门电路
OC门的几种主要应用
实现线与逻辑
电路如右图所示，逻辑关系为
L L1 L2 AB CD
实现电平转换
如下图所示，可使输出高电平变为+12V
+12V
R
A& 3.4V 0.3V
12V F
0.3V
用作驱动电路
右图是用来驱动发光二极管的电路。
2.3.5 三态门
R1 4K
R2 1.6K
A
T1
T2 B
输出低电平时：NOL = IOLmax / IiLmax 输出高电平时：NOH = IOHmax / IiHmax
考虑最坏的情况，扇出系数：N = min(NL , NH)
TTL与非门的灌电流与拉电流负载
2.3.2 TTL与非门的特性及参数
平均传输延迟时间
tpd = 0.5(tpdL + tpdH ) 输出信号略滞后于输入信号. 典型值：纳秒级
Vo(V) VOH A 2.7
电压传输特性及相关参数 (1) 输出高电平 VOH
R1 4K
R2 1.6K
R4
VCC
130
A
B
B
T1
T3
T2
ቤተ መጻሕፍቲ ባይዱ
D3
F
D1
D2
R3
T4
1K
典型值VOH ≥ 3.4V
VOHmin是满足输出电流指标时， 输出高电平允许的最低值，一 般要求 VOHmin ≥ 2.7V
C
(2) 输出低电平 VOL
(5) 关门电平 VOFF
保证T4截止 输出高电平 时, 输入低电平的最大值.
VOFF ≥ 0.8V
2.3.2 TTL与非门的特性及参数
第二章 逻辑门电路
• （2）放大状态：当VI为正值且大于死区电压时，三极 管导通。有 V V V
IB
I BE
Rb
I
Rb
• 此时，若调节Rb↓，则IB↑，IC↑，VCE↓，工作点沿着负 载线由A点→B点→C点→D点向上移动。在此期间，三极管 工作在放大区， 其特点为： IC＝βIB。 • 三极管工作在放大状态的条件为： 发射结正偏，集电结反偏
VIL VOL
VNL
0
4、扇入与扇出数： 1）扇入数： 取决于它的输入端的个数。 2）扇出数: MIN (NOH, NOL)
拉电流工作情况： 输出为高电平时，与 非门带拉电流负载
N OH
I OH （驱动门） I IH （负载门）
0 1
4
IIH II
L
输出为低电平时，与 灌电流工作情况： 非门带灌电流负载
0
T3 通
该与非门输 出低电平， 门 2 T3导通
集电极开路TTL“与非”门（OC门）
OC门的结构
当输入端全为高电 VCC 逻辑符号： 平时，T2、T3导通， A A A R 输出为低电平； L B B B 输入端有一个为 低 电 平 时 ， T2 、 输出逻辑电平： T3 截 止 ， 输 出 高 低电平0.3V 电 平 接 近 电 源 电 （5-30V） TTL与非门 高电平为VC 压VC。 OC门完成 集电极开路与非门（OC门） “与非”逻辑功 能
§2.3
CC
基本逻辑门电路
真值表
一、二极管“与门”及“或门”电路 A V (5V) 1、与门电路： 0 0 R 3k 0 A 1 L 1 B 1 C 1
A，B，C 任一为0V，其中一个 二极管导通，VL被钳制在0.7V
第2章 逻辑门电路
+VCC Rb b c Rc
uo=0.3V 0.3V
b c
Rc
uo=+VCC ui=UIH
iB≥IBS 0.7V
e
e
+V C C =+5V 例： 1kR c i C Ω uo c Rb b ui β =40 i 10k Ω B e
①ui=1V时，基极电流： 时 基极电流：
第2章 逻辑门电路 章
②ui=0.3V时，因为 BE<0.5V，iB=0， 时 因为u ， ， 三极管工作在截止状态， 三极管工作在截止状态，ic=0。因 。 为ic=0，所以输出电压： ，所以输出电压：
回首页
第2章 逻辑门电路 章 +VCC=+5V Rc
1kΩ uo c Rb b ui β=40 i 10kΩ B NPN 型三极管截止、放大、饱和 3 种工作状态的特点 e
iC
2、三极管的开关特性
工作状态 条 件
截
止
放
大
饱
和
iB＝0 发射结反偏
0＜iB＜IBS 发射结正偏 集电结反偏 uBE>0，uBC<0 iC＝βiB uCE＝VCC－ iCRc 可变
A
电路图 逻辑符号
Y 1 0
0 1
第2章 逻辑门电路
20102010-9-14
2.1.1 非门
定义：输入与输出信号状态满足“ 定义：输入与输出信号状态满足“非”逻辑关系。 逻辑关系。 逻辑符号： 逻辑符号： 非门电路： 非门波形图： 非门电路： 非门波形图：
非门工作特点： 非门工作特点： ● 当输入端A 为高电平1（+5V）时，晶体管 当输入端A 为高电平1 +5V） 导通， 端输出0.2～0.3V的电压 的电压， 导通，L 端输出0.2～0.3V的电压，属于低电平 范围； 范围； ● 当输入端为低电平0（0V）时，晶体管截止，晶体管集电 当输入端为低电平0 0V） 晶体管截止， 发射极间呈高阻状态，输出端L的电压近似等于电源电压； 极—发射极间呈高阻状态，输出端L的电压近似等于电源电压； ● 任何能够实现 L = A “非”逻辑关系的电路均称为“非门”， 逻辑关系的电路均称为“非门” 也称为反相器。式中的符号“ 表示取反， 也称为反相器。式中的符号“-”表示取反，在其逻辑符号的输出 端用一个小圆圈来表示。 端用一个小圆圈来表示。
同或门电路： 同或门电路：
逻辑符号： 逻辑符号：
提
示
双输入端同或门波形图： 双输入端同或门波形图：
当输入端A 当输入端A、B 的电平 状态互为相反时，输出端L 状态互为相反时，输出端L 一定为低电平； 一定为低电平；而当输入端 A、B 的电平状态相同时， 的电平状态相同时， 一定为高电平。 输出端 L 一定为高电平。
20102010-9-14
第二章（1） 第二章（
3
2.1.2 与门
定义：输入与输出信号状态满足“ 定义：输入与输出信号状态满足“与”逻辑关系。 逻辑关系。 与门电路： 逻辑符号： 与门波形图： 与门电路： 逻辑符号： 与门波形图：
第二章逻辑门电路2
电路中D 3、D 4的作用是提高开关速度，当U o 由1跳到0时，经D 3、D 4提供放电回路，加速U o 的下降速度。
R 4电阻由接地改为接在U o 上的目的是降低静态功耗，R 1电阻取值改为20k Ω也是为了降低电路的功耗。
该电路的电阻值比TTL 门电路相应的电阻值大，主要目的是降低电路的功耗。
实现的是与非的逻辑功能。
电路中二极管采用肖特基二极管，其正向导通压降为，而肖特基三极管的发射极的正偏电压为，集电极的正偏电压为。
因此，电路的阈值电压将变为：D BE5BE2T U U U U -+==+输出的高低电平值：U OH = U OL =。
输入端的短路电流I IL =0.23mA 200.45=- 习题 习题图TTL 与非门电路所示的电路中，若在某一输入端与地之间接一电阻R ，其余输入端悬空，试问：⑴保证与非门可靠关闭时的最大电阻即关门电阻R OFF 为多大值 ⑵保证与非门可靠开通时的最小电阻即开门电阻R ON 为多大值 解：若在输入端A 与地之间接一电阻R i ，则R i 与地之间的电压U i 为： （1）i ii R R R U U U ⨯+-=1be1cc ≤OFF U即i R ⨯+-R30.75≤ R i ≤ R OFF700(2) i ii R R R U U U ⨯+-=1be1cc ≥on U 即i R ⨯+-R30.75≥ 由此可得：R i ≥ , 一般选R ON =2k1.4V T 1be1cc ==⨯+-U R R R U U i i工程计算：得 R ON =R OFF习题 习题图所示电路由TTL 与非门组成。
设G 1～G 4门的平均传输延迟时间相同为30ns ，现测得输出端F 的振荡频率为，试求G 5的平均传输延迟时间t pd5。
解：根据F 的频率求出F 的振荡周期，T =，由于五个与非门输出为原信号的非，所以延迟时间应为T /2≈156ns ，则第五个与非门的延迟时间为36ns 。
第02章逻辑讲义门电路v4
灌电流负载
晶体管输出低电平 负载电流流入反相器 灌电流降低了饱和深度
拉电流负载
晶体管输出高电平 负载电流流出反相器 拉电流降低了输出电平
晶体管反相器
2.4 三极管反相器
灌电流负载 ：见图
当晶体管VT饱和时，基极电流 Ib Ibs 。
灌电流IL流入集电极 ，IC=IRC+IL
பைடு நூலகம்2 .6 mA
2.4 三极管反相器
拉电流负载
当反相器三极管截止，输出为高电平时，负载电
流IL从反相器中流出来，形成拉电流。由于三极管
截止，所以IC=0。
EC
Eq
流经电阻RC的电流IRC分为 两部分，有：
Cj
RC
IRCIVD q IL
R1
Vo
VT
VI
RL
R2
IL
Eb
2.4 三极管反相器
当负载电流IL增加时，IVDq将相应的 减小。为了保证电路正常工作，高电 平输出稳定，钳位二极管必须始终导 通，有电流通过。
反相器的工作原理
输入为脉冲信号：VIL = 0V, VIH = 3V 晶体管工作在开关状态 电路实现“逻辑非”功能
2.4 三极管反相器
饱和深度
临界饱和状态：
I CS
VCC
VCE(Sat) RC
VCC RC
I BS
I CS
在深度饱和情况下：
iB
IBS
ICS
2.4 三极管反相器
2.2.1 晶体二极管的开关特性
一、工作状态
在大信号情况下，二极管的伏安特性曲线表现为强非线性， 即单向导电性。因此，用两段折线近似表示伏安特性曲线，引 入了间断点，二极管可视为理想单向导电开关。
第2章-逻辑门电路
高速，可代替74HC
高速，可代替74HCT
2.4.1．MOS反相器
2. MOS反相器
(1)电阻负载MOS电路：
如图2－37（a）所示，在这种反相器 中，输入器件是增强型MOS管，负载是线性 电阻。这种反相器在集成电路中很少采用。
(2)E/E MOS(Enhancement/Enhancement MOS) 反相器：
2.三态输出门电路(TSL门) 图227 三态门
三态输出门电路简称三态门,用 TSL(Three Sate Logic)表示，TSL电路的 主要特点是输出共有3种状态，即逻辑高电 平、逻辑低电平和高阻态。
图2-27所示为三态门电路及逻辑符号。 图中EN为三态使能端，A、B为输入逻辑变 量，Y为电路输出。
74F
速度比标准系列快近5倍, 功耗低于标准系列
2.2.1．TTL与非门的典型电路 及工作原理
1. 电路结构
电路由输入级、中间级和输出级三部 分组成。
2. 基本工作原理
（1）TTL工作在关态（截止态）
当输入信号A、B、C中少一个为低电 位（0.3V）时:
VO = VOH = VCC – VR2 – VBE3 – VD4 =5V－0.7V－0.7V =3.6V
实现了输出高电平，此时TTL工作在关 态，也称截止态。
（2）TTL工作在开态（饱和态）
输出电压Vo为
VO = VOL = VCES4 = 0.3V 实现了输出低电平，此时TTL工作在开 态，也称饱和态。
通过以上分析可知，当输入信号中至 少一个为低电位，即VI=ABC= VIL时，输出 高电平，即VO = VOH ；当输入信号全部为 高电位时，即VI=ABC= VIH时，输出低电平， 即VO = VOL。说明电路实现了与非门的逻辑 关系，即
数字电子技术_第2章_逻辑门
第2章逻辑门内容提要：本章系统地介绍数字电路的基本逻辑单元—门电路，及其对应的逻辑运算与图形描述符号，并针对实际应用介绍了三态逻辑门和集电极开路输出门，最后简要介绍TTL集成门和CMOS集成门的逻辑功能、外特性和性能参数。
2.1 基本逻辑门导读:在这一节中，你将学习：⏹与、或、非三种基本逻辑运算⏹与、或、非三种基本逻辑门的逻辑功能⏹逻辑门真值表的列法⏹画各种逻辑门电路的输出波形在逻辑代数中，最基本的逻辑运算有与、或、非三种。
每种逻辑运算代表一种函数关系，这种函数关系可用逻辑符号写成逻辑表达式来描述，也可用文字来描述，还可用表格或图形的方式来描述。
最基本的逻辑关系有三种：与逻辑关系、或逻辑关系、非逻辑关系。
实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。
例如：实现“与”运算的电路称为与逻辑门，简称与门；实现“与非”运算的电路称为与非门。
逻辑门电路是设计数字系统的最小单元。
2.1.1 与门“与”运算是一种二元运算，它定义了两个变量A和B的一种函数关系。
用语句来描述它，这就是：当且仅当变量A和B都为1时，函数F为1；或者可用另一种方式来描述数字电子技术2它，这就是：只要变量A 或B 中有一个为0，则函数F 为0。
“与”运算又称为逻辑乘运算，也叫逻辑积运算。
“与”运算的逻辑表达式为： F A B =⋅ 式中，乘号“．”表示与运算，在不至于引起混淆的前提下，乘号“．”经常被省略。
该式可读作：F 等于A 乘B ，也可读作：F 等于A 与B 。
逻辑与运算可用开关电路中两个开关相串联的例子来说明，如图2-1所示。
开关A 、B 所有可能的动作方式如表2-1a 所示，此表称为功能表。
如果用1表示开关闭合，0表示开关断开，灯亮时F =1，灯灭时F =0。
则上述功能表可表示为表2-1b 。
这种表格叫做真值表。
它将输入变量所有可能的取值组合与其对应的输出变量的值逐个列举出来。
它是描述逻辑功能的一种重要方法。
表2-1a 功能表由“与”运算关系的真值表可知“与”逻辑的运算规律为：00001100111⋅=⋅=⋅=⋅= 表2-1b “与”运算真值表图2-1 与运算电路第二章 逻辑门 3简单地记为：有0出0，全1出1。
第2章 逻辑门电路
A
1
≥1
B1
VDD R
A&
TP
Y B
Y
TN Y
TN
VOH=VDD＇- iLR
2.1.6 CMOS漏极开路门
4．OD门和OC门的应用 应用一：可以线与，简化硬件电路。
+5V
A
&
B
C
&
D
R L
L AB CD
2.1.6 CMOS漏极开路门
线与的实际应用实例——光电报警系统
光电传 1
+5V
R3kCΩ VT5
VT6
A
&
F
B
OC 门
A
&
L
B
2.2.2 LSTTL与非门
集成与非门—74LS00
74LS00是在一个封装内有四个相同的与非门。其外形 如图所示。
绝大多数 左上角Vcc
引线排列从左下角 开始,逆时针计算
14
8
正视图
VCC
&
&
缺口标记
&
&
GND
绝大多数
右下角GND
1
7
2.2.3 LSTTL门电路的电气特性
CMOS门电路几种常见系列： （1）CD4000系列：基本系列，速度较慢 （2）74HC系列：速度比CD4000系列提高近10倍 （3）74HCT系列：与LSTTL门电路兼容 （4）LVC系列：低电压系列
TTL集电极开路门 OC 门Open-Collector
A B
VD5
R1 20kΩ VD1
VD2 VD6
2.2.2 LSTTL与非门
第二章逻辑门电路_数字逻辑与系统
第二章逻辑门电路逻辑门是组成数字电路的基本单元，集成逻辑门主要有双极型集成逻辑门和MOS集成逻辑门。
常用的双极型逻辑门电路有以下几类：①晶体管 -晶体管逻辑电路（Transistor - Transistor Logic），简称TTL电路。
②射极耦合逻辑电路（Emitter Coupled Logic），简称ECL电路。
③集成注入逻辑电路（Integrated Injection Logic），简称I2L电路。
④高阈值逻辑电路(High Threshold Logic),简称HTL电路。
常用的MOS逻辑门电路有：NMOS门电路、PMOS门电路和CMOS门电路。
数字集成电路按集成度可分为四类：①SSI (Small Scale Integration)（100个以下等效门）。
②MSI (Medium Scale Integration)（100～1000个等效门）。
③LSI (Large Scale Integration)（<104个等效门）。
④VLSI (Very Large Scale Integration)（>104个以上等效门）。
逻辑门是组成数字电路的基本单元，集成逻辑门主要有双极型集成逻辑门和MOS集成逻辑门。
常用的双极型逻辑门电路有以下几类：①晶体管 -晶体管逻辑电路（Transistor - Transistor Logic），简称TTL电路。
②射极耦合逻辑电路（Emitter Coupled Logic），简称ECL电路。
③集成注入逻辑电路（Integrated Injection Logic），简称I2L电路。
④高阈值逻辑电路(High Threshold Logic),简称HTL电路。
常用的MOS逻辑门电路有：NMOS门电路、PMOS门电路和CMOS门电路。
数字集成电路按集成度可分为四类：①SSI (Small Scale Integration)（100个以下等效门）。
第二章 逻辑门电路1
较大正偏 电压
0.2~0.3V
c、e间相当于一个受iB控制的开关
BJT的开关条件
工作状态
条件
截 止
iB≈0
放 大
0 < iB <
I CS
饱
和
iB > I CS
发射结和集 发射结正偏， 发射结和集 偏置情况 电结均为反偏 集电结反偏 电结均为正偏
V CC ICS iCi＝ ICS ≈ ≈ CC C＝ Rc V Rc
Rc2
截 T2 饱和 止
相当于一 R个小电阻 c4
3.6
T4
集电极电流加大， D T3迅速截止
vI
0.2 集电极电流
T1
1.4V
vO
负载 T饱和 3
Re2
基区电荷迅速消散
饱和到截止，需要基区电荷消散时间
2)在T2、T3由截止→饱和（输出1 →0），
输入级提供大的正向基流，B区电子快速积累，
T2、T3快速饱和。 VCC
2.4V
1
VOH(min) VNH VIH(min) VIL(max)
1
2V
定义： 高电平噪声容限 VNH=VOH-VIH 低电平噪声容限 VNL=VIL-VOL 体现一种容错能力 对于TTL 74系列： VNH=2.4V-2V=0.4V VNL=0.8V-0.4V=0.4V
0.4V
VNL
0
0.8V
1
&
V V
“1”: 悬空或接+5V
1
·
2.4V
VOH(min)
2.输出高电平VOH（输入至少一个为0）
典型值：3.6V; 标准高电平 VOH=2.4V 3.输出低电平VOL（输入全为1）
第2章 逻辑门电路
等式两边的真值表如表1.3所示： 等式两边的真值表如表1.3所示： 1.3所示
A
0 0 1 1
B
0 1 0 1
A⋅ B
1 1 1 0
A+ B
1 1 1 0
2. 常用公式
利用上面的公理、定律、规则可以得到一些常用的公式。 利用上面的公理、定律、规则可以得到一些常用的公式。
（1）吸收律
A+A·B = A
工作原理 请自行分析
◆ 多变量的函数表达式
● ● ● ● ●
与 或 与非 或非
F=A·B·C… F=A+B+C…
F = A⋅ B ⋅C
F = A+ B +C
等等 ◆ 运算的优先级别
与或非 F = AB + CD
括号→非运算→与运算→ 括号→非运算→与运算→或运算
2.3 逻辑变量与逻辑函数
F=A+B
当输入端A 当输入端A、B 的电平 状态互为相反时，输出端L 状态互为相反时，输出端L 一定为高电平；当输入端A 一定为高电平；当输入端A、 B的电平状态相同时输出L 的电平状态相同时输出L 一定为低电平。 一定为低电平。
4. 同或门
◆ 能够实现 同或” L = A ⋅ B + A ⋅ B = A⊙B “同或”逻辑关系的 电路均称为“同或门” 由非门、 电路均称为“同或门”。由非门、与门和或门组合而成的同或门 及逻辑符号如下图所示。 及逻辑符号如下图所示。
F = A ⋅ B ⋅C ⋅ D ⋅ E
1. 要保持原式中逻辑运算的优先顺序； 保持原式中逻辑运算的优先顺序； 原式中逻辑运算的优先顺序 2. 不是一个变量上的反号应保持不变，否则就要出错。 不是一个变量上的反号应保持不变，否则就要出错。 上的反号应保持不变
第2章 逻辑门电路
R2 T3
VCC R5 IR5 T4 IL
RL
VO (V )
3
2
1
0
5 10 15 20 IL (mA)
低电平输出电流
V CC
T2
RL
VO (V )
T5
IL
3
2
R3
1
0.2
5 10 15 20 IL (mA )
例2.5.1：门电路的输入特性曲线和输出特性曲线 分别由图2.5.4、图2.5.8、图2.5.9给出。对于 图2.5.10所示的电路，要求G1的输出高电平满 足VOH≥3.2V，输出低电平满足VOL≤0.2V。
C
VEE
VEE
（b）
F2 =A+B+B+C+D=A+B+BC D
F3 =B +C +D F4 = A+B+BC+BC= AB+BC+BC
F5=A+B+BC+BC=A+BC+BC
2.7 MOS管的开关特性 2.7.1 MOS管的开关特性
结构示意图，符号：N沟道MOS管
SG D
N+
N+
P
D G
S
漏极特性和转移特性
&
VIL
nm
m'
... ...
VIL
&
&
I IL
&
2.5.6 三态门
VCC
R1
R2
T3
R5
A
T4
T1
T2
F
B
EN
D
T5
基本逻辑关系和常用逻辑门电路
第2章基本逻辑关系和常用逻辑门电路通常，把反映“条件”和“结果”之间的关系称为逻辑关系。
如果以电路的输入信号反映“条件”，以输出信号反映“结果”，此时电路输入、输出之间也就存在确定的逻辑关系。
数字电路就是实现特定逻辑关系的电路，因此，又称为逻辑电路。
逻辑电路的基本单元是逻辑门，它们反映了基本的逻辑关系。
基本逻辑关系和逻辑门2.1.1 基本逻辑关系和逻辑门逻辑电路中用到的基本逻辑关系有与逻辑、或逻辑和非逻辑，相应的逻辑门为与门、或门及非门。
一、与逻辑及与门与逻辑指的是：只有当决定某一事件的全部条件都具备之后，该事件才发生，否则就不发生的一种因果关系。
如图2.1.1所示电路，只有当开关A与B全部闭合时，灯泡Y才亮；若开关A或B其中有一个不闭合，灯泡Ｙ就不亮。
这种因果关系就是与逻辑关系，可表示为Y＝A•B，读作“A与B”。
在逻辑运算中，（a）常用符号（b）国标符号图2.1.1 与逻辑举例图2.1.2 与逻辑符号与门是指能够实现与逻辑关系的门电路。
与门具有两个或多个输入端，一个输出端。
其逻辑符号如图2.1.2所示，为简便计，输入端只用A和B两个变量来表示。
与门的输出和输入之间的逻辑关系用逻辑表达式表示为：Y＝A•B＝AB两输入端与门的真值表如表2.1.1所示。
波形图如图所示。
A B Y0 000 101 001 11由此可见，与门的逻辑功能是，输入全部为高电平时，输出才是高电平，否则为低电平。
二、或逻辑及或门或逻辑指的是：在决定某事件的诸条件中，只要有一个或一个以上的条件具备，该事件就会发生；当所有条件都不具备时，该事件才不发生的一种因果关系。
如图2.1.4所示电路，只要开关A或B其中任一个闭合，灯泡Y就亮；A、B都不闭合，灯泡Y才不亮。
这种因果关系就是或逻辑关系。
可表示为：Y＝A＋B读作“A或B”。
在逻辑运算中或逻辑称为逻辑加。
表2.1.1 与门真值表图2.1.3 与门的波形图或门是指能够实现或逻辑关系的门电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
tpd
t t PLH PHL 2
一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。
三、TTL与非门的电压传输特性及抗干扰能力
A B C
Vi
1
R 4
kbΩ1
13
T1
1R.c62k Ω
1
3
2T 2
1
R e2 1K
+ VC C 1R3c04Ω
3
T2 4
1．电压传输特性曲线： Vo=f（Vi）
D
所以该电路满足与非逻辑关系，即： LABC
D1
A
D2
B
D
C
3
R 3kΩ
P D4
D5 1
R1 4.7kΩ
+VCC（+5V）
Rc 1kΩ
3
L
2T
3.2 TTL逻辑门电路
一、TTL与非门R的基本结构及工Rc 作+原VCC（理+5V）
1．TTL与非门的基3k本Ω结构
1kΩ
D1
A
P D4
D5 1
3
L
2T
D2
+VCC（+5V）
R 3kΩ
D1
0V
D2
5V
D1
p
D2
5V
+VCC（+5V） R 3kΩ
L
解决办法：
将二极管与门（或门）电路和三极管非门电路
组合起来。
D1
A
D2
B
R 3kΩ
P
D 4 Rb D 5 1
R1 4. 7kΩ
+VCC（+5V） Rc 1kΩ
3
L
2T
三、DTL与非门电路
工作原理：
（1）当A、B、C全接为高电平5V时，二极管D1～D3都截止，而D4、 D5和T导通，且T为饱和导通， VL=0.3V，即输出低电平。 （2）A、B、C中只要有一个为低电平0.3V时，则VP≈1V，从而使D4、 D5和T都截止，VL=VCC=5V，即输出高电平。
第三章 逻辑门电路
3.1 基本逻辑门电路 3.2 TTL逻辑门电路 3.3 MOS逻辑门电路 3.4 集成逻辑门电路的应用 3.5 正负逻辑及逻辑符号的变换
第2章正常逻辑门合理使用电路
3.1 基本逻辑门电路
一、二极管与门和或门电路
1．与门电路
D1 A
D2 B
+ VC C （ + 5V ）
R 3kΩ
Vo
Vo ( V )
3
4 .0 A B
2T 3
3 .5
3 .0
C
VOH（min） 2 .5 2.4V
2 .0
1 .5
1 .0
VOL（max） 0 .5 0.4V
D
E
0 .5 1 .0 1 .5 2 .0 2 .5 3 .0 3 .5 4 .0
VO F F V O N
Vi ( V )
2．几个重要参数
Vo
Ve2
1
3
2T 3
R e2
1k Ω
输 入级
中 间级
输 出级
2．TTL与非门的逻辑关系
（1）输入全为高电平3.6V时。
T2、T3饱和导通，
由于T3饱和导通，输出电压为：
由于T2饱和导通，VC2=1V。
VO=VCES3≈0.3V
T4和二极管D都截止。
实现了与非门的逻
辑功能之一：
输入全为高电平时，
输出为低电平。
T4
1
截止
D
截止
T3
1
导通
3 2
3 2
放电
Vo CL
2．TTL与非门传输延迟时间tpd
Vi
Vo
tPHL
tPLH
导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的 中点所经历的时间。
截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的
中点所经历的时间。
与非门的传输延迟时间tpd：
5V
5V
5V
或逻辑真值表
输入
A
B
0
0
0
1
1
0
1
1
输出
L
0 1 1 1
二、三极管非门电路
+V
CC
（
+5V）
RC
A
Rb 1
3L
T2
A1
L=A A 1 L=A
输入 VA（V）
0V 5V
输出 VL（V）
5V 0V
非逻辑真值表
输入 A 0 1
输出 L 1 0
时，会出现低电平偏离标准数值 的情况。 （2）负载能力差。
3
2T 2 截 止
1
R e2 1kΩ
+ VC C R c4 130 Ω
3
T2 4 导 通
4.3V
D 导通
Vo
3 3.6V
2T 3 截止
二、TTL与非门的开关速度
1．TTL与非门提高工作速度的原理
（1）采用多发射极三极管加快了存储电荷的消散过程。
iB 1
R b1
4kΩ
+ VC C Rc2 1 . 6 kΩ
由于T4和D导通，所以： VO≈VCC-VBE4-VD =5-0.7-0.7=3.6（V）
实现了与非门的逻辑
功能的另一方面：
输入有低电平时，
输出为高电平。
R b1
4kΩ
1
综合上述两种情况， 3.6V 1 V
该电路满足与非的
A
逻辑功能，即： B
C
31
T1 饱和
LABC
0.3V
Rc2 1.6 kΩ
5V 1
B
D
C
3
R1 4.7kΩ
+ VC C （ + 5V ） Rb1
A
NP PN
B
NP
A
C
NP
B C
1
+ VC C （ + 5V ） Rb1
3
T1
TTL与非门的基本结构
R b1 4k Ω
Rc2 1. 6kΩ
Vc2
1
+ VC C（ + 5 V ） R c4 13 0Ω
3
T2 4
1
3 31
D
A
B
T1
C
2T 2
3 .6 V
A B C
1
1V 1 .4 V
31
T1 β iB 1
0 .7 V
0 .3 V
3
2T 2
1
R e2 1kΩ
Vo
3
2T 3
（2）采用了推拉式输出级，输出阻抗比较小，可迅速 给负载电容充放电。
+ VC C（ + 5V ） R c4
T4
1
导通
D
导通
T3
1
截止
3 2
充电
3 2
Vo CL
+ VC C（ + 5V ） R c4
L
A
&
L=A·B
B
输入
输出
VA（V） VB（V） VL（V）
0V
0V
0V
0V
5V
0V
5V
0V
0V
5V
5V
5V
与逻辑真值表
输入
输出
A
B
L
0
0
0
0
1
0
1
0
0
1
1
1
2．或门电路
D1 A
D2 B
L
R 3kΩ
A ≥1 B
L=A+B
输入
输出
VA（V） VB（V） VL（V）
0V
0V
0V
0V
5V
5V
5V
0V
5V
（3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对
（1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输 出电压。VOH的理论值为3.6V，产品规定输出高电压的最小 值VOH（min）=2.4V。
（2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输 出电压。VOL的理论值为0.3V，产品规定输出低电压的最大 值VOL（max）=0.4V。
A
B
C
1
R b1 4k Ω
2.1V
31 . 4 V1
T1 倒置状态
3.6V
Rc2 1. 6k Ω
1V 1
3
2T 2 饱 和
0 . 7 V1
R e2 1K
+ VC C（ + 5 V ） R c4 13 0Ω
3
T2 4 截 止
D 截止
Vo
3 0.3V
2T 3 饱和
（2）输入有低电平0.3V 时。
该发射结导通，VB1=1V。T2、T3都截止。 忽略流过RC2的电流，VB4≈VCC=5V 。