简易数字信传输性能分析仪设计报告

简易数字信传输性能分

析仪设计报告

Hessen was revised in January 2021

简易数字信号传输性能分析仪

摘要：本设计是以STM32F103单片机为控制核心，辅以现场可编程逻辑门

阵列FPGA器件制作的一台简易数字信号传输性能分析仪，该系统在FPGA内部产生曼彻斯特码和伪随机信号，曼彻斯特码经过低通滤波和可调衰减与放大电路进行前端信号调理，该信号与经可调衰减后的伪随机信号进入加法器。后级通过滤波与可调衰减进行信号调理和采样。数字信号分析电路对曼彻斯特编码信号进行边沿检测，通过对两边沿之间的宽度进行计数，对计数值进行处理实现同步时钟的提取。该设计可在低信噪比情况下提取时钟，实现了眼图的显示。经测试，整个设计实现了基础部分的要求和发挥部分的要求,系统性能安全可靠，用户界面良好。

关键词：单片机可编程逻辑器件数字信号传输眼图

一、方案设计与比较

数字信号发生器的设计：

方案一：使用中规模集成电路芯片实现指定数字信号及伪随机信号的发生，然后用门电路处理后输出信号；

方案二：使用大规模集成电路（如FPGA）中的移位寄存器及其门阵列实现指定信号的发生，直接输出TTL电平；

方案一成本较低，但使用的芯片数量较多，硬件设计较复杂，而且进阶要求中曼彻斯特编码会增加硬件设计的负担；方案二使用现成的FPGA开发板，可较方便且较快实现指定信号的设计输出。而且可较容易实现对信号的曼彻斯特编码。所以采用方案二。

1.2低通滤波器设计：

方案一：采用运算放大器与电阻电容搭建。可采用Filter Pro，TI-TINA等软件设计滤波器，此软件设计的滤波器截止频率精度高，外围器件可根据此软件的仿真结果进行微调即可；运放采用opa606等常见运放芯片，满足这里的滤波器要求。

方案二：采用集成低通滤波器芯片LT1562-2或LT1568搭建。芯片内部集成滤波功能模块，外围电路简单，只需接入几个电阻电容即可。

方案三：可采用3阶无源滤波器，电路简单，但需匹配输入、输出阻抗，误差也不易做小；

基于简单可行可靠的原则，比较以上方案，我们选用方案二。

同步信号提取的设计

方案一：先测曼切斯特信号的脉宽，得到较大波的脉宽，根据产生曼切斯特信号的原理可得，该脉宽恰是其原始时钟的周期长度，根据此得到原始时钟的频率，进而得到同步信号。

方案二：原序列一个循环周期中曼切斯特上升沿和下降沿的总和是固定的，在同一段时间内，可以把上升沿和下降沿的总数跟频率对应起来，即可以得到原来同步时钟的频率，频率输出由计数器实现，通过对计数器的异步清零与原序列进行相位同步，这样就可以得到同步信号。

第二个方案测量的频率简单，易行，频率比原始的多或少，就在此基础上减掉几个或增加几个，对于不稳的频率或有过冲，更加准确，所以选择方案二。二、理论分析与计算

低通滤波器的设计

巴特沃思滤波器具有通带最大平坦幅度特性，式（3-1）是n阶巴特沃思低通滤波器的幅频响应表达式。

12

2

1221121

1

1

()

1111

+(1)

V

V

CC

A

R R

A S

S A

R C R C R C R R C C

=

⎡⎤

++-+

⎢⎥

⎣⎦（3-1）

截止角频率 :

121

1

c

R R C C

ω=

;

截止频率：

c

c

f=

2

ϖ

π；

电压增益：

1

V

A=;

由于设计要求每个滤波器带外衰减不少于40dB/十倍频程，采用四阶电路，理论可达80dB/十倍频程。四阶巴特沃思低通滤波器的传输函数为；

A(S)=A1(S)A2(S)（3-2）

100kHz低通滤波电路如下：

图2 低通滤波电路

参数计算：

R1=R2=15K； C9=C2=100PF; R3=R4= ； C12=500PF;

截止频率：

c

c

f==215.7kHz

2

ϖ

π；

电压增益：

1

V A =；

同样200kHz 低通滤波电路参数值如下：

R1=R2=； C9=C2=100PF; R3=R4= ； C12=500PF; 截止频率：

c

c f =

=215.7kHz 2ϖπ

电压增益：

1

V A =；

500kHz 低通滤波电路参数值如下：

R1=R2=3K ； C9=C2=100PF; R3=R4= ； C12=500PF; 截止频率：

c

c f =

=530.5kHz 2ϖπ；

电压增益：

1

V A =；

由于设计要求滤波器通带增益在——内可调，在滤波电路后接一级可调放大电

路以满足设计需要。电压放大倍数为0~10倍内可调。 2.2 m 序列数字信号

m 序列数字信号由线性移位寄存器产生，如图3所示。主要由移位寄存器和反馈函数构成。反馈函数的输入端通过系数与移位寄存器的各级状态相连，通过反馈线作为x1的输入。移位寄存器在时钟的作用下把反馈函数的输出存入x1，在下一个时钟周期又把新的反馈函数的输出存入x1而把原x1的内容移入x2，依次循环下去,xn 不断输出。由题要求得，m 序列数字信号由线性移位寄存器产生，则

)

,...,,(21n x x x f 为1x ，…,

n

x 的模2加n 。

6

540821),...,,(x x x x x x x f ⊕⊕⊕= （3-3） 11

8701221),....,,(x x x x x x x f ⊕⊕⊕=

（3-4）

图3 m 序列数字信号产生过程框图

数字信号V1：f1(x) =8

43211)(x x x x x f ++++=的m 序列,由式子可用右移8

位的寄存器，再由4输入异或门，或门及8输入与门实现。