基于FPGA的波形发生
全国大学生电子设计竞赛训练教程-1.3.2信号源类题目分析
1.3.2信号源类题目分析信号源类有实用信号源的设计和制作（第二届，1995年）、波形发生器（第五届，2001年）和电压控制LC振荡器（第六届，2003年）。
实用信号源的设计和制作（第二届，1995年）要求设计制作一个正弦波和脉冲波信号源，频率范围20Hz～20kHz，低频信号源。
涉及到的基础知识与制作能力包含：RC振荡器，脉冲振荡器，数字可调电位器，单片机，数字显示与控制等。
波形发生器（第五届，2001年）要求设计制作一个能产生正弦波、方波、三角波和由用户编辑的特定形状波形的波形发生器，频率范围100Hz～20kHz，低频信号源。
涉及到的基础知识与制作能力包含：单片机或者可编程逻辑器件，存储器，数字显示与控制，滤波器等。
电压控制LC振荡器（第六届，2003年）要求设计制作一个电压控制LC振荡器，频率范围15MHz～35MHz，高频信号源。
涉及到的基础知识与制作能力包含：单片机或者可编程逻辑器件，PLL，LC振荡器，数字显示与控制，滤波器，高频功率放大器等。
各题目具体要求如下：1. 实用信号源的设计和制作[2]（第2届，1995年）（1）设计任务在给定±15V电源电压条件下，设计并制作一个正弦波和脉冲波信号源。
（2）设计要求①基本要求第1部分：正弦波信号源a. 信号频率：20Hz～20kHz步进调整，步长为5Hz。
b. 频率稳定度：优于10-4。
c. 非线性失真系数≤3%。
第2部分：脉冲波信号源a. 信号频率：20Hz～20kHz步进调整，步长为5Hz。
b. 上升时间和下降时间：≤1μs。
c. 平顶斜降：≤5%。
e. 脉冲占空比：2%～98%步进可调，步长为2%。
第3部分：上述两个信号源公共要求a. 频率可预置。
b. 在负载为600Ω时，输出幅度为3V。
c. 完成5位频率的数字显示。
②发挥部分a. 正弦波和脉冲波频率步长改为1Hz。
b. 正弦波和脉冲波幅度可步进调整，调整范围为100mV～3V，步长为100mV。
基于FPGA的信号发生器的设计与实现
基于FPGA的信号发生器的设计与实现作者：臧谱阳王正斌来源：《电脑知识与技术》2020年第27期摘要：该文详细介绍了一种通过DDS数字合成器技术，来实现一种频率，幅度，相位可调制的高精度信号发生器。
在FPGA中设计了串口模块和相应的解析模块向DDS发送指令，使其通过读取ROM内的波形数据存储器的数据进而实现对频率和相位的控制。
同时可以根据需要自行更换ROM内存储的波形数据，能够产生正弦波，方波，锯齿波和任意波形信号。
关键词：FPGA;DDS;信号发生器;串口;ROM中图分类号：TP311 文献标识码：A文章编号：1009-3044（2020）27-0220-02开放科学（资源服务）标识码（OSID）：1 概述本系统以FPGA为核心控制器，相比于STM32系列单片机的顺序指令队列，FPGA强大的并行能力在处理模拟信号和拓展接口上效率会更高，读写速度也更快。
相比于传统C语言通过FLASH读取数组信息来获取波形数据，本系统通过读取片内ROM并结合DDS进行波形数据采集，设计方法更加简单灵活，波形的显示也会更流畅。
可以输出直流、交流等信号。
2 DDS技术原理与分析DDS（Direct Digital Synthesizer）是一种新型的频率合成技术，其主要组成部分有相位累加器，相位调制器，波形数据表和D/A转换器。
其广泛运用于通信领域，特点是波形选择范围大，可供选择带宽的范围大，可控制时间长，精度高等[1-2]。
对于信号的相位、频率、幅值均可以通过自制的波形编码生成，自由度大。
其基本结构见图1所示。
在每个时钟的上升沿时，加法器会将默认的频率控制字与同步寄存器中的相位值累加，得到的数值是由加法器和寄存器的位数决定的。
累加的值接着在第二个时钟上升沿时反馈至累加寄存器的输入端，重复与设定的频率控制字相加[3-5]。
这样，在每一个时钟周期，对设定的频率控制字不断进行线性累加，这时的累加值输出的数据就是最终处理信号的相位值，也是波形存储器的采样地址。
基于FPGA实现的任意波形发生器的设计与研究
ａ ｖ ｎ ａ ｅ ｆ ｓｍ ｌ ｐ ｒ ｔ ｏ ｎ ｉｈ ｄ ｇ ｅ ｆ ｉｔ ｇ ａ ｉｎ ｃ ａ ａ ｔｒ ｓ ｉ ｓｂ ｔ ａ ｓ ａ ｄ ｕ ｔ ｂ ｅ ｆ ｅｕ ｎ ｙ ｄ ａ ｔ ｇ ｓｏ ｉｐ ｅ ｏ ｅ ａ ｉｎ ａ ｄ ｈ ｇ ｅ ｒ ｅ ｏ ｎ ｅ ｒ ｔ ｏ ｈ ｒ ｃ ｅ ｉｔ ｃ ｕ ｌｏ ｈ ｓａ ｊ ｓａ ｌ ｒ ｑ ｅ ｃ
本文的重点 。Ｄ Ｓ 电路工作 时首先对 需要的波形进行采样， Ｄ
将 采样数值存入波形存储器作 为查 找表 ，然 后再通过查找表 将 数据 读 出来 ，经过 Ｄ Ａ转换器转化成模拟信 号，并通过低 ／ 通 滤波器将 Ｄ Ｃ 转换器输 出的阶梯波 转换成光 滑的连续 信 Ａ
号 。Ｄ Ｓ电路 的基 本 结 构 一 般 包 括 以下 几 部 分 ：相 位 累 加 器 、 Ｄ
３ 基于 Ｆ Ｇ Ｐ Ａ的 Ｄ Ｓ电路的实现 Ｄ
３ １ＤＤ 的 结构 ． Ｓ
境下的时序约束分析工具分析可知， 采用此结构 的 ３ 位相位 ２ 累加器的数据累加延时 比普通结构的进位 累加器 的数据延 时 减小 了一倍，提高 了 Ｄ Ｓ的相位 累加速度 。 Ｄ
Ｄ Ｓ 电路 的实现 是整个硬件 系统设计的关键所在，也是 Ｄ
设计 。
２１ 硬件设计方案 ．
在任 意波形发 生器 的组成部分 中，硬件系统是整个系统 的核心。它包括波形 生成 电路 ，处理器 、存储器、接 口控制 模块、波 形选择 电路以及系统硬件控制模块等 电路 ，其它模
块通过相关接 口与其连接 ，构成 了一个完整 的硬件系统 。
２ 硬件
基于 Ｄ Ｓ技术实现波形发生器 的方法主要有 以下两种 ： Ｄ
３ ２ １ 相 位 累 加 器 的 设 计 ．．
基于FPGA的高速可编程的脉冲信号发生器的设计
单位代码：10359学号：2015110906 密级：公开分类号：TN78Hefei University of Technology 硕士学位论文MASTER’S DISSERTATION（学术硕士）论文题目：基于FPGA的高速可编程的脉冲信号发生器的设计学科专业：微电子学与固体电子学作者姓名：田宇导师姓名：徐南阳教授完成时间：2018年3月合肥工业大学学历硕士学位论文基于FPGA的高速可编程的脉冲信号发生器的设计作者姓名：田宇指导教师：徐南阳教授学科专业：微电子学与固体电子学研究方向：量子信息与量子计算2018年03月A Dissertation Submitted for the Degree of MasterDesign of High Speed Programmable Pulse GeneratorBased on FPGAByTian YuHefei University of TechnologyHefei, Anhui, P.R.ChinaMarch,2018本论文是在导师徐南阳教授的指导下完成的。
时光飞逝，短暂的三年硕士研究生生活即将迎来尾声，内心十分感慨。
在这三年的光阴里，我得到了无数来自老师和实验室师弟妹的关心与帮助，在论文完成之际，我对实验室所有的师生表示感谢。
首先我要感谢我的导师徐南阳老师。
三年研究所学习生涯里，徐南阳老师幽默风趣的生活作风和严谨刻苦的科研态度，深深地影响了我。
徐老师对不同领域知识涉猎广泛，眼界开阔，使我深刻感觉到了学无止境、志存高远的精神。
徐老师平日里学术上的教导和生活中的教诲，教会了我待人处世的道理，使我受益终身。
其次，我要感谢实验室的陈老师与耿老师。
陈老师在科研教学繁忙之余，经常关心督促我的学业，并不厌其烦地为我解答学业上的疑惑；耿老师年龄与我相近，他刻苦钻研的科研精神和灵敏开阔的思维，使我不断充满旺盛的学习热情，感谢两位老师。
我还要感谢实验室的师弟妹们，宋雨萌，邢腾腾，郑子贤，施赛烽，周飞飞。
【毕业设计】基于FPGA的DDS信号发生器
术中的佼佼者。现场可编程门阵列FPGA设计灵活、速度快在数字专用集
成电路的设计中得到了广泛的应用由于现场可编程门阵列(FPGA)具有高集成
度、高速度、可实现大容量存储器功能的特性能有效地实现DDS技术极大
generators have become increasingly demanding. In recent years, direct digital
synthesizers (DDS) has a frequency resolution because of its high-frequency
I
基于FPGA的DDS波形发生器 姓名:张怡 专业班级:电子2班 指导教师:易诗
摘 要
波形发生器己成为现代测试领域应用最为广泛的通用仪器之一代表了波形
发生器的发展方向。随着科技的发展对波形发生器各方面的要求越来越高。近
年来,直接数字频率合成器DDS由于其具有频率分辨率高、频率变换速度快、
analyzer on the results of observation and analysis. By analyzing the results, it show
that the design meets the requirements intended to.
And Proved that using Flex way to programming the FPGA to produce a
technology to become the leader in . Field-programmable gate array (FPGA) design
基于FPGA的实用多功能信号发生器的设计与制作
基于FPGA的实用多功能信号发生器的设计与制作基于FPGA的实用多功能信号发生器的设计与制作摘要多功能信号发生器已成为现代测试领域应用最为广泛的通用仪器之一，代表了信号源的发展方向。
直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术，其查表合成波形的方法可以满足产生任意波形的要求。
由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高函数发生器的性能，降低生产成本。
本文首先介绍了函数信号发生器的研究背景和DDS的理论。
然后详尽地叙述了利用Verilog HDL描述DDS模块的设计过程，以及设计过程中应注意的问题。
文中详细地介绍了多种信号的发生理论、实现方法、实现过程、部分Verilog HDL代码以及利用Modelsim仿真的结果。
文中还介绍了Altera公司的DE2多媒体开发平台的部分功能及使用，并最终利用DE2平台完成了多功能信号发生器的大部分功能。
包括由LCD显示和按键输入构成的人机界面和多种信号的发生。
数字模拟转换器是BURR-BROWN 公司生产的DAC902。
该信号发生器能输出8种不同的信号，并且能对输出信号的频率、相位以及调制信号的频率进行修改设定。
关键词：信号发生器；DDS；FPGA；DE2Practical FPGA-based multi function signal generatordesign and productionAbstractMulti function signal generator has become the most widely used in modern testing field of general instrument, and has represented one of the development direction of the source. Direct digital frequency synthesis (DDS) is a totaly digital frequency synthesis technology, which been put forward in the early 1970s. Using a look-up table method to synthetic waveform, it can satisfy any requirement of waveform produce. Due to the field programmable gates array (FPGA) with high integrity, high speed, and large storage properties, it can realize the DDS technology effectively, increase signal generator’s performance and reduce production costs.Firstly, this article introduced the function signal generator of the research background and DDS theory. Then, it described how to design a DDS module by Verilog HDL, and introduced various signal occurs theory, method and the implementation process, Verilog HDL code and simulation results.This paper also introduces the function of DE2 multimedia development platform, and completed most of the functions of multi-function signal generator on DE2 platform finally. Including the occurrence of multiple signal and the man-machine interface which composed by LCD display and key input. Digital-to-analog converters is DAC902, which produced by company BURR-BROWN.This signal generator can output eight different kinds of signals, and the frequency of the output signal, phase and modulation frequency signal also can be modifyed.Key Words: Signal generator; DDS; FPGA; DE2目录论文总页数：34页1 引言 (1)1.1课题背景 (1)1.2国内外波形发生器的发展现状 (1)1.3本文研究的主要内容 (2)2 信号发生器原理 (2)2.1直接数字频率合成技术的基本原理 (2)2.2相位偏移控制 (3)2.3多种信号的发生 (3)2.3.1方波的发生 (3)2.3.2三角波发生 (4)2.2.3锯齿波发生 (4)2.3.4 PWM信号发生 (4)2.3.5 SPWM信号发生 (5)2.3.6 AM信号发生 (5)2.3.7 FM信号发生 (6)2.4DDS的特点 (7)2.4.1 DDS 的优点 (7)2.4.2 DDS 系统的缺点 (7)3 系统整体设计 (8)3.1硬件部分 (8)3.1.1 DE2实验板 (8)3.1.2 LCD模块 (9)3.1.2 DAC902 (11)3.2基于VERILOG的FPGA设计 (12)3.3软件工具 (12)3.3.1 Modelsim (12)3.3.2 Quartus (12)3.4系统设计 (13)3.4.1 系统初始化模块 (13)3.4.2按键模块和LCD模块 (13)3.4.3 RAM模块 (14)3.4.4数据转换模块 (15)3.4.5 DAC驱动模块 (15)3.4.6系统的运行 (15)4 VERILOG HDL代码实现与仿真 (15)4.1信号发生器模块 (15)4.1.1频率控制字和相位累加器 (15)4.1.2 相位偏移控制 (16)4.1.3正弦波发生模块 (17)4.1.4 方波发生模块 (17)4.1.5 三角波发生模块 (18)4.1.6 锯齿波发生模块 (18)4.1.7 PWM信号发生模块 (19)4.1.8 SPWM信号发生模块 (19)4.1.9 AM信号发生模块 (20)4.1.10 FM信号发生模块 (21)4.2按键输入模块 (22)4.3LCD显示模块 (23)4.4RAM模块 (24)4.5数据转换模块 (25)5 系统测试 (26)5.1控制及显示部分测试 (27)5.2输出频率测试 (27)5.3信号发生测试 (28)5.3.1 正弦波、方波、三角波、锯齿波测试 (28)5.3.2 PWM信号测试 (29)5.3.3 SPWM信号测试 (29)5.3.4 AM信号测试 (29)5.3.5 FM信号测试 (30)结论 (31)参考文献 (32)致谢...................................................... 错误!未定义书签。
基于FPGA+PWM的多路信号发生器设计
等 幅 不 等 宽 的 脉 冲 （不 同 占空 比的 矩 形 波 ），经 过 一 定 的 信 号 处 理 来 生 成 所 需 的 各 种 波 形 １４ｆ。
矩 形 脉 冲 如Ｔ ） ＿厂（ ）＝
Ｋｅｙ ｗｏｒｄｓ： ＦＰＧＡ ；ＰＷ Ｍ ；ｍｕｈｉ—ｃｈａｎｎｅｌ；ｈｉｇｈ ａｃｃｕｒａｃｙ；ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ
ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）脉 宽 调 制 技 术 是 一 种 对 模 拟 信 号 电 平 进 行 数 字 编 码 的 方 法 ，通 过 对 一 系 列 脉 冲 的 宽 度 进 行 调 制 ，等 效 出所 需 要 的 波 形 ｌＪ１。ＰＷＭ 技 术 对 波 形 调 制 的 灵 活 性 和 通 用 性 好 ，并 且 对 硬 件 要求 低 ，应 用 广 泛 １ ２１。 目前 的 ＰＷＭ 信 号 发 生 器 大 多 存 在 周 期 调 节 不 方 便 、路 数 有 限 等 问题 ，而 随 着 大 规 模 集 成 电 路 的 发 展 ，ＦＰＧＡ拥 有 了资源丰 富 、工作速 度快 、使用 灵活 、稳定 性 高 等 特 点 。 在 此 基 础 上 ，本 文 提 出 了一 种 基 于 ＦＰＧＡ＋ ＰＷＭ 的 多 路 信 号 发 生 器 ，结 合 二 者 的 优 势 ，产 生 波 形 、 频 率 、幅 度 可 独 立 调 节 的 多 路 波 形 信 号 ｌ３］。 １ 原 理 分 析
即 可 得 到 所 需 波 形 信 号 。 实 验 证 明 ，该 多路 信 号 发 生 器 幅 值 分 辨 率 高 ，频 率 精 度 高 ，且 具 有 良 好 的 直
流 性 能 ，各 通 道 可 独 立 产 生 三 角 波 、锯 齿 波 、正 弦 波 、方 波 且 输 出 稳 定 。且 其 成 本 低 ，设 计 灵 活 ，可 扩 展
基于FPGA的信号发生器设计..
2013年全国大学生电子设计竞赛基于FPGA的信号发生器设计题目：信号发生器班级： xxxxxxxxxxxx成员： xxx指导老师： xxx2013年7月30日目录一、设计要求 (4)1. 基本要求 (4)二、设计方案 (4)三、系统基本原理 (5)3.1函数信号发生器的几种实现方式 (5)3.1.1程序控制输出方式 (5)3.1.2 DMA输出方式 (6)3.1.3可变时钟计数器寻址方式 (6)3.1.4直接数字频率合成方式 (7)3.2频率合成器简介 (7)3.2.1频率合成技术概述 (7)3.2.2频率合成器主要指标 (8)2.3 DDS原理 (9)3.3.1相位累加器 (9)3.3.2波形ROM (11)3.3.3 DDS频率合成器优缺点 (11)四、单元模块设计 (12)4.1系统框图 (12)4.2相位累加器与相位寄存器的设计 (13)4.3波形ROM的设计 (14)4.4频率控制模块的设计 (17)4.5 D/A转换器 (18)4.6滤波模块 (20)五、系统源程序 (20)5.1 Verilog HDL 源程序： (20)5.2 STM32 源程序： (24)摘要直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。
与第二代基于锁相环频率合成技术相比，DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点，因此，广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。
该技术的常用方法是利用性能优良的DDS专用器件，“搭积木”式设计电路，这种“搭积木”式设计电路方法虽然直观，但DDS专用器件价格较贵，输出波形单一，使用受到一定限制，特别不适合于输出波形多样化的应用场合。
随着高速可编程逻辑器件FPGA的发展，电子工程师可根据实际需求，在单一FPGA上开发出性能优良的具有任意波形的DDS系统，极大限度地简化设计过程并提高效率。
一种基于FPGA的DDS信号发生器的设计
罄 蓦
ｖｏ
３ 系统 设 计
３ １ 系统参数设计 ．
Ｄ Ｓ实现框图 Ｄ
要输 出 比较 好的正弦波形 ， 理论上正弦波 Ｒ Ｍ里的一 Ｏ
个 周期点的数量越 多越 好． 经过 时序 仿真 ， Ｏ 中 １８或 Ｒ Ｍ ２
一
种基于 Ｆ Ｇ Ｐ Ａ的 Ｄ Ｓ信 号发 生 器 的 设 计 Ｄ
龚光松
（ 宁职业 技术 学 院 ， 北 成 湖 咸 宁 ４７０ ） ３ １０
摘
要： 随着可编程 逻辑器件的不断发展 ， 利用 Ｄ Ｓ 术原理在 Ｆ Ｇ Ｄ技 Ｐ Ａ平 台上开发 高性能的 多种波形信号发生器
与基 于 Ｄ Ｓ芯片的信 号发 生器相 比， Ｄ 具有 成本低、 线更新、 在 硬件 开发软 件化、 作灵 活等优 点． 文介绍 了一种 操 本 基于 ＦＧ Ｐ Ａ的 Ｄ Ｓ函数信号发生器设计 ， Ｄ 实现 了输 出 １０ ｚ ＭＨ 的正弦波、 波、 ０ Ｈ ～１ ｚ 方 三角波 ， 率设 置等功能 ， 频 具 有一定 的 实用价值 ．
号， 这个信号再通过 Ｄ Ａ转换 器和滤波器后 就变成 了所 需 ／
ＤＴ Ａ Ａ控 制了地址加法器输 出的递增速率 ． 此例 中，Ｄ Ａ ＡＴ 最小值为 Ｉ， 最大为值 ７ ２ （ 一１ ． 时钟 Ｃ ｏ不变 的情况 ）在 Ｐ 下 ， Ａ Ａ的大小控 制 着 Ｄ 。 。 最小 值 变到 最大 值所 ＤＴ ～Ｄ 从 用的时间． Ａ Ａ大 ， 次相 加运 算得 到 的结果就 大 ， Ｄ Ｔ 每 即数
储器读取数据 ． 改变 Ｄ Ｔ Ａ Ａ的值就能 改变输 出信 号 的频 率 ， 数据存储 器 中的全部数据被读 出一次 的频率 为 ：
基于FPGA的多功能信号发生器的设计
电子电路设计与方案0 前言现场可编程门阵列具有运行速度快，修改灵活方便，并自带大量的输入输出端口等优点，通过FPGA实现该信号发生器的核心部件DDS模块，可以灵活地对信号发生器的参数进行调整，另外通过单片机的配合实现对其他外设电路的控制，实现信号发生器显示、参数调节等辅助的功能，通过数模转换电路和波形处理电路实现所需信号波形的输出。
本设计的主要指标为：（1）频率范围：0~1MHz，可通过键盘任意设置频率，步进1Hz。
（2）频率精度：±1%。
（3）幅值范围：±5V，可通过键盘任意设置幅度，步进100mV。
（4）幅值精度：±5%。
（5）用液晶显示所选波形名称，频率，幅值。
1 系统硬件结构该信号发生器主要是由FPGA构成其最小系统，通过编程实现信号发生器的主要功能部件数字频率合成功能模块，并对其信号进行控制和处理，使得输出波形更加平滑、符合要求。
当然为了使电路能够实现人机对话、参数设置等功能，并设计了由单片机和外围电路构成的控制电路部分，实现对显示电路、输入电路的控制。
本系统通过单片机来识别按键所输入的指令，并根据其该指令，产生输出波形的参数要求，并将该数据送入FPGA 的ROM中，再由FPGA完成DDS数据处理功能（频率控制、移相等），将波形数据送入D/A转换器，并将波形参数（如频率、幅值等）送入到显示电路中显示，最后通过低通滤波电路滤波使输出的波形平滑。
系统硬件结构如图1所示。
本设计未采用专用DDS芯片，而是通Verilog HDL语言编程在目标芯片上来实现信号源的主要功能，可以根据实际设计的要求来增删DDS的功能，具有灵活、方便等特点，同时该DDS模块中的参数及子模块根据所用目标器件稍加调整，完全可用于其他需要DDS技术的应用场合,有很好的通用性。
图1 系统硬件结构图2 单元电路的设计整个硬件系统以FPGA为核心，配合外围电路控制参数实现波形的模拟输出。
外围电路主要包括控制电路及信号处理电路两部分。
基于FPGA方波信号发生器的设计
基于FPGA方波信号发生器设计一.实验目的:1．进一步熟悉QuartusII及其LPM_ROM与FPGA硬件资源的使用方法。
2.加深对电路理论概念的理解3.进一步熟悉常用仪器的使用及调试4.加深计算机辅助分析及设计的概念5.了解及初步掌握对电路进行计算机辅助分析的过程6.培养学生发现问题、分析问题的创新能力7.锻炼学生搜集资料、分析综合资料的能力二．实验原理:方波波信号发生器由四部分组成：计数器或地址发生器（这里选择6位）。
方波信号数据ROM（6位地址线、8位数据线），含有64个8位数据（一个周期）。
VHDL顶层设计。
8位D/A（实验中用DAC0832代替）。
图1所示的信号发生器结构框图中，顶层文件singt.vhd在FPGA中实现，包含两个部分：ROM的地址信号发生器，由6位计数器担任；一个方波数据ROM，由LPM_ROM模块构成。
LPM_ROM底层是FPGA中的EAB、ESB或M4K等模块。
地址发生器的时钟CLK的输入频率f0与每周期的波形数据点数（在此选择64点），以及D/A输出的频率f的关系是：f = f0/64。
图1 方波信号发生器结构框图三．实验内容:1.新建一个文件夹。
利用资源管理器，新建一个文件夹,如：e : \SIN_GNT 。
注意，文件夹名不能用中文。
2.输入源程序。
打开QuartusII，选择菜单“File” “New”，在New 窗中的“Device Design Files”中选择编译文件的语言类型，这里选“VHDL Files”。
然后在VHDL 文本编译窗中键入VHDL 程序:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity square isport(clk,clr:in std_logic;q:out integer range 0 to 255);end entity;architecture behav of square issignal a:bit;beginprocess(clk,clr) --计数分频variable cnt:integer range 0 to 32; beginif(clr='0') thena<='0';elsif clk'event and clk='1' thenif cnt<31 then --进行32分频cnt:=cnt+1;elsecnt:=0;a<=not a;end if;end if;end process;process(clk,a) --信号输出beginif clk'event and clk='1' thenif a='1' thenq<=255;elseq<=0;end if;end if;end process;end behav;3. 建立.mif格式文件首先选择ROM 数据文件编辑窗，即在File 菜单中选择“New”，并在New 窗中选择“Other files”项，并“Memory Initialization File”（图3-11），点击OK 后产生ROM 数据文件大小选择窗。
基于FPGA数字示波器设计
摘要高速数字化采样技术和FPGA技术的发展，已经开始对传统测试仪器，包括现有的数字化仪器发展产生着深刻的影响，对传统仪器体系结构，传统测量方法，传统仪器的定义和分类等都将产生深刻的变革。
近几年来，数字仪器通常采用DSP或FPGA结构，从信息处理技术的发展上看，以FPGA为基础的软件硬件化是其重要的发展方向，本文设计的基于FPGA的数字示波器，是由单片机和FPGA相结合的方式组成，即用单片机完成人机界面，系统调控，用FPGA完成数据采集，数据处理等功能。
由通道输入调整，数据采集，数据处理，波形显示和操作界面等功能模块组成，系统中的数据采集及数据处理模块，采用了FPGA 内制的RAM IP核，使系统的工作频率基本不受外围器件影响。
设计中采用了自顶向下的方法，将系统按逻辑功能划分模块，各模块使用VHDL语言进行设计，在ISE中完成软件的设计和仿真关键词：FPGA 数字示波器数字采样AbstractHigh-speed digital sampling and FPGA technology has begun to influnence the development of traditional test equipment, including existing digital instruments , the architecture of traditional instruments, traditional measurement methods, definition and classification of traditional instruments and so will produce profound changes.In recent years, independent instrument is made up of DSP or FPGA structure, from the point of information processing technology development, to FPGA based hardware of software is an important direction of development, the paper design FPGA-based digital oscilloscope, which combines a single chip and FPGA , namely, with a microcontroller for interface and system control, with the FPGA for data acquisition, data processing and other functions. It is made up of adjustable channel input, data acquisition, data processing,waveform display and user interface features such as modules, the system of data collection and data processing module, using the FPGA within the system RAM IP core, which make a great significance on the data processing speed and real-time entry requirements. Using top-down approach, the system is logical and functional modules, each module is designed using the VHDL language, completed in the ISE software .Keywords: FPGA，Digital Oscilloscope，Digital Sampling目录摘要 (1)第一章绪论 (5)1.1研究概况与意义 (5)1.2 主要工作 (6)第二章数字示波器的工作原理 (8)2.1 工作原理框图 (8)2.1.1 数字示波器系统框图 (8)2.2 采样定理 (9)2.3 频率测量 (10)2.3.1高频双计数器测量方法 (10)2.3.2大范围双计数器测量法 (11)2.3.3 等精度测量法 (11)2.4扫描速度 (12)第三章硬件电路 (13)3.1 系统组成结构 (13)3.2放大电路 (14)3.2.1程控衰减放大器电路 (15)3.2.2 ADS830的应用 (16)3.2.3 放大器AD603介绍 (17)3.3整形电路 (20)3.3.1信号整形电路设计 (20)3.4采样与保持电路 (21)3.4.1 随机采样 (21)3.4.2 采样与保持电路设计 (22)3.5 数据采集电路 (22)3.5.1 FIFO的选择 (23)3.5.2 随机采样展宽电路 (23)3.6 电路的保护及滤波处理 (24)第四章 FPGA软件设计及仿真 (25)4.1分频电路及产生A/D转换器的控制信号 (25)4.2 FIFO功能单元设计 (26)4.3双口RAM (27)4.4液晶显示及键盘模块 (27)4.5系统软件住程序设计 (28)第五章实验结果 (29)5. 1 垂直灵敏度测试 (29)5. 2 水平扫描速度的测试 (29)总结 (30)参考文献 (31)第一章绪论与传统模拟示波器相比,数字示波器不仅具有可存储波形、体积小、功耗低,使用方便等优点,而且还具有强大的信号实时处理分析功能。
基于FPGA的正弦波信号发生器的设计
基于FPGA的正弦波信号发生器的设计题目名称：基于FPGA的正弦信号发生器班级：姓名：学号：日期：2012/07/06基于FPGA的正弦信号发生器设计1.1 引言直接数字频率合成(Digital Direct Frequency Synthesis)是一种比较新颖的频率合成方法。
这个理论早在20世纪70年代就被提出，它的基本原理就是利用采样定理，通过查表法产生波形。
1.2 方案比较与确定设计要求：利用EDA技术，建立正弦信号DDS 产生模型，编写源程序，达到频率输出范围1KHz-10MHz、频率步进100Hz、频率稳定度优于104-、带50Ω负载输出电压峰峰值大于1V等要求，完成硬件实现与测试。
【方案一】采用分立元件模拟直接合成法。
这种方法转换速度快，频率分辨率高，但其转换量程靠手动来实现，不仅体积大难以集成，而且可靠性和准确度很难进一步提高。
【方案二】采用MAX038芯片来产生正弦波信号。
该集成块的输出波形种类多，频率覆盖范围广。
它采用的是RC充放电振荡结构。
第一，由于模拟器件元件分散性太大，外接的电阻、电容对参数的影响很大，因而产生的频率稳定度差，只能达到4--。
第二，它的频率控制是通过充31010-放电流的大小来实现。
因而要达到步进100HZ，所需的电流变化量非常小，精度要求很高。
所以采用MAX038芯片难以实现设计要求。
【方案三】采用锁相环合成方法。
采用该方案设计输出信号的频率可达到超高频甚至微波段，且输出信号频谱纯度较高。
由于锁相环技术是一个不间断的负反馈控制过程，所以该系统输出的正弦信号频率可以维持在一个稳定状态，频率稳定度高。
但由于它是采取闭环控制的，系统的输出频率改变后，重新达到稳定的时间也比较长。
所以锁相环频率合成器要想同时得到较高的频率分辨率和转换率非常困难，频率转换一般要几毫秒的时间[1]，同时频率间隔也不可能做得很小。
【方案四】采用直接数字合成器（DDS），可用硬件或软件实现。
毕业设计(论文)-基于fpga的函数信号发生器的设计与实现[管理资料]
![毕业设计(论文)-基于fpga的函数信号发生器的设计与实现[管理资料]](https://img.taocdn.com/s3/m/e1d8101a81c758f5f61f67f8.png)
基于FPGA的函数信号发生器的设计与实现摘要波形发生器己成为现代测试领域应用最为广泛的通用仪器之一，代表了信号源的发展方向。
直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术，其查表合成波形的方法可以满足产生任意波形的要求。
由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高函数发生器的性能，降低生产成本。
本文首先介绍了函数波形发生器的研究背景和DDS的理论。
然后详尽地叙述了用FPGA完成DDS模块的设计过程，接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。
最后就这三个部分分别详细地进行了阐述。
本文利用Altera的设计工具QuartuSH并结合VeI’i1og一HDL语言，采用硬件编程的方法很好地解决了这一问题。
论文最后给出了系统的测量结果，并对误差进行了一定分析，结果表明，，、三角波、锯齿波、方波，通过实验结果表明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA技术实现波形发生器的方法是可行的。
关键词:函数发生器，直接数字频率合成，现场可编程门阵列The Design and Realize of DDS Based on FPGAAbstractArbitrary Waveform Generator(AWG) is one of the most popular instruments in modern testing domains，Which represents the developing direction of signal sources· Direct Digital frequency Synthesis(DDS) advance dearly in full digital technology for frequency synthesis，its LUT method for synthes waveform .Adapts togenerate arbitrary Waveform· Field programable GateArray(FPGA)has the feature sof Iargeseale integration,high working frequency and ean realize lal’ge Memory,50FPGAeaneffeetivelyrealizeDDS.The of Corporation Altera ehosen to do the main digitalProcessing work，which based on its large sale and highs Peed. The 53C2440MCU ehosenasa control ehip· Inthisdesign,how to design the fpga chip and theInter faee between the FPGA and the control ehiP the the method ofSoftware and hardware Programming,the design used the software Quartus11 and languageverilog一HDL solves ，the PrineiPle of DDS and Basis of EDA technology introdueed Problem is the design are analyzed and the whole fun into three Parts:masterehiP，FPGA deviee and PeriPheral three Parts are described indetail disadvantage and thing sneed toadv anceareal Of the dissertation,or asquare wave with in the frequency rangeto20MHz .Planed and the way to use software and hardware Programming method and DDS Technology to realize Functional Waveform Generatoravailable.Keywords:DDS;FPGA;Functional Waveform Generator目录第一章绪论 ................................................ IV ............................................................................................................... IV ................................................................................................................. V ......................................................................................................... V....................................................................................................... VI .............................................................................................................. VII ...................................................................................................... VIIDMA输出方式.......................................................................... VII...................................................................................................... VII..................................................................................................... V III 第二章直接数字频率合成器的原理及性能 ................................................ I .................................................................................................................. I .......................................................................................................... I......................................................................................................... I I DDS原理 ............................................................................................. I II 第三章基于FPGA的DDS模块的实现 .......................................................... I (FPGA)简介 ............................................................................................. I II软件并建立工程 ....................................................................... I I新建Block Diagram/Schematic File并添加模块电路。
信号发生器的FPGA实现(毕业设计)
目录摘要 (I)ABSTRACT (II)第1章绪论 (1)1.1信号发生器的研究意义与内容 (1)1。
2信号发生器的发展现状和前景展望 (1)1。
3信号发生器的总体设计思路 (3)第2章设计简介 (4)2。
1FPGA简介 (4)2.2VHDL硬件描述语言介绍 (7)2.3Q UARTUS II软件介绍 (9)2。
4RLT级仿真 (11)第3章系统硬件电路设计 (12)3。
1信号发生器的系统组成 (12)3。
2设计原理 (13)3.3输入部分 (15)3.3D/A数模转换部分 (18)第4章系统的软件设计 (20)4。
1系统软件流程图 (20)4。
2系统各模块 (21)4。
2.1 三角波产生模块 (22)4。
2.2 递减斜坡产生模块 (25)4。
2。
3递增斜坡产生模块 (28)4。
2.4 方波产生模块 (31)4。
2.5 阶梯波产生模块 (33)4。
2.6 正弦波产生模块 (36)4.2。
7 自定义波形产生模块 (43)4.2.8 波形选择器产生模块 (47)4。
2。
9 频率调节器产生模块 (50)4。
2.10 主控制器产生模块 (53)4.3引脚锁定 (58)第5章信号发生器的仿真 (61)5。
1递增斜坡的仿真结果及分析 (61)5。
2递减斜坡的仿真结果及分析 (61)5。
3三角波的仿真结果及分析 (62)5。
4正弦波的仿真结果及分析 (63)5.5方波的仿真结果及分析 (64)5.6阶梯波的仿真结果及分析 (65)5.6自定义波形的仿真结果及分析 (65)结束语 (66)参考文献 (67)致谢...................................................... 错误!未定义书签。
信号发生器的FPGA实现摘要：信号发生器在各种实验和测试中是必不可少的器件,同时在生产和科技领域中有着广泛的运用，例如在通信、控制、雷达、教学、军事等领域。
本次设计的内容是信号发生器的FPGA实现，要求用EAD技术设计一个信号发生器，此信号发生器的实现是利用EDA的硬件描述语言VHDL产生各个模块，然后在Altera公司提供的FPGA/CPLD开发集成环境的Quartus II软件上实现波形的编译、仿真、下载到Cyclone 芯片上.信号发生器由波形产生模块、频率调节模块和波形选择模块组成，波形产生模块可以产生三角波、正弦波、方波、阶梯波、递增斜坡、递减斜坡、自定义波形等，通过波形选择模块和频率调节模块可以选择自己所需要的波形和调节一定的频率。
毕业设计论文基于FPGA的信号发生器设计
武汉工业学院毕业设计（论文）设计（论文）题目：基于FPGA的信号发生器设计姓名学号院系电气与电子工程学院专业电子信息科学与技术指导教师目录摘要 ...................................................................................................................................... i ii Abstract (iv)前言 (1)1绪论 (3)1.1 FPGA简介 (3)1.2 modelsim简介 (5)1.3 DDS基本原理介绍 (6)2设计方案 (8)2.1 总体设计方案 (8)2.2方案论证 (8)2.2.1方案一 (8)2.2.2方案二 (9)2.2.3方案三 (9)2.3方案确定 (9)3 硬件电路设计 (11)3.1硬件设计注意事项 (11)3.2 DA电路 (11)3.3滤波电路 (12)3.4硬件电路实现 (13)4软件设计 (14)4.1波形产生模块 (14)4.1.1正弦波 (14)4.1.2方波 (15)4.1.3 三角波 (15)4.2频率控制模块 (16)4.3相位累加模块 (17)4.4选择波形模块 (17)4.5幅度控制模块 (18)4.6软件设计总成 (19)5 调试 (20)5.1设计及仿真调试使用设备 (20)5.2 调试方法 (20)5.2.1 硬件调试 (20)5.2.2 软件调试 (20)5.2.3 综合调试 (20)5.3 调试结果 (21)5.3.1 软件仿真结果及分析 (21)5.3.2 综合调试结果 (24)总结 (25)致谢辞 (26)参考文献 (27)附件1 ROM生成源程序 (28)附件2 40位流水线加法器程序 (30)摘要信号发生器是数字设备运行工作中必不可少的一部分，没有良好的信号源，最终就会导致系统不能够正常工作，更不必谈什么实现其它功能了。
基于FPGA的雷达信号模拟器设计共3篇
基于FPGA的雷达信号模拟器设计共3篇基于FPGA的雷达信号模拟器设计1随着雷达技术的日新月异，雷达信号模拟技术也在不断得到完善。
近年来，基于FPGA的雷达信号模拟器设计逐渐成为研究热点。
本文将介绍基于FPGA的雷达信号模拟器的设计原理和主要技术点。
一、FPGA技术概述FPGA是Field Programmable Gate Array的缩写，可译为现场可编程门阵列。
它是一种可编程逻辑设备，可用于实现各种数字逻辑功能。
与ASIC相比，FPGA具有灵活性高、设计周期短、成本低等优点。
因此，FPGA在雷达信号模拟领域得到了广泛应用。
二、雷达信号模拟器概述雷达信号模拟器是一种用于模拟雷达信号波形和参数的设备。
能够生成各种复杂的雷达信号，并且能够对信号进行实时处理和分析。
通过雷达信号模拟器，我们可以对各种雷达算法进行测试和验证，为雷达系统的开发和优化提供技术支持。
三、基于FPGA的雷达信号模拟器基于FPGA的雷达信号模拟器是一种使用FPGA实现雷达信号模拟的装置。
相对于传统的PC机实现方式，基于FPGA的雷达信号模拟器具有速度快、实时性好、精度高等优点。
因此，它在各类雷达仿真实验中得到越来越广泛的应用。
基于FPGA的雷达信号模拟器主要包括以下几个模块：1、雷达原理模块雷达原理模块用于实现雷达的基本原理和传输机制。
包括发射信号的产生、接收信号的处理以及目标回波信号的仿真等。
2、信号生成模块信号生成模块用于在FPGA芯片内产生各种不同的雷达信号。
它可以实现多种发射方案和调制方法，以满足不同雷达应用的需求。
3、数字信号处理模块数字信号处理模块用于对接收信号进行实时处理和分析。
它包括功率谱分析、多普勒分析和时域分析等功能。
4、仿真分析模块仿真分析模块用于对仿真结果进行分析和评估。
它可以实现多维参数分析和模拟场景设定，以帮助用户进行雷达系统的性能测试和优化。
四、设计实现流程基于FPGA的雷达信号模拟器的设计实现流程大致包括以下几个步骤：1、设计电路原理图2、编写程序代码3、进行功能仿真和验证4、进行硬件验证和调试5、完成原型制作和系统测试五、未来展望基于FPGA的雷达信号模拟器在雷达系统的研究和开发中具有重要作用。
基于FPGA的三相正弦波形的设计及其优化[1]
![基于FPGA的三相正弦波形的设计及其优化[1]](https://img.taocdn.com/s3/m/c85a351e5f0e7cd184253651.png)
邮局订阅号：８２－９４６３６０元／年技术创新ＰＬＤＣＰＬＤＦＰＧＡ应用《ＰＬＣ技术应用２００例》您的论文得到两院院士关注基于ＦＰＧＡ的三相正弦波形的设计及其优化ＴｈｅＤｅｓｉｇｎａｎｄｏｐｔｉｍｉｚａｔｉｏｎｏｆＴｈｒｅｅ－ｐｈａｓｅＳｉｎｅＷａｖｅｂａｓｅｄｏｎＦＰＧ（１．华侨大学信息科学与工程学院；２．黎明大学电子系）陈玉琼１，２杨冠鲁１Ｃｈｅｎ，ＹｕｑｉｏｎｇＹａｎｇ，Ｇｕａｎｌｕ摘要：该文对传统的波形发生器进行改进，将数据分时复用优化原则应用在ＤＤＳ技术上，实现对三相正弦波形的设计及其数据优化。
ＤＤＳ技术应用领域广泛，不仅应用于传统上需要使用信号源的领域，而且开拓许多新的应用领域，如在电力电子技术领域。
该文主要给出了基于ＦＰＧＡ的三相正弦信号波形的设计，并经软件仿真和硬件测试验证，达到了设计要求。
关键词：ＦＰＧＡ；直接数字频率合成（ＤＤＳ）；三相正弦波；数据优化中图分类号：ＴＰ２１２文献标识码：ＡＡｂｓｔｒａｃｔ：ＴｈｉｓｐａｐｅｒｐｒｅｓｅｎｔｓａｄｅｓｉｇｎｍｅｔｈｏｄｗｈｉｃｈａｄｏｐｔｓｔｈｅＤＤＳｔｅｃｈｎｉｑｕｅａｎｄｔｈｅｏｐｔｉｍｉｚａｔｉｏｎｐｒｉｎｃｉｐｌｅｏｆｄａｔａｔｉｍｅ－ｓｈａｒｉｎｇａｎｄｃｏｍｐｏｕｎｄｕｓｅ．Ｔｈｉｓｉｍｐｒｏｖｅｄｔｈｅｔｒａｄｉｔｉｏｎａｌｗａｖｅｇｅｎｅｒａｔｏｒａｎｄｒｅａｌｉｚｅｄｔｈｅｄｅｓｉｇｎｏｆｔｈｅｔｈｒｅｅ－ｐｈａｓｅｓｉｎｅｗａｖｅａｎｄｉｔｓｄａｔａｏｐｔｉｍｉｚａｔｉｏｎ．ＴｈｅｕｓｅｏｆｔｈｅＤｉｒｅｃｔＤｉｇｉｔａｌＦｒｅｑｕｅｎｃｙＳｙｎｔｈｅｓｉｚｅｉｓｖｅｒｙｗｉｄｅｌｙ．Ｉｔｎｏｔｏｎｌｙｃａｎｕｓｅｉｎｔｈｅｔｒａｄｉｔｉｏｎａｌａｐｐｌｉｃａｔｉｏｎｒｅａｌｍｓ，ｂｕｔａｌｓｏｉｔｅｘｐａｎｄｍａｎｙｎｅｗａｐｐｌｉｅｄｒｅａｌｍｓ，ｓｕｃｈａｓｉｎｔｈｅｅｌｅｃｔｒｉｃｐｏｗｅｒｅｌｅｃｔｒｏｎｉｃｓｔｅｃｈｎｉｑｕｅｒｅａｌｍ．Ｔｈｉｓｐａｐｅｒｐｒｅｓｅｎｔｓａｄｅｓｉｇｎｏｆｔｈｅｔｈｒｅｅ－ｐｈａｓｅｓｉｎｅｗａｖｅｇｅｎｅｒａｔｏｒｂａｓｅｄｏｎＦＰＧＡ．Ａｆｔｅｒｔｈｅｔｅｓｔｏｆｔｈｅｅｍｕｌａｔｉｏｎａｌｓｏｆｔｗａｒｅａｎｄｔｈｅｈａｒｄｗａｒｅ，ｉｔｉｎｄｉ－ｃａｔｅｓｔｈａｔｔｈｉｓｍｅｔｈｏｄｉｓｖａｌｉｄａｎｄｓｕｃｃｅｓｓｆｕｌｌｙｆｕｌｆｉｌｓｔｈｅｄｅｓｉｇｎｒｅｑｕｉｒｅｍｅｎｔ．ＫｅｙＷｏｒｄ：ＦＰＧＡ，ＤｉｒｅｃｔＤｉｇｉｔａｌＦｒｅｑｕｅｎｃｙＳｙｎｔｈｅｓｉｚｅ，ｔｈｒｅｅ－ｐｈａｓｅｓｉｎｅｗａｖｅ，ｄａｔａｏｐｔｉｍｉｚａｔｉｏｎ文章编号：１００８－０５７０（２００６）０６－２－０２３３－０３１引言ＤＤＳ（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ直接数字合成）技术近年来得到了飞速发展，其应用新领域不断开拓，如在电力电子技术应用领域中的变频感应加热电源、不间断电源等产品上，ＤＤＳ技术已日益成为不可或缺的重要技术组成部分。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VHDL语言简介
• VHDL 的英文全称是Very-High-Speed Integrated
Circuit Hardware Description Language,诞生于 1982年。1987年底，VHDL被IEEE和美国国防部 确认为标准硬件描述语言 。 主要特点 功能强大，易于修改，与新片工艺和厂家无关， 模块设计，可移植性强 设计方式 既可以自顶层向下，又可以自下向上
• 设相位累加器的位宽为N, ROM表的地址为P位,累加器的高P
位用于寻址ROM表.若以M点为步长,产生的信号频率为
f out M
fc 2
N
M称为频率控制字 • 通常用频率增量来表示频率合成器的分辨率，DDS的最小分 辨率为
f min fc 2
N
• 这个增量也就是最低的合成频率。由取样定理，所产生的
数 正弦幅度量化序列 据 D位
• 作用：进行波形的相位—幅值转换。 • 原理：
ROM的N位地址
把0O—360O的正弦角度离散成具有2N个样 值的序列
ROM的D位数据位
则2N个样值的幅值量化为D位二进制数据
• 2.波形数据的生成
Matlab是一个强大的工程数学软件，可 以方便快捷地完成各种波形的绘制、采样 和分析，这里我们采用其生成正弦波、方 波和三角波三种波形采样数据。按照要求， 在一个周期采样1024个数据点，并且为了 数模转换的方便，将幅值设定在0-255之间。 然后在Quartus II下建立mif文件，将生成的 波形数据复制进去。
波形频率合成的方法
• 直接式频率合成器
利用单个或多个不同频率的晶体振荡器作为基准信号源，经过倍频、 分频、混频等途径直接产生许多离散频率的输出信号。
• 间接式频率合成器（锁相频率合成器）
基于锁相环的同步原理，由锁相环的压控振荡器间接产生所需的频 率输出的一种技术。
• 直接数字频率合成器（DDS）
它是目前最为典型、应用最广泛的一种频率合成技术。 通常将此视为第三代频率合成技术. 它突破了前两种频率合成法的原理,从”相位”的概念出发进行频率 合成. 这种方法不仅可以产生不同频率的正弦波,而且可以控制波形的初始 相位. 还可以用DDS方法产生任意波形(AWG）
• 3.波形ROM的生成
Altera公司的Quartus II等开发环境中的MegaWizard Plug—In Manager， 利用FPGA内部嵌入式可编程RAM模块，可以定制LPM_ROM宏功能块，作为 ROM查找表。ROM表的生成过程：在Quartus II的工具栏中选择 MegaWizard Plug—In Manager，
信号频率不能超过时钟频率的一半，在实际运用中，为了 保证信号的输出质量，输出频率不要高于时钟频率的33%, 以避免造成波形失真度较高。
• 2.相位累加器的生成与仿真
在Quartus II下按照相位累加器原理用VHDL语言可生成如下图所示的 相位累加器：
仿真结果如下所示：
相位累加器的设计
• 1.相位累加器原理图
任意波RAM模块定制
4路波形选择开关的设计
按键输入模块的设计
• 相位控制字输入模块设计
• 频率控制字输入
按键消抖
幅值控制与数模转换
• 幅值控制
• 数模转换
核心模块顶层文件
低通滤波器设计
仿真结果
• 正弦波仿真结果
• 三角波仿真结果
• 方波的仿真结果
基于FPGA的波形发生器的设计
指导老师：张海涛副教授 答辩人：王磊
设计内容
• （1）设计DDS所需的24位相位累加器模块，
8*2^10位波形存储ROM模块，DA转换模块 和LPF模块； • （2）通过按键输入波形选择和频率字，通 过数码管显示频率值； • （3）使用VHDL语言编写DDS中相位累加器 代码、波形选择器代码、波形存储ROM代 码，完成DDS设计，并进行软件仿真。
• •
Quartus II简介
• Quartus II 是Altera公司的综合性PLD开发软件，支持原理
图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有 的综合器以及仿真器，可以完成从设计输入到硬件配置的 完整PLD设计流程。 • Quartus II支持Altera的IP核，包含了LPM/MegaFunction 宏功能模块库，使用户可以充分利用成熟的模块，简化了 设计的复杂性、加快了设计速度。对第三方EDA工具的良 好支持也使用户可以在设计流程的各个阶段使用熟悉的第 三方EDA工具。此外，Quartus II 通过和DSP Builder工具 与Matlab/Simulink相结合，可以方便地实现各种DSP应用 系统。
DDS原理
DDS原理图
该系统由相位累加器，波形存储器 ( R O M) ，D / A 转换器和低通滤波器等组成口。参考时钟由1个定的晶体振 荡器提供，在参考时钟的控制下，频率控制字K送人相位累 加器，由相位累加器产生相位据，以此数据作为查找表地 址来寻址 R O M表，从而进行相位一幅度变换，输出不同 的幅度编码。相位累加器由N位加法器与N位相位寄存器级 联构成，类似于1个简单的加法器。每来1个时钟脉冲，法 器就将频率控制字与相位寄存器输出的累加相位数据相加， 然后把相加后的结果送至相位累加器数据输人端，相位寄 存器就将加法器在上一时钟作用后产生的新相位数据反馈 到加法器的输入端，以加法器在下一个时钟的作用下继续 将相位数据与频率控制字相加。同时将累加结果的高M位 相位控制字相加，结果作为波形数据寻址的地址信号。如 此，相位累加器在参考时钟的作下进行线性相位累加，当 相位累加器累加满量，就会产生1次溢出，完成1个周期性 的动作，这个周期就是合成信号的1个周期，累加器的溢出 频率也就是直接数字频率合成信号的频率。
频率控制字K N位
加法器
ቤተ መጻሕፍቲ ባይዱN位
相位量化序列
寄存器 fc
N位
相位累加器的组成= N位加法器+N位寄存器 相位累加器的作用：在时钟的作用下，进行相位累 加。当相位累加器累加满量时就会产生一次溢出， 完成一个周期性的动作。
相位控制模块设计
波形存储器的设计
• 1.波形存储器原理
相位量化序列
N位
地 址
波形ROM