数字电路触发器原理

§5.2 SR锁存器
一、用或非门组成的SR锁存器 （一）电路结构及逻辑符号
信号输入端，高电平有效。
Q、Q 是两个互补的信号输出端，表示触发器的状态
（二）工作Leabharlann Baidu理
两 个 或 非 门 接 成 反 馈 ， 引 出 输 入 端 用 来 置 0， 1
1、 触 发 器 有 两 个 稳 定 状 态 ：（ 电 路 无 信 号 输 入 SD＝ 0,RD＝ 0）
第五章 触发器
• §5.1 概述
• §5.2 SR 锁存器 • §5.3 电平触发的触发器 • §5.4 脉冲触发的触发器 • §5.5 边沿触发的触发器 • §5.6 触发器的逻辑功能及其描述方法
§5.1 概 述
一、概念： 1.触发器：能够存储1位二值信号的基本单元电路称为～。 2.现 态：触发器接收输入信号之前的状态，用 Q或Qn 表示。(初态 3.次 态：触发器接收输入信号之后的状态，用 Q*或 Qn+1表示。
二、触发器的两个基本特点： 1.具有两个稳定状态—0状态和1状态 2.能够接收、保存和输出信号
三、触发器的分类
1.按有无动作的统一时间节拍（时钟脉冲）分 基本触发器
时钟触发器
2.按照电路结构不同，触发方式分
电平触发器 脉冲触发器 边沿触发器
3.按照控制方式不同，逻辑功能不同，触发器可分
SR触发器 JK触发器 D触发器 T触发器 T′触发器
SR锁存器叫做直接置位、复位锁存器。
画时序图(波形图) ： 在SR锁存器电路中，已知输入电压波形，试画出输出端对应的电压波形。
第五章 触发器
• §5.1 概述 • §5.2 SR 锁存器
• §5.3 电平触发的触发器
• §5.4 脉冲触发的触发器 • §5.5 边沿触发的触发器 • §5.6 触发器的逻辑功能及其描述方法
S1
1R
③R=1、S=1时：根据与非门的逻辑功能不难推知，锁存器保 持原有状态不变，即原来的状态被锁存器存储起来，这体现了 锁存器具有记忆能力。
ok
？ Q
Q
1
1
&
&
S0
0R
RS 10 01 11 00
Q 0 1 不变 不用
④R=0、S=0时：Q=Q=1，不符合锁存器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时撤除 后，将不能确定锁存器是处于1状态还是0状态。所以锁存器不 允许出现这种情况，这就是SR锁存器的约束条件。
ok
（三）逻辑功能表示方法 (用与非门组成)
特性表：反映触发器次态Q*与现态Q和输入R、S之间对应关系的表格。
SR Q
11 0 111 01 0 01 1 10 0 10 1
00 0 00 1
Q*
功能 特性方程：
0
Q* Q
SR
1
保持
Q
00 01 11 10
1
Q* 1
0× 1 0 0 1× 1 1 0
1
置1
0 0 1×
Q* 0
置0
Q*(S)RQ SRQ
SR0
约束条件
不允许
1×
SR锁存器的特性表：
简化特性表 ：
R S Q* 注 0 0 Q 保持 0 1 1 置1 1 0 0 置0 1 1 不允许 不允许
特性方程：
Q*SRQ RS0 约束条件
SR锁存器：电平直接控制着触发器输出端的状态(电路抗干扰能力低)； 具有置0、置1和保持功能。
R端称为置0端或复位端。
ok
Q
Q
1
0
&
&
SR
Q
10
0
01
1
S0
1R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成1状态，这种情况称将锁存器置1或置位。
S端称为置1端或置位端。
ok
Q
Q
10
01
RS
Q
&
&
11
不变
3、SD＝RD＝1时，QQ0，未定义状态
0 100
SD和RD的“1”信号同时消失后，Q*状态不定 0 1 1 0
所以正常工作下，应遵循SDRD 0的约束条件。 RD为置0输入端或复位端 SD为置1输入端或置位端
1 1
1 1
0 1
0① 0①
二、用与非门组成的SR锁存器 （一）电路结构及逻辑符号
小圆圈表示用低电 平作输入信号或叫
低电平有效
信号输入端，低电平有效。
Q、Q 是两个互补的信号输出端，表示触发器的状态
(二) 工作原理
1、电路有两个稳定状态
电路无输入信号，即 S ＝ R ＝1 时，有两个稳定状态：
信号输出端，Q=0、Q=1的状态称 0状态 Q端状态表示触发器状态 8 Q=1、Q=0的状态称 1状态
2、电路接收输入信号过程 (低电平信号)
（1）接收置0信号过程
6
（2）接收置1信号过程
7
3、不允许在 R 端和 S 端同时加输入信号 9
（1）信号同时存在时，Q＝ Q ＝1，这是一种未定义的状态。 （2）信号同时撤消时状态不定.(出现竞态现象,可能是0状态,也可能是1状态)
next
Q0
1Q
&
&
SR
Q
10
0
S1
0R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成0状态，这种情况称将锁存器置0或复位。
定 义 ： Q1,Q0为 “ 1” 状 态 Q0,Q1为 “ 0” 状 态
2 、 接 收 输 入 信 号 过 程 SD＝ 1, RD＝ 0时 ， Q1,Q0， 即 置 1 SD＝ 0,RD＝ 1时 ， Q0,Q1， 即 置 0
特性表： SD RD QQ*
0 000 0 011 1 001 1 011
§5.3 电平触发的触发器
一、 电平触发SR触发器（同步SR触发器） (一)与非门构成的同步SR触发器 1、电路组成及逻辑符号
R、S 是输入信号；CP是输入控制信号(时钟脉冲) 与非门G1、G2构成锁存器，与非门G3、G4是控制门
2、工作原理：
CP=0 时，控制门G3、G4被封锁，锁存器保持原来状态不变； CP=1 时，控制门被打开，输入信号被接收，且工作情况同由与非门组成的
4.按电路使用开关元件不同，分
TTL触发器 CMOS触发器
5.根据是否集成，分
分立元件触发器 集成触发器
6.根据存储数据的原理不同，分
静态触发器：靠电路状态的自锁存储数据 动态触发器：通过在MOS管栅极输入电容上存储电荷来存储数据
第五章 触发器
• §5.1 概述
• §5.2 SR 锁存器
• §5.3 电平触发的触发器 • §5.4 脉冲触发的触发器 • §5.5 边沿触发的触发器 • §5.6 触发器的逻辑功能及其描述方法