数字电路课程设计之加减法运算电路设计(1)
加减法运算器电路
加法器半加法器•输入：2 个 1 位二进制数字 A 和 B•输出：和 S 和进位 C全加法器•输入：2 个 1 位二进制数字 A 和 B，以及一个进位 C•输出：和 S 和进位 C加法器电路一个 n 位加法器可以由多个半加法器或全加法器级联而成。
例如，一个 4 位加法器可以由 4 个全加法器组成。
减法器半减法器•输入：2 个 1 位二进制数字 A 和 B•输出：差 D 和借位 B全减法器•输入：2 个 1 位二进制数字 A 和 B，以及一个借位 B•输出：差 D 和借位 B减法器电路一个 n 位减法器可以由多个半减法器或全减法器级联而成。
减法器通常使用补码来实现。
补码•正数的补码与本身相同。
•负数的补码是其绝对值的 1 的补码，即按位取反并加 1。
减法使用补码•将要减去的数求补码。
•将减数和补码相加。
•如果最高位为 0，则结果为正数。
•如果最高位为 1，则结果为负数，并舍弃最高位。
加减法运算器电路一个加减法运算器电路可以将两个 n 位二进制数字相加或相减。
它通常由以下组成：•一个 n 位加法器•一个 n 位减法器•一个选择器，用于根据控制信号选择加法或减法操作设计步骤1.确定位数：确定输入和输出的位数。
2.选择加法器和减法器：选择合适的加法器和减法器电路。
3.设计选择器：设计一个选择器，用于根据控制信号选择加法或减法操作。
4.连接电路：将加法器、减法器和选择器连接起来。
5.测试电路：使用各种输入对测试电路的正确性。
模电课程设计加减法电路
1 设计任务描述1.1 设计题目：加法运算电路1.2 设计要求1.2.1 设计目的（1）学习基本理论在实践中综合运用的初步经验，掌握模拟电路设计的基本方法、设计步聚，培养综合设计与调试能力； （2）学会利用运算放大器实现加减法电路；（3）学会直流稳压电源的设计方法和性能指标测试方法； （4）培养实践技能，提高分析和解决实际问题的能力。
1.2.2 基本要求（1）利用两级运算放大器实现321o 42i i i u u u u ++=（2）设计电路所需的直流稳压电源，要求包括整流、滤波、稳压。
1.2.3 发挥部分（1）由于同相加法电路存在共模电压，将造成几个输入信号之间的互相影响，所以本次设计我选用两级运放反相输入，在第一级运用反相输入的求和电路，在第二级采用双端输入式，从而实现课设要求的输出与输入的线性关系。
（2）在线性直流电源中，将普通的电容滤波更改为两个电容与一个电阻的π型滤波电路，增加对交流分量的滤除。
（3）在线性直流电源中，将一般的稳压电路改为固定式三端集成稳压器工作。
2 设计思路本次设计的课题是加法运算电路，其“加法”的含义是实现输出与输入的线性关系。
本次设计还要求设计为运算电路提供电源的线性直流稳压电源。
首先这次设计的重点是加法运算电路，我需要设计一个电路使得其输出电压与输入电压满足表达式。
为满足这一线性关系，我选用两级放大来实现。
经过一个学期的学习，我大致了解关于集成运算放大器的工作原理，而这次设计主要是关于运放的线性应用。
首先第一级放大电路中，由于同相输入存在共模电压，会造成几个输入信号之间的互相影响。
而反相输入式放大电路中，根据虚断的概念，同相位输入端的电位为零，相当于与地等电位，即“虚地”。
这样可保证运放输入端无共模信号。
在第一级运算放大器的反相端输入施加两个电压信号，从而达到两个输入电压与第一级运放的输出电压之间的线性关系。
然后将这一输出加到第二级运放的反相端，同时在第二级运放的同相端加入第三个信号源，实现双端输入式放大电路，这种电路的的特点是输入电阻大、输出电阻小。
加减法运算电路设计
加减法运算电路设计1．设计内容及要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。
2.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
3.提出至少两种设计实现方案，并优选方案进行设计2.结构设计与方案选择2.1电路原理方框图电路原理方框图如下→→图1-1二进制加减运算原理框图如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
即：若选择加法运算方式，则（1001）2+（0111）2=（10000）2十进制9+7=16 并在七段译码显示器上显示16.若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2并在七段译码显示器上显示02.2.2加减运算电路方案设计2.2.1加减运算方案一如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。
数电加减法电路
目录摘要 (I)Abstract (II)1芯片介绍 (1)1.1 74LS283芯片 (1)1.2 74LS194芯片 (1)2理论分析 (2)2.1寄存器的选择 (2)2.2 CP脉冲信号的产生 (2)2.2电路结构图 (2)2.3电路设计 (3)2.4 总电路图 (5)3电路仿真 (7)4电路实物焊接 (8)5心得与体会 (9)参考文献 (10)摘要数字电子技术是电信专业的必修基础课程之一，数电从基本入手，讲述了数字电路的基本知识，以及如何分析数字电路和设计数字电路的基本理论和基本方法。
数字电路系统多由逻辑门电路，加法器，比较器，计数器，译码器，移位寄存器，锁存器等一个或者多个组成，本次课程设计需要设计一个全加减法器，通过74LS283以及74LS194和一些异或逻辑门电路即可实现，然后可利用multism软件进行仿真实现。
根据电路图和给定的原件参数，使用multism软件模拟电路，并对其进行静态分析，动态分析，计算数据等操作。
关键字：加法器,异或门，multism。
AbstractDigital electronic technology is one of the compulsory basic courses in Telecom, a few basics about basic knowledge of digital circuit, as well as how to analyze digital circuits and digital circuits design of the basic theories and methods. Digital circuit logic gate circuits, Adders, comparators, counters, decoders, shift registers, consists of one or more such as latch, this curriculum design need to design an addition and subtraction, by 74LS283 and 74LS194 and XOR logic gate circuits can be realized, can then use multism software simulation. According to the circuit diagram and original of the given parameter, use multism software analog circuits, and static analysis, dynamic analysis, calculations, and so on.Keywords：Adder, exclusive-or gate, multism.1芯片介绍1.1 74LS283芯片74LS283可以用来做多位加法运算，它的输入为2个4位二进制数，A3~A0，B3~B0以及低4的进位数Cn，其输出为4位二进制和数S3~S0及向高位的进位数Cn+1。
数电课程设计-简单加减运算电路的设计模板
沈阳工程学院┊┊课程设计设计题目：简单加/减运算电路系别自控系班级测控本091学生姓名学号指导教师职称讲师起止日期：2011 年8月29日起——至2011 年9月4日止沈阳工程学院课程设计任务书课程设计题目：简单加/减运算电路系别自控系班级测控本091学生姓名学号指导教师职称讲师课程设计进行地点：B222任务下达时间：2011 年8 月29 日起止日期：2011年8月29日起——至2011年9月4日止教研室主任2011 年8月29日批准简单加/减运算电路的设计1简单加/减运算电路1.1设计目的（1）掌握1位十进制数加法运算电路的构成、原理与设计方法；（2）熟悉QuartusII的仿真方法。
1.2基本要求（1）实现二进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit二进制码加法的BCD调整；（4）根据输入的4bitBCD编码自动判断是加数还是被加数。
1.3发挥部分（1）拓展2位十进制数；（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2设计过程及论文的基本要求2.1设计过程的基本要求：（1）基本部分必须完成，发挥部分可以在已给的范围或自己寻找资料的范围内任选；（2）符合要求的设计报告一份，其中包括逻辑电路图、实际接线图各一份；（3）设计题目必须仿真通过，设计过程的资料草稿上交；（4）成绩的组成：考勤、每天任务的完成工作量、答辩情况、报告；2.2课程设计论文的基本要求：（1）蓝黑色或黑色钢笔或碳素笔书写，不允许用圆珠笔。
项目齐全、字迹工整，有条件的可以打印。
（2）装订顺序：封面、任务书、成绩评定表、中文摘要、关键词、目录、正文（正文的具体要求按老师讲课要求）、总结及致谢、参考文献、附录（逻辑电路图与实际接线图）。
3时间进度安排沈阳工程学院数字电子技术课程设计成绩评定表中文摘要数字电子技术的迅速发展，为人们的文化、物质生活提供了优越的条件，空调、电子计算机等，都是典型的技术应用实例。
加减法运算器电路
加减法运算器电路加减法运算器电路是一种用于进行数字加减运算的电路，通常用于数字逻辑电路或计算机系统中。
它可以接受两个输入数字，并输出它们的和或差，具有广泛的应用领域。
加减法运算器电路的设计通常包括以下几个关键部分：输入端、加法器、减法器、选择器、输出端等。
首先，输入端用于接收两个数字的输入。
这些输入数字可以是二进制数字，也可以是十进制数字经过编码转换为二进制表示。
输入端需要将输入的数字传递给加法器或减法器进行运算。
加法器是加减法运算器电路的核心部分之一。
它能够接受两个数字的输入，并将它们相加得到一个和。
加法器通常采用全加器电路进行设计，全加器能够实现三个数字的加法运算，其中两个数字是输入数字，另一个数字是进位数字。
通过级联多个全加器电路，可以实现多位数字的加法运算。
减法器是加减法运算器电路的另一个核心部分。
它能够接受两个数字的输入，并将它们相减得到一个差。
减法器通常采用全减器电路进行设计，全减器能够实现两个数字的减法运算，其中一个数字是被减数，另一个数字是减数。
通过级联多个全减器电路，可以实现多位数字的减法运算。
选择器用于选择加法器或减法器的输出结果作为最终的输出。
根据需要进行加法或减法运算，选择器可以将加法器或减法器的输出传递给输出端。
最后，输出端用于输出加法或减法运算的结果。
输出端可以是数字显示器、LED指示灯或数字信号输出接口，将计算结果显示给用户或传递给其他电路进行进一步处理。
总的来说，加减法运算器电路的设计需要充分考虑数字逻辑电路的设计原理，合理选择加法器、减法器和选择器的设计方案，确保电路能够准确、稳定地进行加减法运算。
加减法运算器电路在数字电子技术和计算机领域有着重要的应用，是数字系统中不可或缺的一部分。
加减法运算电路的课程设计
加减法运算电路的课程设计一、课程设计的目的和要求目的：1.了解加减法运算电路的原理、组成和性能。
2.熟悉加减法运算器的制作和调试过程。
3.提高学生的实际操作能力和实验调试能力，培养学生的创新意识和动手实践能力。
要求：1.合理规划实验内容，注重实际操作能力和实验调试能力的培养。
2.严格遵守实验安全规范，确保实验安全。
3.要注意实验设备和器材的选择和使用，确保实验结果的准确性和可靠性。
二、课程设计内容分析1.实验器材与工具（1）基于 MAX232 芯片的调试板。
（2）示波器、数字万用表、电烙铁等工具设备。
（3）Bread board（面包板）、LED 灯、电阻、电容等元器件。
2.实验原理（1）MAX232 介绍。
MAX232 是 MAXIM 公司推出的一款 RS232 界面通讯 IC，用于将 RS232 电平转换成 TTL 电平，实现 RS232 与 TTL 电平的转换。
MAX232 由四个电容和两个 RS232/TTL 翻译器组成。
电容用于同步时钟，翻译器用于转换信号电平。
一个翻译器的输入电路连接 RS-232 端口，另一个翻译器的输入电路连接 TTL 设备。
MAX232 可以混合工作，因此，它可以用于将 RS-232 端口连接到 TTL 设备，也可以将 TTL 设备连接到 RS-232 端口。
（2）加减法运算电路介绍。
加法器和减法器都是数字电路中常见的电路。
加减法器是计算机中运算器的组成部分。
加法器实现两个二进制数的加法运算，减法器实现两个二进制数的减法运算。
加法器的电路一般都由若干个半加器或全加器级联而成。
半加器是只能处理两个一位二进制数的加法电路，全加器可以处理三个一位二进制数的加法电路。
减法器的电路有反馈减法器和补码减法器两种。
反馈减法器专门用于二进制的减法，补码减法器则可以处理加法和减法。
3.实验过程（1）加法器电路将半加器和全加器级联，构成一个 4 位的加法器电路。
在电路板上布线，使用电子设备进行连接。
电子技术课程设计--加减法电路
课程名称：电子技术课程设计设计题目：加减法电路院系：专业：年级：学号：姓名：指导教师：西南交通大学峨眉校区2013年8月27日课程设计任务书专业姓名学号开题日期：2013年7月1日完成日期：2013年8月27日题目加减法电路一、设计的目的为了培养我们把理论知识应用于实践的能力，以实践检验我们所学的知识是否正确。
加深我们对科学知识转化为生产力的理解，增强我们的学习动力。
让我们在完成设计的过程中能够形成严谨的态度，增强我们分析问题的能力，让我们能够在各个方面得到提升。
二、设计的内容及要求设计一个具有一位数加减运算电路，能显示加减数和运算结果的值，能够方便切换加减运算功能，能直接以数字形式输入加减数三、指导教师评语四、成绩指导教师(签章)年月日加减法电路一、设计任务与要求✧设计任务设计一个具有一位数加减运算电路。
✧设计要求1.能显示加减数和运算结果的值；2.能方便切换加减运算功能；3.能直接以数字形式输入加减数；二、方案设计与论证✧涉及芯片简介1.74LS283——四位快速加法器能够快速计算两个四位二进制的加法运算。
2.74LS147——9线-4线编码器能够将0——9编码为相应的二进制码的反码。
3.74LS85——四位数值比较器能够四位二进制数的大小，并输出相应的电平。
4.74LS86——异或门电路能够实现异或逻辑运算。
5.DCD_HEX数码管能以二进制形式显示成人们习惯的阿拉伯数字。
✧方案设计1.加法电路设计采用四位快速进位加法器74LS283作为主要芯片，进行加法计算，由于要显示出计算结果，所以在加法计算结果超出9时需要进行特殊考虑，具体的算法是：先将计算结果用一个数值比较器74LS85与9比较，如果结果比9小，则将结果直接输出，如果比9大，则将结果加6过后再输出。
同时为了避免16，17，18这三个数输出本来就有进位而漏掉，所以还要将输出的进位信号与数值比较器的“大于”结果进行或逻辑运算后作高位的输出信号。
加减运算电路
根据理想运放的虚断路性质，流入两个运放输入端的电流
为零，因此流经R1的电流和流经RF1的电流相等
u1 u1 u1 u10
R1
RF1
（1）
流经R2的电流加上流经R21的电流和
流经RF2的电流相等，可得：
u10 u2 u2 u2 u2 u0 （2）
R21
R2
RF 2
流入两个运放同相端的电流都等于
消去u10，求得：
u0
RF 2 R21
(
RF1 R1
u1
R21 R2
u2
)
R22 R2 // R21 // RF 2
加减运算电路-1.2 减法运算电路
[例12-2] 由运放组成的运算电路如图所示，已知输入电压为 u1和u2 ，电阻R1=2kΩ，R2= 2kΩ，RF= 10kΩ试求输出电压 uo，并确定电阻R3的取值。 解：由式（12-38）求得：
此流经R3的电流等于流经RF的电流
0 u u u0
R3
RF
（1）
流入同相端的电流为零，因此流经
R1、R2的电流之和等于流经R4的电
流
u1 u u2 u u 0 （2）
R1
R2
R4
根据虚短路性质，同相端和反相端电压相等：
u u （3）
求解联立方程（1）-（3）即可得出输出电压与输入电压 的关系
两个输入端对地电阻满足 对称要求的情况下，输入、 输出电压满足关系：
u0
(
u2 R2
u1 R1
)RF
加减运算电路- 1.2 减法运算电路
1、差动输入减法电路-公式推导
根据理想运放的虚断路性质，流入反相输入端电流等于零，
因此流经电阻R1的电流i1等于流过RF的电流iF
加减法运算电路
加减法运算电路
分析了比例系数与平衡电阻、反馈电阻的关系。
目的是探索比例系数任意取值时加减法运算电路构成形式的变化。
1.反相求和电路
按照输入方式的不同，加法运算电路可以分为反相加法器和同相加法器。
（1）反相加法运算电路。
反相加法运算电路如图1所示，利用这个电路可以实现3个输入信号之间的求和运算。
图9-5反相求和电路
（2）同相加法运算电路。
图2为同相加法运算电路。
顾名思义，将求和输入信号接在同相输入端，反馈电阻Rf仍然接在反相输入端，构成深度负反馈。
图2同相求和电路
2．减法运算电路
差动比例运算电路即由单级运放构成的减法器。
但由于信号有反相输入端和同相输入端，所以也存在调整不便和共模输入电压较大的问题。
如图3所示！
图3减法运算电路图
图4为两级运放构成的反相输入减法电路。
电路由第一级的反相器和第二级的加法运算电路级联而成。
图4反相输入减法电路
加法运算电路图原理
编辑
加减运算电路
特点
调节某一路信号的输入电阻不影响其他路输入与输出的比例关系
2.同相求和电路
虚短、虚断
单运放和差电路
双运放和差电路。
数字电路加法运算电路设计方案
数字电路加法运算电路设计方案1 设计任务描述1.1 设计题目：加法运算电路1.2 设计要求1.2.1 设计目的(1) 掌握1位十进制加法运算电路的构成，原理和设计原理；(2)熟悉集成电路的使用方法。
1.2.2 基本要求(1) 设计键盘以及编码电路；(2) 设计加数寄存器A和被加数寄存器B单元；(3) 实现4bit二进制码加法的BCD调整；(3) 用数码管以十进制形式显示最后运算结果。
1.2.3 发挥部分(1) 拓展十进制减法；(2) MR存储运算中间值；(3)其他。
2 设计思路根据此次课程设计的要求，我设计的简单计算器包括两大部分：加法计算部分，减法计算部分。
其中加法计算部分由五个部分组成，键盘及编码电路、加数寄存器A和被加数寄存器B、加法运算电路、4bit二进制码加法的BCD调整和译码显示器。
减法计算部分和加法计算部分共用同一个键盘，其他部分由反相器，求补逻辑电路以及相应的译码显示器组成。
其中有几个难点：如何实现2位十进制和怎样利用寄存器把数据传输到加法器中。
因为经键盘及编码器输出的是2进制数，那么寄存器接受并输出的数据也是2进制数，所以加法器输出的数据应是8421BCD码，使显示装置最终显示十进制数。
因为1位十进制数的8421BCD码与二进制数表现形式相同，但2位十进制数的8421BCD码与二进制数不同，所以我设计的加法运算装置是由两个74S283N芯片来实现2位十进制数的输出。
原理是让第二个芯片的一个输入端接第一个芯片的输出端，另一个输入端进行对第一个芯片的运算结果进行判断，大于等于10时输入6即2进制数的0110，反之输入0。
输出结果即为2位十进制数的8421BCD码。
寄存器的设计是由一个74LS374N芯片和两个74S194N芯片组成的，其中两个74S194N 芯片并联后与74LS374N芯片串联。
74LS374N芯片的脉冲由键盘的数字键提供，使得按下数字键后该寄存器就存储输入的数字，并通过译码显示器显示。
模电课程设计加减法电路
1 设计任务描述1.1 设计题目：加法运算电路1.2 设计要求1.2.1 设计目的（1）学习基本理论在实践中综合运用的初步经验，掌握模拟电路设计的基本方法、设计步聚，培养综合设计与调试能力； （2）学会利用运算放大器实现加减法电路；（3）学会直流稳压电源的设计方法和性能指标测试方法； （4）培养实践技能，提高分析和解决实际问题的能力。
1.2.2 基本要求（1）利用两级运算放大器实现321o 42i i i u u u u ++=（2）设计电路所需的直流稳压电源，要求包括整流、滤波、稳压。
1.2.3 发挥部分（1）由于同相加法电路存在共模电压，将造成几个输入信号之间的互相影响，所以本次设计我选用两级运放反相输入，在第一级运用反相输入的求和电路，在第二级采用双端输入式，从而实现课设要求的输出与输入的线性关系。
（2）在线性直流电源中，将普通的电容滤波更改为两个电容与一个电阻的π型滤波电路，增加对交流分量的滤除。
（3）在线性直流电源中，将一般的稳压电路改为固定式三端集成稳压器工作。
2 设计思路本次设计的课题是加法运算电路，其“加法”的含义是实现输出与输入的线性关系。
本次设计还要求设计为运算电路提供电源的线性直流稳压电源。
首先这次设计的重点是加法运算电路，我需要设计一个电路使得其输出电压与输入电压满足表达式。
为满足这一线性关系，我选用两级放大来实现。
经过一个学期的学习，我大致了解关于集成运算放大器的工作原理，而这次设计主要是关于运放的线性应用。
首先第一级放大电路中，由于同相输入存在共模电压，会造成几个输入信号之间的互相影响。
而反相输入式放大电路中，根据虚断的概念，同相位输入端的电位为零，相当于与地等电位，即“虚地”。
这样可保证运放输入端无共模信号。
在第一级运算放大器的反相端输入施加两个电压信号，从而达到两个输入电压与第一级运放的输出电压之间的线性关系。
然后将这一输出加到第二级运放的反相端，同时在第二级运放的同相端加入第三个信号源，实现双端输入式放大电路，这种电路的的特点是输入电阻大、输出电阻小。
加减法运算电路的设计和调试方法
二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1003班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：林云霞学号：201012135085指导教师：廖宇峰二○一二年九月一、设计任务及主要技术指标和要求1）设计目的1.掌握加/减法运算电路的设计和调试方法。
2.学习数据存储单元的设计方法。
3.熟悉集成电路的使用方法。
2）设计内容1.设计4位并行加/减法运算电路。
2.设计寄存器单元。
3.设计全加器工作单元。
4.设计互补器工作单元。
5.扩展为8位并行加/减法运算电路（选作）。
3）设计要求1.根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2.选用中小规模集成器件（如74LS系列），实现所选定的电路。
提出器材清单。
3.检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图1）设计电路原理图①加减法电路逻辑框图如图所示：第一步置入两个四位二进制数。
例如（1010）2,（0101）2和（0101）2、（1000）2，同时在两个DCD_HEX_BLUE数码管上显示出对应的十六进制数A，5和5，8。
第二步通过开关选择加（减）运算方式；第三步若选择加运算方式所置数送入加法运算电路进行运算；同理若选择减运算方式，则所置数送入减法运算电路运算；第四步DCD_HEX_BLUE数码管和二极管显示运算结果。
若是加法运算二极管显示进位，若是减法运算二极管显示正负号。
即：若选择加法运算方式，则（1010）2+（0101）2=（1111）2 十六进制5+A=F并在数码管上显示器上显示F，二极管不发光。
若选择减法运算方式，则（0101）2-（1000）2=（10011）2十进制5-8= -3并在七段译码显示器上显示3，而激光发光。
2）方案论证通过开关J1——J8接不同的高低电平来控制输入端所置的两个一位十六进制数，分别用两个DCD_HEX_BLUE数码管显示所置入的两个数。
数字电子技术加减法运算电路设计课程设计报告
《数字电子技术》课程设计加/减法运算电路设计**大学信息科学与技术学院电子信息工程系****级****年*月*日加/减法运算电路设计一、系统设计任务及要求内容及要求：1）测量信号为正弦波、方波和三角波等各种周期波。
2）用触发器设计分频电路和工作时序图。
3）设计由触发器构成的数字频率计电路原理图。
二、系统设计目的利用所学数字电子技术的理论知识设计一个数字频率计，可以测量矩形信号、正弦信号等波形的工作频率。
三、系统设计实现1．系统概述分析：和（0111），第一步：置入两个四位二进制数（要求置入的数小于1010），如（1001）2同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步：通过开关选择运算方式加或者减；第三步：若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步：前面所得结果通过另外两个七段译码器显示。
2．单元电路详细设计与分析实验电路：编码器单元电路：在该方案中，编码器采用二——十进制编码器，将输入的十进制数值译为对应的ＢＣＤ码的反码，反码取反后送到加法运算电路中。
加减运算电路：加减运算电路主要采用由７４ＬＳ１８３（双全加器）组成的四位串行加法，电路采用个位和个位相加，十位和十位相加的形式，在个位相加所得结果大于９的二进制数时，用组合逻辑电路产生进位信号，但是由于用二进制数表示的个位相加的和不大于十五，这样，在和为１６—１８时，由刚才的组合逻辑电路就不能产生进位信号，但是这是四位串行加法器恰可以产生进位信号，所以，若将上述组合逻辑电路产生的进位信号和四位串行加法器产生的进位信号做或运算，变可以得到满足设计要求的进位信号。
当和大于９时，怎样得到正确的计算结果呢？由于十进制是到十时产生进位信号，而四位二进制是到十六时才产生进位信号，因此，我们可将串行加法器得到的大于９的二进制数再加上０１１０（六）后，这样我们就可以得到正确的运算结果。
数字电路课程设计之加减法运算电路设计(1)
设计资料1加减法运算电路设计1．设计内容及要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。
2.led 灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
3.提出至少两种设计实现方案，并优选方案进行设计2.结构设计与方案选择2.1电路原理方框图电路原理方框图如下→ →图1-1二进制加减运算原理框图如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
即：若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16置数开关选择运算方式加法运算电路减法运算电路译码显示计算结果显示所置入的两个一位十进制数并在七段译码显示器上显示16.若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2 并在七段译码显示器上显示02.2.2加减运算电路方案设计2.2.1加减运算方案一如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。
加减法运算电路的设计
黔南民族师学院本科生毕业（学位）论文题目：加减法运算电路的设计学位授予单位：黔南民族师学院专业名称：电子信息工程XX：班林学号：指导教师：娜职称：讲师论文提交日期：2016年11月01日论文答辩日期：2016年11月01日答辩委员会主席:论文评阅人:中文摘要：采用一款优秀的EDA软件----Multisim10作为设计平台,对任意一个一位十进制并行加/减法运算电路的设计原理及构成方法作了详细的介绍,通过按键输入被减数和减数，并设置+、-号按键；允许减数大于被减数，负号可采用数码管或其他显示器件，并利用LED灯显示计算结果。
提出至少两种设计实现方案，并优选方案进行设计。
利用该软件能实现电子电路的快速设计和仿真,大大缩短了电子电路的设计开发周期。
本文以任意一个一位十进制并行加/减法运算电路的设计为例,详细介绍了基于Multisim10的数字电路加减法运算的设计与仿真。
关键词：Multisim10，寄存器，显示器，门元件，数字电路0引言目前人类社会已逐步实现了高度发达的信息化,各种电子产品不但在性能上不断增强,而且更新换代的频率也越来越快,实现这种进步的主要原因是生产制造技术和电子设计技术的发展,特别是以EDA为核心的电子设计技术得到了飞速发展。
EDA是以计算机为工作平台,融合电子技术、计算机技术、智能化技术等最新成果研制而成的通用软件。
它的主要功能是IC设计、各种电路的计算机辅助设计和仿真,以及PCB设计。
算数运算是数字系统的基本功能，更是计算机中不可缺少的组成单元。
要实现加法运算电路，给出任意两个四位二进制数能进行加法运算，首先要掌握加法运算电路的构成、原理和设计方法，设计出较合理的电路，来实现加法运算，加法运算是我们经常用到的一项操作，因此我们的这项设计非常贴近我们是现实生活，离我们实际非常近。
1电路图的仿真及检测1.1软件介绍Multisim是美国国家仪器（NI）推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
加减法运算电路的设计方法
加减法运算电路的设计方法摘要：给出了任意比例系数的加减法运算电路，分析了比例系数与平衡电阻、反馈电阻的关系。
目的是探索比例系数任意取值时加减法运算电路构成形式的变化。
结论是在输入端电阻平衡时，各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值在大于1、小于1或等于l情况下，加减法运算电路还可简化。
所述方法的创新点是将运放输入端电阻的平衡条件转化为与输入信号比例系数的关系，从而可直观确定简化电路形式：扩大了加减法运算电路的应用范围。
关键词：加减法运算电路；比例系数；平衡条件0 引言加减法运算电路以集成运算放大器为核心元件构成，多个输入信号分别作用于运放的同相输入端和反相输入端，实现对输入信号的加、减法运算，外部电阻决定输入信号的比例系数。
加减法运算电路中运放的输入端有共模信号成分，为使共模输出为零，同时补偿运放输入平均偏置电流及其漂移影响，通常要求运放的输入端电阻平衡，即运放反相输入端、同相输入端所接的电阻相等。
本文给出了任意比例系数的加减法运算电路，并指出在输入端电阻平衡时，根据输入信号比例系数的数值范围，加减法运算电路还可简化。
1 任意比例系数的加减法运算电路所给出的任意比例系数的加减法运算电路如图1所示。
其中，u111、u112、…u11n为n个减运算输入信号，u121、u122、…u12m为m个加运算输入信号，u0为输出信号，R11、R12、…R1n、R21、R22、…R2m为输入端电阻，RF为反馈电阻，Rp为平衡电阻，R’为附加电阻。
运放输入端电阻的平衡条件为式(5)反映了输入信号比例系数与附加电阻、平衡电阻、反馈电阻的关系，表明在满足电阻平衡的条件下，各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值可以大于l、小于1或等于1，即输入信号的比例系数无限定。
根据输入信号比例系数的数值范围，加减运算电路还可简化。
2 比例系数加减结果特定取值时的电路简化方案2．1 各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值大于1的加减运算电路当各输入信号的比例系数关系为时，可令式(5)中电阻Rp→∞，即图1所示电路中去掉电阻Rp，由式(5)中实现大于1的平衡条件。
加减法运算电路课程设计说明书
目录1 课程设计目的 (3)2 课程设计设计和要求 (3)2.1设计内容 (3)2.2 设计要求 (3)3 设计方案................................................................................................ .3 3.1 设计思路................................................................................................ .3 3.2 工作原理及硬件框图.. (3)3.3 硬件电路原理图 (5)3.4 PCB版图设计……………………………………………………………………………… ..64 课程设计总结 (6)5 参考文献…………………………………………………………………………………… .71、课程设计目的（1）掌握电子电路的一般设计方法和设计流程；（2）学习使用PROTEL软件绘制电路原理图及印刷板图；（3）掌握应用EWB对所设计的电路进行仿真，通过仿真结果验证设计的正确性。
2、课程设计内容和要求：2.1、设计内容设计加/减法运算电路，具体要求如下:（1）设计寄存器单元；（2）设计全加器单元；（3）设计7487(或74LS87)互补器单元。
2.2、设计要求（1）课程设计说明书；（2）电路原理图和印刷板图；（3）仿真图形和仿真结果。
3、设计方案3.1、设计思路在二进制加减法运算电路中，为了减少硬件的复杂性，减法基本是通过加法来实现的。
所以要实现减法的运算，就需要求出减数的反码（即减数中的1变成0，0变成1），在反码的基础上，再加1，成为补码。
将补码和被减数相加，即得到运算结果。
因此，在设计电路时，需要用到74LS87互补器单元来求减数的反码。
选用一个寄存器74LS175作为全加器74LS283被加数或被减数的输入，用另一个74LS175作为74LS87的输入，将74LS87的输出作为全加器74LS283加数或减数的输入，74LS283的输出结果即是加法或减法的运算结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
设计资料1
加减法运算电路设计
1．设计内容及要求
1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。
2.led 灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
3.提出至少两种设计实现方案，并优选方案进行设计
2.结构设计与方案选择
2.1电路原理方框图
电路原理方框图如下
→ →
图1-1二进制加减运算原理框图
如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
即：
若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16
置数
开关选择运算方式
加法运算电路
减法运算电路
译码显示计算结果
显示所置入的两个一位十进制数
并在七段译码显示器上显示16.
若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2 并在七段译码显示器上显示02.
2.2加减运算电路方案设计
2.2.1加减运算方案一
如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。
由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110），产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。
由于减法运算时两个一位十进制数相减不会大于10，所以不会出现上述情况，用一片芯片U11即可显示结果。
2.2.2加减运算方案二
由两异或门两与门和一或门组成全加器，可实现一位二进制加逻辑运算，四位二进制数并行相加的逻辑运算可采用四个全加器串行进位的方式来实现，将低位的进位输出信号接到高位的进位输入端，四个全加器依次串行连接，并将最低位的进位输入端接逻辑“0”，就组成了一个可实现四位二进制数并行相加的逻辑电路。
通过在全加器电路中再接入两个反相器可组成一个全减器，实现一位二进制减逻辑运算，将来自低位的错位信号端接到向高位借位的信号端，依次连接四个全减器，构成可实现四位二进制数并行进行逻辑减运算的电路。
在两组电路置数端接开关控制置数输入加法还是减法运算电路，电路输出端
接LED灯显示输出结果，输出为五位二进制数。
图2-2-1加减法运算电路图
2.2.3两种方案的比较
通过对两种方案的比较，为实现设计要求，首先在不计入数码管所需芯片的情况下，方案二一共需要十二个芯片，电路的连接相当复杂，产生接线错误和导线接触不良的几率大大增加，而且耗费较高；而方案一一共需要七或九个芯片，且其中几个芯片只用到一两个门，相对接线较简单，容易实现。
其次，方案二采用串行进位和借位的方式来实现四位逻辑加减运算，任意一位的逻辑运算必须在前一位的运算完成之后才能进行，相较而言运算速度不高；而方案一采用的是超前进位的方式来实现四位逻辑运算的，每位的进位只有加数和被加数决定，而与低位的进位无关，它的运算速度较方案二高出很多。
综上所述，方案一较方案二更加优秀，不仅电路简单而且运算速度更快，经综合小组各设计方案，被选为小组共同方案。
3单元电路设计、参数计算和器件选择
3.1单元电路设计
3.1.1减法电路的实现
图3-1-1 减法运算电路
如图3-1-1所示，该电路功能为计算A-B。
若n位二进制原码为N原，
=2n-N原，补码与反码的关系式为N补=N反+1，
则与它相对应的补码为N
补
A-B=A+B补-2n=A+B反+1-2n
因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：
A+B反+1，
由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。
3.1.2 译码显示电路
一个七段LED译码驱动器74HC4511和一个七段LED数码显示器组成。
七段LED译码驱动器74HC4511的功能表如下．在74HC4511中，经前面运算电路运算所得的结果输入74HC4511的D3D2D1D0，再译码输出，最后在七段LED显示器中显示出来．
七段LED译码驱动器74HC4511功能表
七段LED译码驱动器74HC4511功能表续
图3-1-2 译码显示电路
3.1.3 加法电路的实现
用两片4位全加器74LS83和门电路设计一位8421BCD 码加法器
由于一位8421BCD 数A 加一位数B 有0到18这十九种结果。
而且由于显示的关系 当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：
C O
S 3
S 2
S 1
S 0
Y
数的大小
8 4 2 1 0 0 0 0 0 0 0 没有超过9
0 0 0 0 1 0 1 0 0 0 1 0 0 2 0 0 0 1 1 0 3 0 0 1 0 0 0 4
0 0 1 0 1 0 5 0 0 1 1 0 0 6 0 0 1 1 1 0 7 0 1 0 0 0 0 8 0 1 0 0 1 0 9 0 1 0 1 0 1 10 需要转换
0 1 0 1 1 1 11 0 1 1 0 0 1 12 0 1 1 0 1 1 13 0 1 1 1 0 1 14 0 1 1 1 1 1 15 1 0 0 0 0 0 16 1 0 0 0 1 0 17 1 0 0 1 0 0 18 1 0 0 1 1 0 19 无关项 1 0 1 0 0 0 20 1
1
1
21
3210321032103210321032103231
Y S S S S S S S S S S S S S S S S S S S S S S S S S S S S =+++++=+
由表我们可以算出Y 的表达式
由前16项有（1）(2)由后10项有
1O Y C ==
由（1）（2）有Y =C O +S 3S 2+S 3S 1
由于用与非门比较方便所以我们选用了与非门电路 有以下两种选择：
(1)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =∙∙ (2)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =∙∙
但是第一种方式简单所以我们选用了第一种方式得到了如下的理论图:
1 0 1 1 0 0 2
2 1 0 1 1 1 0 2
3 1 1 0 0 0 0 2
4 1 1 0 0 1 0 2
5 1 1 0 1 0 1 2
6 1 1 0 1 1 1 2
7 1 1 1 0 0 1 2
8 1 1 1 0 1 1 2
9 1 1 1 1 0 1 30 1
1
1
1
1
1
31
图3-1-3 加法运算电路
3.2 元器件选择
3.2.1 加法电路器件
完成加法运算可用器件超前进位加法器74LS283或者4008来实现。
如图3-1-3还需用到2输入与门74LS08，3输入或门。
16 15 14 13 12 11 10 9
74LS283
1 2 3 4 5 6
7 8 V CC B 2 A 2 S 2 B 3 A 3 S 3 C 3 TTL 加法器74LS283引脚图
16 15 14 13 12 11 10 9
4008
1 2 3 4 5 6 7 8 V DD B 3C 3 S 3 S 2 S 1 S 0 C 0-1 CMOS 加法器4008引脚图
A 3
B 2 A 2 B 1 A 1 B 0 A 0 V SS S 1 B 1 A 1 S 0 B 0 A 0
C 0-1 GND
74LS08引脚图
3.2.2 减法电路器件
由于没有直接做减法运算的器件，所以用加上减数的补码来完成减法运算，仍要用到74LS283或者4008，如图3-1-1，只需在加法器前加上4个异或门（一片74LS86）即可。
74LS86
=1 =1
=1
=1。