数字基带信号的码型设计

数字基带信号的码型设计
一、前言
近年来，随着大规模集成电路的出现，数字系统的设备复杂程度和技术难度降低，数字通信系统的主要缺点逐渐得到解决，因此数字传输方式日益受到欢迎。

数字传输系统中，传输对象通常是二元数字信息，而设计数字传输系统的基本考虑是选择一组有限的离散的波形来表示数字信息。

这些取值离散的波形可以是未经调制的电信号，也可以是调制后的信号。

未经调制的数字信号所占据的频谱是从零域或很低频率开始，称为数字基带信号。

不经载波调制而直接传输数字基带信号的系统，称为数字基带传输系统。

数字基带传输系统方框图如图一所示。

图一数字基带传输系统方框图
目前，虽然数字基带传输的应用不是很广泛，但对于基带传输系统的研究仍然十分有意义，主要是因为：
1、在利用对称电缆构成的近程数据通信系统中广泛采用了这种传输方式；
2、随着数字通信技术的发展，基带传输方式也有迅速发展的趋势；
3、基带传输中包含带通传输的许多基本问题；
4、任何一个采用线性调制的带通传输系统，可以等效为一个基带传输系统。

二、基带码型的设计原则
在实际的基带传输系统中，并不是所有的基带波形都适合在信道中传输。

比如远距离传输时高频分量衰减随距离的增大而增大等，所以原始消息代码必须编成适合于传输用的码型。

传输码的结构将取决于实际信道特性和系统工作的条件，在选择传输码型时，一般应考虑以下几点原则：
1、不含直流，且低频分量尽量少；
2、应含有丰富的定时信息，以便于从接收码流中提取定时信号；
3、功率谱主瓣宽度窄，以节省传输频带；
4、不受信息源统计特性的影响，即能适应于信息源的变化；
5、具有内在检错能力，即码型应具有一定规律性，以便利用这一规律性进行宏观监测；
6、编译码简单，以降低通信延时和成本。

三、常用的传输码型
1、单极性非归零码：（如图二（a）所示）
编码规则：信号脉冲的低电平和高电平分别表示二进制代码“0”和“1”。

优点：电脉冲之间无间隔，极性单一，易于用TTL、CMOS电路产生。

缺点：有直流分量，不能直接提取同步信号，不具备检错能力。

2、双极性非归零码：（如图二（b）所示）
编码规则：信号脉冲的正、负电平分别表示二进制代码“1”和“0”。

优点：当“0”、“1”符号等可能出现时无直流分量，有利于在信道中传输；恢复信号的判决电平为零值，因而不受信道特性变化的影响，抗干扰能力也较强。

缺点：不能直接提取同步信号，不具备检错能力。

3、单极性归零码：（如图二（c）所示）
归零波形：电脉冲宽度小于码元宽度，每个电脉冲在小于码元长度内总要回到零电平，通常归零波形使用半占空码，即占空比为50%。

编码规则：发送“1”时在整个码元期间高电平只持续一段时间，在码元的其余时间内返回到零电平。

优点：可以直接提取定时信息。

缺点：有直流分量，不具备检错能力。

图二几种基本的基带信号波形（1）
编码规则：二进制信号“1”、“0”分别用电平跳变或不变表示。

以电平跳变表示“1”，则称为传号差分码。

以电平跳变表示“0”，则称为空号差分码。

由于差分码中只具有相对意义，所以又称相对码。

优点：无直流分量，可以消除设备初始状态的影响，在相位调制系统中可用于解决载波相位模糊问题。

缺点：出现连“0”时无法提取定时信号，不具备检错能力。

5、数字双相码：（如图三（b）所示）
编码规则：用一个周期的方波表示二进制信号“1”，而用它的反相波形表示“0” 。

优点：频谱中存在很强的定时分量，不受信源统计特性的影响，而且不存在直流分量，编程过程简单。

缺点：这些优点是用频带加倍来换取的，不具备内在检错能力。

图三几种基本的基带信号波形（2）
6、传号反转码：（如图四（a）所示）
编码规则：二进制信号中的“1”交替地用“11”和“00”表示；“0”码则固定地用“01”表示。

优点：没有直流分量；有频繁出现的波形跳变，便于恢复定时信号；而且具有检错能力。

编码规则：用码元周期中点出现跳变表示“1”，否则表示“0”；但当出现连续“0”时，则在前一个“0”结束（后一个“0”开始）时出现电平跳变。

优点：Miller码脉冲宽度最大为两个码元周期，最小为一个码元周期，可以检测传输误码或线路故障。

图四几种基本的基带信号波形（3）
8、传号交替反转码：（如图五所示）
编码规则：将单极性归零码的1码元交替用正、负脉冲来表示，将二进制消息代码“1”(传号)交替地变换为传输码的“+1”和“-1”，而“0”(空号)保持不变。

AMI码也称为双极码、平衡对称码、伪三元码等。

优点：没有直流成分，且高、低频分量少，编译码电路简单，可利用传号交替极性规律观察误码情况，可提取位定时分量。

缺点：出现长串连“0”时，造成提取定时信号困难。

图五传号交替反转码波形
9、HDBn 码：（如图六所示）
HDBn 码是n 阶高密度双极性码的缩写，解决AMI 码中连“0”码的问题，其中应用最广泛的是HDB 3码。

编码规则:
（1）检测消息码中“0”的个数。

当连“0”数目小于等于3时，HDB 3码与AMI 码一样，+1与-1交替；
（2）当连“0”数目超过3时，将每4个连“0”化作一小节，定义为“B00V ”，称为破坏节，其中V 称为破坏脉冲，B 称为调节脉冲；
（3）V 与前一个相邻的非“0”脉冲的极性相同，并且要求相邻的V 码之间极性必须交替；
（4）B 的取值可选0，+1或-1，以使V 同时满足（3）中的两个要求； （5）V 码后面的传号码极性也要交替。

特点：保留了AMI 码的优点，克服了AMI 连“0”多的缺点。

因此，HDB 3码是目前应用最为广泛的码型。

图六 HDB 3码波形
四、基带码发生器的设计
1、基带码发生器的原理框图
双极性的码形需要数字部分和模拟电路来共同实现，对双极性的信号如双极性归零码、交替极性码码形输出时引入正负极性标志位，而对双极性非归零码和差分码码形输出时由低电平表示负极性。

基带码发生器的原理框图如图七所示：
AMI
HDB 3
图七基带码发生器的原理框图
2、码型转换原理
码型转换的原理如表一所示，其中高位为正负极性标志位，其中高电平表示负极性，低电平表示正极性；
3、基带码发生器VHDL程序
利用硬件描述语言VHDL编写的基带码发生器程序代码如下所示：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity HS_UJDM is
Port (clk : in std_logic;
Start : in std_logic;
dat : in std_logic_vector(15 downto 0);
NRZ : out std_logic;
DRZ : out std_logic;
SRZ : out std_logic_vector(1 downto 0);
AMI : out std_logic_vector(1 downto 0);
CFM : out std_logic;
CMI : out std_logic;
FXM : out std_logic);
end HS_UJDM;
architecture Behavioral of HS_UJDM is
begin
process(clk,start)
variable latch_dat : std_logic_vector(15 downto 0);
variable latch_sig : std_logic;
variable latch_cfm : std_logic;
variable latch_cnt : std_logic;
variable count_fri : integer range 0 to 4;
variable count_mov : integer range 0 to 16;
begin
if start='0' then latch_cnt:='0';
latch_cfm:='0'; latch_sig:='0';
count_fri:=3;count_mov:=16;
latch_dat:="0000000000000000";
elsif rising_edge(clk) then count_fri:=count_fri+1;
if count_fri=4 then count_fri:=0;
if count_mov<16 then count_mov:=count_mov+1;
latch_sig:=latch_dat(15);
latch_dat:=latch_dat(14 downto 0)&'0';
else latch_dat:=dat;count_mov:=0;
latch_cfm:='0';latch_sig:='0';latch_cnt:='0';
end if;
if latch_sig='1' then latch_cfm:=not(latch_cfm);
end if;
end if;
if count_fri<2 then latch_cnt:='1';
else latch_cnt:='0';
end if;
end if;
NRZ<=latch_sig;
DRZ<=latch_sig and latch_cnt;
SRZ(0)<=latch_cnt;
SRZ(1)<=not(latch_sig);
AMI(0)<=latch_sig and latch_cnt;
AMI(1)<=not(latch_cfm);
CFM<=latch_cfm;
FXM<=latch_cnt xnor latch_sig;
if latch_sig='1' then CMI<=latch_cfm;
else CMI<=not(latch_cnt);
end if;
end process;
end Behavioral;
4、仿真结果
各种编码波形的仿真记过如图八所示：
图八仿真结果
五、结论
基带码型的应用在通信系统中的应用非常重要，且各种码型的编译码的实现首当其冲。

本报告中利用硬件描述语言VHDL实现了基带信号的编码，通过仿真表明所设计的系统及编写的程序的正确性。

而且FPGA在近几年的发展也日趋广泛，在数字系统的设计中起着非常重要的作用，本报告中采用FPGA实现就是为了通过编程使硬件系统易于实现。

由于是基于FPGA平台设计，所以本报告中只设计了系统的数字部分，在模拟部分还需继续完善。