SignalTapⅡ使用步骤整理

SignalTapⅡ使⽤步骤整理调试FPGA是⼀个⽐较艰巨的任务，设计越是复杂，则在验证设计上所花的时间和⾦钱就越
多。

为了能让产品尽快地占领市场，我们必须尽可能地减少验证时间。

此时，验证⼯具的优势就体现出来了。

Altera 的SignalTap II逻辑分析仪是Altera StratixII、Stratix、Stratix GX、Cyclone、Cyclone II、APEX II、APEX 20KE、APEX 20KC、APEX 20K、Excalibur、Mercury等系列FPGA的在线、⽚内信号分析⼯具。

与硬件逻辑分析仪相⽐，SignalTap具有成本低廉、使⽤⽅便、灵活性⼤等特点，对于FPGA设计开发⼈员来说，⽆疑是⼀个好的帮⼿。

下⾯以分频为例简述SignalTap Ⅱ的使⽤步骤。

1.检查编译程序，确认没有错误。

2.创建⼀个新的.stp⽂件
在File菜单中选择New，在弹出的界⾯中选择Other Files⼀栏，再选择SignalTap II File，
点击OK，出来如下试图：
3.选择硬件，分配管脚
所⽤开发板为CycloneⅣEP4CE6E22C8
管脚分配：50M时钟接系统时钟，管脚23；输出100hz接led1,管脚87；复位键接独⽴按键
key1，管脚88。

（分配管脚可以在编译之前分配）
SignalTap Ⅱ中选择硬件，如图：
4.添加.sof⽂件
5.添加采样时钟。

⼀般采样时钟选取⽐待测信号⼤得多的时钟信号，系统时钟为50M，⾜够⽤了。

添加时钟
最后点OK
6.设置采样深度。

就是选择采样的个数，采样个数越多，呈现出的波形的细节会更多，但同样占⽤资源也会增多。

7.添加观测节点
选择完成点OK
为⽅便显⽰观察的变量，可以改变变量的显⽰进制，在变量名右键，最下⾯Bus Display
Format,Unsigned Decimal,改为⼗进制显⽰
8.保存stp⽂件，重新编译，将⽂件下载⾄开发板
先选择开始采样的位置，以本程序为例，CLK_100Hz_out右键，选择上升沿，这样，在上升沿到来时开始采样
1处为⾃动运⾏，单击后全都选择OK，会将程序重新编译，编译完成后单击2处下载，下载完成后点击1，即可观察
9.观察结果。