capture原理图绘制规范及元器件建库规范

capture原理图绘制规范及元器件建库规范
XXX 有限公司
目录
第一部分绘制电路原理图规范 (3)
1.目的。

(3)
2.范围。

(3)
3.原理图绘制总体要求。

(3)
4.原理图格式及命名要求。

(3)
4.1原理图命名要求。

(3)
4.2图框和图纸要求。

(3)
4.2.1图纸尺寸要求。

(3)
4.2.2图纸的背景颜色要求。

(4)
4.2.3图框的标题栏要求。

(4)
4.3理图的输出。

(5)
4.4理图栅格的设置。

(5)
5.原理图页绘制要求。

(5)
5.1注释要求。

(5)
5.2信号的命名和绘制要求。

(5)
5.3基本元器件的规范化图形。

(6)
5.4电源、地的命名要求、规范化图形及注意事项 (9)
5.5时钟信号的命名要求。

(10)
5.6差分信号的命名要求。

(10)
5.7分页原理图的连接方法和要求。

(10)
5.8元器件索引号要求。

(11)
第二部分元器件原理图建库规范 (12)
1.目的。

(12)
2.范围。

(12)
3.管理建议。

(12)
4.CADENCE元器件建库步骤和要求。

(12)
4.1 CADENCE元器件原理图库器件模型的建造总体要求。

(12)
4.2 CADENCE元器件建库步骤和具体要求。

(12)
4.2.1 N ew Part Proterties 的设置。

(12)
4.2.2对添加管脚时管脚的命名，TYPE等设置的具体方法与要求。

(14)
5.元器件库的分类。

(16)
5.1分类的基本要求。

(16)
5.2划分规则。

(16)
附录A 管脚命名形式： (19)
第一部分绘制电路原理图规范
1.目的。

为统一硬件工程师绘制原理图，增加电路原理图的可读性，特制定本要求。

2.范围。

本标准规定了在CAPTUREV10.0以上平台上原理图的设计方法。

本标准适用于西安瑞吉通讯设备有限公司在CAPTURE平台上的原理图绘制。

3.原理图绘制总体要求。

1、要求创建文件为ＯrCAD Capture CIS。

2、硬件电路绘制所需的元器件均需使用EDA设计组提供的元器件库，建议使用CADENCE 网络工作方式。

3、为增加原理图的可读性，方便后续审核、入库、调用以及方便各位员工的学习，如若原理图分页绘制，要求页连接端口的一致性。

4.原理图格式及命名要求。

4.1原理图命名要求。

1、原理图PROJECT（.OPJ）文件的命名要求：以电路板名称代号和版本号命名，如ALMBV101
2、原理图project各个schematic文件的命名要求：如果有做根层次图，根层次电路描述了该电路板的总体结构，因此命名为block diagram，层次电路描述了该电路所完成的功能，建议按照所完成的功能进行命名，以下为常见的功能模块命名建议：
4.2图框和图纸要求。

4.2.1图纸尺寸要求。

在软件平台中打开原理图设计后，从工具栏中OPTIONS－Schematic Page Properties 中，选择图纸大小：
1、如果是独立绘图，图纸大小由实际情况而定，不做任何要求。

2、如果是合作绘图，要求对图纸大小设置为A2或C，如下图。

4.2.2图纸的背景颜色要求。

请使用白色背景即默认背景颜色。

4.2.3图框的标题栏要求。

原理图图框使用《硬件设计控制规定》文件中规定的标准图框。

标题栏放置在图纸的
右下角，标题栏中要求填写原理图名称、绘图人、审核人、日期及页码页数的填写，要求完整且放置均匀。

标题栏字体要求用2号、仿宋体。

4.3理图的输出。

输出原理图统一使用A2或C纸（独立绘图不做要求），页面设置为横向。

4.4理图栅格的设置。

在OPTION—>Preference中子菜单下设置为1，并且选中Pointer snap to grid ，即OrCAD的默认设置，如图所示：
5.原理图页绘制要求。

5.1注释要求。

如在绘图中标有注释，要求将注释文字用虚框包围，可用虚箭头指向注释要说明的电路方框图或某一部分电路图。

5.2信号的命名和绘制要求。

1、信号必须命名，其的命名方式应该明了，可读性强，对于总线信号建议应该高位在前，低位在后。

如：D[15..0] 表示16位地址，D15到D0。

2、命名必须以字母开头，最好是全由字母组成。

3、字母不分大小写，建议写成大写，避免使用软件系统的关键字。

4、如果网名描述时需要增加后缀进行说明，请您使用下划线“_”，而不要使用中划线“-”，或是反斜线“/”等，因为在EDA设计用的ALLEGRO会认为这些符号非法，网名不能超过31个字符。

5、总线与器件数据信号连接必须使用Bus Entry,否则在电气关系上是不成立的。

5.3基本元器件的规范化图形。

1
2
3
4
5
6、继电器
7、二极管类
8
9
10
156
48
变压器
5.4电源、地的命名要求、规范化图形及注意事项
1、电源、地的命名和规范化图形
建议电源使用
图标，方便修理人员查找
标 号
含 义
图 标
GND 数字地
GNDA 模拟地
GNDE
保护地或静电防护
其他地名称统一标识为实际的地的名称。

2、注意事项
如果需要使用符号，请注意使用的“SYMBOL ”的“NAME ”是否与设计中的网络名相同，如果不同，在生成网表时会产生两个网络名。

例如通常我们放置的“GND ”符号都是
标 号
含 义
VCC 数字正5 伏（通常芯片上的电源）
VCCA 模拟正5 伏（通常运算放大器附近的电源） VCCN 第N 组专用正5 伏 +48V 正48 伏 +12V 正12 伏 +5V 正5 伏 +3V3 正3.3V +2V5 正2.5V +1V8 正1.8V -5V 负5 伏 -12V 负12 伏 -48V
负48 伏
而实际这个符号的“NAME”可能是“GND”也可能是“GND_POWER”、,而系统通常默认的都是“GND_POWER”。

如果设计中没有将“GND”与“GND_POWER”连接在一起，网表中就会出现“GND”、“GND_POWER”两个网名，很显然不同的网名在EDA设计时是不能被连接在一起的。

对于有可焊接管脚的金属壳体器件，如：复位按钮、拨码开关、连接器等，在原理图中应该明确表示金属壳体是接哪一种地，如：工作地，还是接ESD防护及屏蔽地。

CMOS电路的不用的输入端不能悬空。

5.5时钟信号的命名要求。

鉴于时钟信号在EDA设计中的特殊性与重要性，建议时钟信号命名时末尾应为“CLK”或KHZ、MHZ、GHZ等字符，以便于PCB布线和检查。

5.6差分信号的命名要求。

在ALLEGRO软件中支持差分对信号布线，为了保证差分信号布线的质量，提高布线效率,要求绘图者一定要按要求命名差分信号。

差分信号命名时除了符合一般网名的命名规则以外，重要的是在信号名称的末尾以“_X”和“_Y”结束，或是用“_P”和“_N”结束。

建议绘图者在一个绘图中保持绘图风格的统一，尽量使用一种命名方式。

5.7分页原理图的连接方法和要求。

在各个页面电路中，要求页面之间的连接必须用Portboth。

择Place-Hierarchical Port或按按钮，屏幕上会出现
选择合适的页面之间的电路端口符号，其列表中包括八中符号名称和相应的符号。

这些符号包含四组，其中
PORTBOTH符号左右均是箭头，表示该端口为双向信号端
PORTLEFT符号左向箭头，表示该端口为输出信号
PORTNO 符号无箭头，表示该端口属性为PASSIVE
PORTRIGHT符号右向箭头，表示该端口为输入信号
每个符号名称后带有L或R字符，分别表示端口符号名称位于端口的左侧还是右侧，要求绘图者按实际情况选择合适的符号。

Name 指定端口符号上的名称，要求不同页面的连接端口命名相同，为达到电气网络连接。

5.8元器件索引号要求。

在绘制原理图时，器件索引号由电路板上元器件的序号决定，若电路板上无标号，则可自行定义。

第二部分元器件原理图建库规范
1.目的。

对绘图者在CaptureV10.0平台上建立元器件原理图符合进行规范要求，增加电路图的可读性及确保库资源共享。

2.范围。

本标准规定了在CaptureV10.0平台上元器件原理图符号建库规范。

本标准适用于公司在CaptureV10.0平台上的元器件原理图符号建库和审核。

3.管理建议。

1、由绘图人员来负责Cadence元器件原理图模型的建立和该元器件资料的查询。

2、由EDA元器件库维护人员负责Cadence元器件原理图符号模型的审核。

3、由EDA元器件库维护人员负责将审核通过的元器件原理图符号模型分类加入到Cadence元器件原理图符号库中，如果元器件并不符合已有的库类别，将其加入其它类中。

4.CADENCE元器件建库步骤和要求。

4.1 CADENCE元器件原理图库器件模型的建造总体要求。

库模型根据实际情况权衡制作，遵循的一个原则是通俗易懂。

以下提出几点约定须共同遵守：
1、只要元器件上有的管脚，图形库都应体现出来，不允许使用隐含管脚的方式（包括未使用的管脚）。

2、对IC器件，在空间允许的情况下尽量做成矩形或方形；对于管脚的安排，可根据功能模块和管脚号的顺序综合考虑管脚的排列，原则输入放置在左边，输出放置在右边，电源放置在上边，地放置在下面。

3、对连接器、插针等有2列的接插件，管脚号的命名顺序应该和板片中的命名保持一致。

4、对于CPLD/FPGA器件，做成矩形或方形；对于管脚的安排，原则上要求按照管脚顺序号进行排列。

5、对电阻、电容、电感、二极管、发光二极管、三极管、保险丝、过压保护器、复位开关、电池等分立器件及小封装器件，图形使用常见的简易图形表示。

4.2 CADENCE元器件建库步骤和具体要求。

4.2.1 N e w Part Proterties 的设置。

当需要添加一个新的元器件库的时候，首先我们会在capturev10.0中遇到下面这个New Part Properties窗口：
1、在“name”中填写器件的名称，要求直接标注芯片型号，如果板片表面型号是其marking形式而不是其型号，要求标明“型号-板片号”，例如：PMBT2222-1PF；如果没有查
找出其型号，则标明其封装形式，如表示为：“SOT-23”，在Part Reference中填写其板片号。

2、在“Part Reference”栏填写新建元器件的元器件序号前缀，具体填写由电路板上的索引号决定，如果电路板上没有索引号，则要求如下：
元器件类别Part Reference 备注
无源元件电阻R R esistor
电阻排RP R esistor Array
电阻网络RN R esistor N etwork
电容 C C apacitor
电容网络CN C apacitor N etwork
电感L I nductor
电感网络LN I nductor N etwork 分立元器件各类二极管 D D iode
各类三极管Q Audion
扬声器SP SP eaker
光耦OC O ptically C oupled
F F use
开关和保护器各类保险（包括保险丝、
保险管）
保护器P P rotect
各类开关SW S witch 连接器电话以太网连接器RJ
射频连接器RC R adio C onnecter
插座、插针J J ACK
D-SUB连接器DB D-SU B
其他各类连接器CON Con necter 变压器变压器T T ransformer 晶振类各类晶振、晶体Y oscillator
继电器继电器K relay
各类集成电路各类IC器件U
格式及符号(可以省略)板极准标RJB R ui J i B iao 各类测试点（接地点）TP T est P oint 短路铜皮SB S hort B ridge
3、在“PCB footprint”中，可以填写该器件的封装名称，也可以不填，如果以后想填写，在库中其元件内，选择Option—Package Properties。

4、“Package type”中“homogeneous”表示复合元件中每一部分元件图相同；“heterogeneous”表示复合元件中每一部分元件图不相同。

5、“Part numbering”中“alphabetic”表示复合元件中每一部分采用字母编号；“numeric”表示复合元件中每一部分元件采用数字编号，我们采用字母编号。

4.2.2对添加管脚时管脚的命名，TYPE等设置的具体方法与要求。

添加管脚时，会出现下面窗口：
1、首先添加“name”，即管脚的名字，管脚的命名总的来说应该简洁明了，可读性强。

要求以器件datasheet.pdf为准，以绘图时便于提示管脚功能为宜，命名最好能反映出该信号的含义，而不仅仅是简单的字母或数字，管脚名要求统一采用大写字母，下面是对电源、地、差分信号、低电平有效信号以及常用信号的管脚命名规定：
a.对电源命名:
+5V电源电源名称标识为“VCC”
+3.3V电源电源名称标识为“+3V3”
-5V电源电源名称标识为“VEE”
其他电源名称统一标识为“+/-XVY（d）”形式，其中“+/-”表示电源正/负，X表示电源电压整数部分，Y表示电源电压小数部分，“V”代表小数点，单位默认为伏特。

例如+1.8V，电源名称标识为“+1V8”。

如果是模拟电源，则在上述对应的命名后增加A符号，如+3.3V模拟电源，则命名为VDD3A，例如：
类型命名规范
-48V -48V
-12V -12V
5V VCC
-5V VEE
3.3V +3V3
2.5V +2V5
1.8V +1V8
3.3V A(模拟) +3V3A
2.5V A(模拟) +2V5A
5V A(模拟) VCCA
地的命名：
类型命名规范
数字地GND
模拟地AGND
静电防护与屏蔽地EGND
b.对差分信号的命名要求：差分信号命名时除了符合器件手册的命名规则以外，还有注意在信号名称的末尾以“X”和“Y”或是“P”和“N”结束，如DP/DN、DX/DY，不允许以“*A”“*B”结尾。

c.对于低电平有效的信号，例如：“”，设置时需要在每一个字母后加反斜线，表示为R\E\S\E\T
d.对于功能相同的管脚，因为软件不支持管脚名称相同，因此规定命名时在名称的末尾增加序号，如NC1/NC2（POWER类型的管脚除外）。

管脚命名规范由其器件的datasheet决定。

2、“number”中应该正确填写管脚的序号。

3、在“shape”中选择相应的引脚形式：
clock 为时钟脉冲式管脚。

Dot 为反相式管脚。

dot-clock 为反相脉冲式管脚。

line 一般管脚，形状为0.3英寸直线。

Short 短管脚，形状为0.1英寸直线。

zero length 无线管脚，没有任何线段。

规定按器件手册放置shape，一般管脚采用line方式，没有使用的管脚采用short方式。

4、在“type”中选择相应的引脚类型：
state 三态式管脚。

bi-directional 双向式管脚。

Input 输入式管脚。

open collector 开集极式输出管脚。

open emitter 开射极式输出管脚。

Output 输出式管脚。

Passive 被动式管脚。

Power 电源管脚。

为了便于仿真分析，管脚电气类型必须按元器件资料规定设定。

二端无源和有源元件以及连接器类别设定为Passive，电源和地类型设定为Power ，IC和其它元器件其类别根据器件datasheet中进行设置。

5、“width”中定义管脚的粗细。

scalar 一般信号管脚。

Bus 总线管脚。

5.元器件库的分类。

为了帮助使用者快速找到所需用到的原理图库，并找到元器件资料，将元器件进行分类。

5.1分类的基本要求。

建立EDA系统用元件库时应根据元器件的功能类别进行分类建库，以便于检索。

5.2划分规则。

1、根据功能类别将元器件划分成十六大类，如下描述：
a.无源元件，包括电阻、电阻网络、电阻排、电容、电感、电位器等
b.连接器，包括同轴电缆连接器、DB连接器、扁平电缆连接器、欧式连接器、RJ类连接器、插座、插针
c.晶振类，包括普通晶振、压控晶振等各类晶体及晶体振荡器
d.分立元器件，包括各类二极管、三极管、扬声器
e.开关和保护器件，包括各种开关、保险电阻、保险丝、半导体保护器件
f.可编程逻辑器件，包括CPLD/FPGA以及相应的配置PROM
g.微处理及存贮器件，包括各种CPU以及ROM/FLASH/RAM/DRAM/SRAM
h.电源模块，包括DC-DC变换器件、热插拔控制器件、AC-DC变换器件、DC-AC变换器件
i.标准逻辑器件，包括74系列器件
j.光电器件，包括光电转换模块
k.接口器件，包括接口收发器件、时钟发生器件、驱动器件
l.集成电路，按不同的厂家进行划分，如PMC公司、BROADCOM公司等
m.变压器，包括电源变压器、通讯变压器或模块
n.模拟器件，包括运算放大器、厚薄膜电路等
o.其他器件，包括继电器等
2、各大类所包含元器件内容及子类划分。

各类电阻、电容、电感归入无源元件库。

无源元件库根据下表划分子类。

各类连接器归入到连接器库。

连接器库按下表划分子类
各类二极管、二极管排、晶体管，光耦和IGBT(Insulated Gate Bipolar Transistor绝缘栅双极性晶体管)、扬声器等有源元件归入分立器件库。

分立元器件库按下表划分子类。

各种开关、保险电阻、半导体保护器划入开关和保护器件库。

开关和保护器件库根据下表进行划分子类。

CPLD和FPGA以及相应的配置PROM划入可编程器件库。

可编程逻辑器件库如下表按厂家划分成子类。

各类ROM、RAM、FIFO等存贮器以及各类通用处理器以及相关的芯片组划入处理器及存贮器件库。

处理器及存贮器件库按下表划分子类。

abt、act 、ls、hc 、hct等各类工艺的标准逻辑电路均划入标准逻辑器件库。

标准逻辑器件库划分成以下五个子类
各类光收发模块或单独的发射、单独的收发模块划入光电器件库。

光电器件库不再划分子类。

模拟和数字混合信号类器件、时钟发生器件、线路驱动器件、线路收发器件、数据时钟恢复器件、时钟BUF、锁相环、数模转换器划入接口器件库。

接口器件库划分成下表两个子类。

各类电源变压器、通信用变压器划入变压器库。

变压器库不再划分子类。

各类通用运算放大器、厚薄膜电路、采样和比较器、电压电流参考源划入模拟电路库。

模拟电路库按下表划分子类。

对于准标、测试点、短路铜皮以及在原理图中没有电气性能连接的结构件划入格式符合及其他库。

格式符合及其他库按下表划分成四个子类。

对于上述规定中没有提到的元器件和继电器划入其他库。

其他库不再划分子类。

附录A 管脚命名形式：。