范文4.3常用组合逻辑电路(3线—8线译码器138)
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
内容回忆
• 编码： 将输入的每个高/低电平信号变成一个对应的二 进制代码
最新.
1
选通输入端 S'
I '7
I '6
I '5
状态信号 I '4
输入端
I '3
〔低电平有效〕 I '2
I '1
I '0
YS'
YE' X
最新.
74HC148
Y ' S 选通输出端
Y '2 代码输出端 Y '1 Y '0 〔低电平有效〕 Y'EX 扩展端
最新.
16
例1：利用74HC138设计一个多输出的组合逻辑电 路，输出逻辑函数式为：
Z1 AC ' A'BC AB'C Z2 BC A'B'C Z3 A'B AB'C Z4 A'BC ' B'C ' ABC
最新.
17
解：先将要输出的逻辑函数化成最小项之和的形式， 即
Z1ACABCABCm3m4m5m6 Z2 BCABCm1m3m7 Z3 ABABCm2m3m5 Z4 ABCBCABC m0m2m4m7
S2'S3'0时
Yi'(S1mi)'
最新.
12
• 利用附加控制端进展扩展 • 例：用74HC138〔3线—8线译码器〕 • 构成 4线—16线译码器
最新.
13
D3=0
Zi' mi'
最新.
D3=1
14
二、二-十进制译码器 二-十进制译码器的逻辑功能是将输入的BCD代 码译成10个高、低电平输出信号。
由于74HC138的输出为 Y i(A 2 ,A 1 ,A 0 ) m i (i 0 ~ 7 )
那么用
74HC138 实现的电 路如图
最新.
19
【例2】设计一个用3个开关控制灯的逻辑电路， 要求任一个开关都能控制灯的由亮到灭或由灭 到亮。要求用74HC138和必要的门电路实现。
最新.
20
A
B
C
0
A
0
m1
Y2
A
' 2
A
1
A
' 0
m2
...
Y7 A2A1A0 m 7
用二极管与门阵列组成的3 线－8线译码器
最新.
6
附加 控制端
集成译码器实例：74HC138
低电平 输出
最新.
7
S S 1 S 2 S 3 S 1 (S 2 ' S 3 ')'
最新.
8
集成译码器实例：74HC138
附加 控制端
最新.
25
1
A
0
二进制代码
3线－8线译码器
Y
0
Y1 Y2 Y3 Y4 Y5 Y
6
Y
7
上下电平信号
最新.
4
3位二进制译码器真值表
Y0
A
' 2
A
' 10
Y1
A
' 2
A
' 1
A
0
m1
Y2
A
' 2
A
1
A
' 0
m2
...
Y7 A2A1A0 m 7
最新.
5
Y0
A
' 2
A
' 1
A
' 0
m0
Y1
A
' 2
A
' 1
2
4.3.2 译码器
译码器的逻辑功能是将每个输入的 二进制代码译成对应的输出高、低电平 信号。
译码器
二进制译码器 二－十进制译码器
显示译码器
最新.
3
一、二进制译码器
二进制译码
器有n个输入 端(即n位二进
制码)，2n个 输出线。
常见的译码 器有2—4译码 器、3—8译码 器和4—16译
码器。
A2 A
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Ym 1m 2m 4m 7
Y
0 1 m1 1 m2 0 1 m4
0 0 1 m7
最新.
21
Y (A ,B ,C )m 1m 2m 4m 7 (m 1'm2'm4'm 7')'
Y
&
(Y'1Y'2Y'4Y'7)'
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Yi' (S mi)'
S 1时 Yi' m i'
低电平 输出
S 0时,输出为1。 全
最新.
9
S2' S3'
74HC138的功能表：
Y 7 ' Y 6 ' Y 5 ' Y 4 ' Y 3 ' Y 2 ' Y 1 ' Y 0 '
当附加控 S1＝ 制 0或 端 S2＋S3＝ 1时，译码器 禁止工作，输 最新全 . 出部 端为 状高 态电平 10 。
如74HC42
Y im i (i0~9 )
最新.
15
四、 用译码器设计组合逻辑电路
中规模集成电路是为了实现专门的逻 辑功能而设计，但是通过适当的连接， 可以实现一般的逻辑功能。
用中规模集成电路设计逻辑电路，可 以减少连线、提高可靠性。
任何一个逻辑函数都可以表示成最小 项和的形式，而3-8译码器的输出对应于 不同的最小项，因此，可用3-8译码器方 便的实现任意3三变量逻辑函数。
1、首先将逻辑函数表示成最小项和的形式。
2、将逻辑函数表示成3-8译码器的输出 信号的形式。
3、画出电路图，注意译码器的片选端的 连接。
最新.
24
小结： 掌握译码器74HC138的功能
Y i' (Sm i)' 其 S S 中 1 (S 2 ' S 3 ')'
S1时 Yi' mi'
作业： P212 4.12
将要实现的输出逻辑函数的最小项之和的形式两次 取反，即
Z1((m3m4m5m6))(m3m4m5m6) Z2 ((m1m3m7))(m1m3m7) Z3 ((m2m3m5))(m2 m3m5) Z4((m0m2m4m最7新).)(m0m2m4m7) 18
Z1((m3m4m5m6))(m3m4m5m6) Z2 ((m1m3m7))(m1m3m7) Z3 ((m2m3m5))(m2 m3m5) Z4 ((m0m2m4m7))(m0 m2 m4 m7)
EWB仿真
74HC138 A2 A1 A0 S1 S 2 S 3
ABC 1
最新.
22
例3 试利用3线－8线译码器74HC138及与非门实现
全减器，设A为被减数，B为减数，CI为来自低位的 借位，D为差，CO为向高位的借位。
00
11
11
01
10 00
00
11
最新.
23
用译码器设计组合逻辑电路
步骤：
S2' S3'
74HC138的功能表：
Y 7 ' Y 6 ' Y 5 ' Y 4 ' Y 3 ' Y 2 ' Y 1 ' Y 0 '
当S1＝1，且S2＋ S3＝0时，译码器处于工作状态
最新.
11
74HC138可用作数据分配器
D
·
Y i' (S m i) '(S 1 (S 2 ' S 3 ')m i ')'
• 编码： 将输入的每个高/低电平信号变成一个对应的二 进制代码
最新.
1
选通输入端 S'
I '7
I '6
I '5
状态信号 I '4
输入端
I '3
〔低电平有效〕 I '2
I '1
I '0
YS'
YE' X
最新.
74HC148
Y ' S 选通输出端
Y '2 代码输出端 Y '1 Y '0 〔低电平有效〕 Y'EX 扩展端
最新.
16
例1：利用74HC138设计一个多输出的组合逻辑电 路，输出逻辑函数式为：
Z1 AC ' A'BC AB'C Z2 BC A'B'C Z3 A'B AB'C Z4 A'BC ' B'C ' ABC
最新.
17
解：先将要输出的逻辑函数化成最小项之和的形式， 即
Z1ACABCABCm3m4m5m6 Z2 BCABCm1m3m7 Z3 ABABCm2m3m5 Z4 ABCBCABC m0m2m4m7
S2'S3'0时
Yi'(S1mi)'
最新.
12
• 利用附加控制端进展扩展 • 例：用74HC138〔3线—8线译码器〕 • 构成 4线—16线译码器
最新.
13
D3=0
Zi' mi'
最新.
D3=1
14
二、二-十进制译码器 二-十进制译码器的逻辑功能是将输入的BCD代 码译成10个高、低电平输出信号。
由于74HC138的输出为 Y i(A 2 ,A 1 ,A 0 ) m i (i 0 ~ 7 )
那么用
74HC138 实现的电 路如图
最新.
19
【例2】设计一个用3个开关控制灯的逻辑电路， 要求任一个开关都能控制灯的由亮到灭或由灭 到亮。要求用74HC138和必要的门电路实现。
最新.
20
A
B
C
0
A
0
m1
Y2
A
' 2
A
1
A
' 0
m2
...
Y7 A2A1A0 m 7
用二极管与门阵列组成的3 线－8线译码器
最新.
6
附加 控制端
集成译码器实例：74HC138
低电平 输出
最新.
7
S S 1 S 2 S 3 S 1 (S 2 ' S 3 ')'
最新.
8
集成译码器实例：74HC138
附加 控制端
最新.
25
1
A
0
二进制代码
3线－8线译码器
Y
0
Y1 Y2 Y3 Y4 Y5 Y
6
Y
7
上下电平信号
最新.
4
3位二进制译码器真值表
Y0
A
' 2
A
' 10
Y1
A
' 2
A
' 1
A
0
m1
Y2
A
' 2
A
1
A
' 0
m2
...
Y7 A2A1A0 m 7
最新.
5
Y0
A
' 2
A
' 1
A
' 0
m0
Y1
A
' 2
A
' 1
2
4.3.2 译码器
译码器的逻辑功能是将每个输入的 二进制代码译成对应的输出高、低电平 信号。
译码器
二进制译码器 二－十进制译码器
显示译码器
最新.
3
一、二进制译码器
二进制译码
器有n个输入 端(即n位二进
制码)，2n个 输出线。
常见的译码 器有2—4译码 器、3—8译码 器和4—16译
码器。
A2 A
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Ym 1m 2m 4m 7
Y
0 1 m1 1 m2 0 1 m4
0 0 1 m7
最新.
21
Y (A ,B ,C )m 1m 2m 4m 7 (m 1'm2'm4'm 7')'
Y
&
(Y'1Y'2Y'4Y'7)'
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Yi' (S mi)'
S 1时 Yi' m i'
低电平 输出
S 0时,输出为1。 全
最新.
9
S2' S3'
74HC138的功能表：
Y 7 ' Y 6 ' Y 5 ' Y 4 ' Y 3 ' Y 2 ' Y 1 ' Y 0 '
当附加控 S1＝ 制 0或 端 S2＋S3＝ 1时，译码器 禁止工作，输 最新全 . 出部 端为 状高 态电平 10 。
如74HC42
Y im i (i0~9 )
最新.
15
四、 用译码器设计组合逻辑电路
中规模集成电路是为了实现专门的逻 辑功能而设计，但是通过适当的连接， 可以实现一般的逻辑功能。
用中规模集成电路设计逻辑电路，可 以减少连线、提高可靠性。
任何一个逻辑函数都可以表示成最小 项和的形式，而3-8译码器的输出对应于 不同的最小项，因此，可用3-8译码器方 便的实现任意3三变量逻辑函数。
1、首先将逻辑函数表示成最小项和的形式。
2、将逻辑函数表示成3-8译码器的输出 信号的形式。
3、画出电路图，注意译码器的片选端的 连接。
最新.
24
小结： 掌握译码器74HC138的功能
Y i' (Sm i)' 其 S S 中 1 (S 2 ' S 3 ')'
S1时 Yi' mi'
作业： P212 4.12
将要实现的输出逻辑函数的最小项之和的形式两次 取反，即
Z1((m3m4m5m6))(m3m4m5m6) Z2 ((m1m3m7))(m1m3m7) Z3 ((m2m3m5))(m2 m3m5) Z4((m0m2m4m最7新).)(m0m2m4m7) 18
Z1((m3m4m5m6))(m3m4m5m6) Z2 ((m1m3m7))(m1m3m7) Z3 ((m2m3m5))(m2 m3m5) Z4 ((m0m2m4m7))(m0 m2 m4 m7)
EWB仿真
74HC138 A2 A1 A0 S1 S 2 S 3
ABC 1
最新.
22
例3 试利用3线－8线译码器74HC138及与非门实现
全减器，设A为被减数，B为减数，CI为来自低位的 借位，D为差，CO为向高位的借位。
00
11
11
01
10 00
00
11
最新.
23
用译码器设计组合逻辑电路
步骤：
S2' S3'
74HC138的功能表：
Y 7 ' Y 6 ' Y 5 ' Y 4 ' Y 3 ' Y 2 ' Y 1 ' Y 0 '
当S1＝1，且S2＋ S3＝0时，译码器处于工作状态
最新.
11
74HC138可用作数据分配器
D
·
Y i' (S m i) '(S 1 (S 2 ' S 3 ')m i ')'