三相锁相环研究

三相同步锁相环研究
1 三相同步锁相环的硬件方案概述
传统锁相环一般采用过零比较方式，其结构如图1所示。

图 1 过零比较方式的锁相环结构框图
该硬件锁相环采用过零比较将输入电压转换为方波，送锁相环芯片，得到电压的相位信息。

若要得到一个同相位的标准信号，可将信号信息存储在EPROM、FLASH 等存储芯片中，利用相位信息读出其中数据，经D/A变换即可。

这种方案原理和结构都比较简单，在工程上得到了大量的应用。

但采用这种方法时，因为电网电压每个周期只有两个过零点，这就限制了锁相环的锁相速度，而且电网电压本身的畸变以及检测电路中的各种干扰信号使得难以检测过零点，会导致锁相环输出信号产生振荡。

为了避免检测过零点带来的问题，可以利用基于低通滤波器的锁相方法，其原理如图2所示。

三相电网电压从三相静止坐标系转换为两相静止坐标系，利用常见的低通滤波器滤除电网中的谐波干扰，然后对信号进行标么化处理，从而得到电网电压的相位，旋转矩阵R用于补偿滤波器所造成的相位滞后。

图 2 基于低通滤波器的锁相环结构框图
对于这种方法而言，在设计低通滤波器时，需要在系统滤波器的鲁棒性和动态响应之间做出折中的选择，较低的截止频率可以抑制系统谐波对相位检测的干扰，但是也相应的降低了系统的响应速度。

另外，这种方法需求得反三角函数值，计算速度较慢，尤其在系统频率变动和三相电压不平衡时，对畸变电压的抑制作用弱，因此无法正确锁相[1]。

由以上分析可知，上述的两种硬件锁相方法都存在响应慢和对系统频率发生变化、三相电压不平衡比较敏感等问题，不适宜应用于电网畸变严重、动态响应要求高的场合。

2 三相同步锁相环的软件方法介绍
2.1 三相电压对称下同步锁相环的实现方法
三相电压对称时同步锁相环的系统结构如图3所示。

图 3 三相电压对称时锁相环的基本结构
设一个三相对称系统表示如下：
sin()
2
sin()32
sin()
3a b c v V t v V t v V t ωϕωπ
ϕωπϕ=+⎧⎪
⎪
=-+⎨⎪⎪
=++⎩
经过
从a b c --三相到αβ-两相的Clarke 变换和从αβ-两相到d q -两相的Park 变换可得
32sin()111sin()2
22sin()cos()3022
2
sin()3a b c V t v v t C v V t v t v V t αβωϕωϕωπϕωϕωπϕ⎛⎫
+
⎪⎫⎛⎫-
- ⎪⎪+⎛⎫
⎛⎫
⎪ ⎪
==-+=
⎪ ⎪ ⎪
⎪-+⎝⎭⎝⎭
⎪-
⎪⎝⎭
⎝
⎭ ⎪
++ ⎪
⎝⎭
( 1 ) cos()sin()sin()sin()cos()cos()sin()cos()d dq q v v t t t t C v v t t t t t t αβωωωϕωωωωϕωωϕωϕ⋅
'''+-⎛⎫
⎛⎫⎛⎫⎛⎫
⎛⎫=== ⎪ ⎪ ⎪
⎪ ⎪'''--+
-⎝⎭
⎝⎭⎝⎭
⎝⎭⎝⎭+-+ ( 2 ) (2)式中的输出角频率(d dt
θωθ'''=为输出相位），由于完全捕获相位后ω'保持不变，故有t θω''=。

令输入a 相电压相位t θωϕ=+，则(2)式转化为sin()cos()d q v v θθθθ'-⎛⎫
⎛⎫=
⎪ ⎪'--⎝⎭⎝⎭ ( 3 )
将PI 调节器接到d v 端，这样就获得了相位差θθ'-的表达式sin()θθ'-，利用这个偏差就能实现系统的反馈控制，在相位差θ∆较大时，对输入三相电压进行锁相的过程是一非线性过程，可通过负反馈将d v 调节到足够小，也就能使得θ∆达到很小；当相位差θ∆较小时，sin()θθθθ''-≈-，进行锁相的过程可近似
为一线性过程，
d v 的大小代表输入电压相位和输出相位之间的差值，d v 经PI 调节器后可视为误差信号ω∆，
ω∆与一扰动角频率c ω(一般取基波的角频率值，以便在输入掉电的情况下仍能输出基波频率的正弦信号)
相加后得到角频率ω'，该角频率经过一积分环节后得到最终输出相位θ'。

由于该系统是Ⅱ型系统(PI 调节器和受控振荡器各带一积分环节)，故能实现系统无静差地跟踪斜坡信号t θω=，即能使得输出相位θ'无静差地复现输入相位θ，实现相位的完全锁定。

图4为三相电压对称时同步锁相环的Simulink 仿真框图。

图 4 三相电压对称时锁相环的Simulink 框图
上图中最左边的Signal 模块为自封装的可编程三相电源模块，可产生三相对称正弦电压，为了与输出角频率和输出相位作对比，Signal 模块也给出了输入电压的角频率和a 相电压的相位。

在Signal 模块中，可预先设置三相电压的幅值、频率和相位随时间变化的情况，也可加上谐波等干扰信号。

为了验证该锁相环捕获a 相电压相位的能力，将三相对称电压在0.1t s =时发生各种变化，其仿真结果如图5.1-5.6所示。

图 5.1 t=0.1s 时，频率由50Hz 变为
40Hz
0.06
0.080.1
0.120.140.16-1-0.500.51时间 t
输入三相电压
0.06
0.080.1
0.120.140.16
-1-0.500.51时间 t
a 相电压 & 输出电压
0.06
0.08
0.1
0.120.14
0.16
时间 t
a 相相位 & 输出相位
0.06
0.080.1
0.120.140.16
时间 t
相位误差ε
图 5.2 t=0.1s 时，相位超前45°
图 5.3 t=0.1s 时，幅值降为一半
0.06
0.08
0.1
0.120.14
0.16
-1-0.500.51时间 t
输入三相电压
0.06
0.080.1
0.120.140.16
时间 t
a 相电压 & 输出电压
0.06
0.08
0.1
0.12
0.14
0.16
时间 t
a 相相位 & 输出相位
0.06
0.080.1
0.120.140.16
时间 t
相位误差ε
0.06
0.08
0.1
0.120.14
0.16
-1-0.5
00.51时间 t
输入三相电压
0.06
0.080.1
0.120.140.16
时间 t
a 相电压 & 输出电压
0.06
0.08
0.1
0.12
0.14
0.16
时间 t
a 相相位 & 输出相位
0.06
0.080.1
0.120.140.16
时间 t
相位误差ε
0.06
0.08
0.1
0.120.14
0.16
-101时间 t
输入三相电压
0.06
0.08
0.1
0.120.14
0.16
-101时间 t
a 相电压 & 输出电压
图 5.4 t=0.1s 时，电压向上偏移0.2pu
图 5.5 t=0.1s 时，电压中加50%幅值的5次谐波
图 5.6 t=0.1s 时，三相电压开始不对称
0.06
0.080.1
0.120.140.16
时间 t
a 相相位 & 输出相位
0.06
0.080.1
0.120.140.16
时间 t
相位误差ε
0.06
0.08
0.1
0.120.14
0.16
时间 t
输入三相电压
0.06
0.08
0.1
0.120.14
0.16
-101时间 t
a 相电压 & 输出电压
0.06
0.08
0.1
0.120.14
0.16
时间 t
a 相相位 & 输出相位
0.06
0.08
0.1
0.120.14
0.16
-0.4-0.200.20.4时间 t
相位误差ε
0.06
0.08
0.1
0.120.14
0.16
时间 t
输入三相电压
0.06
0.080.1
0.120.140.16
时间 t
a 相电压 & 输出电压
0.06
0.08
0.1
0.120.14
0.16
0246时间 t
a 相相位 & 输出相位
0.06
0.080.1
0.120.140.16
时间 t
相位误差ε
仿真结果表明：当输入电压发生频率突变、相位突变、幅值突变和电压偏移时，该锁相环能够快速、无静差地重新锁相；当输入电压被谐波污染时，该锁相环有一定的滤波能力，而从相位误差图中可以看出，输出相位在实际相位附近作一定幅度徘徊，说明谐波得到了抑制但没有彻底消除；当三相电压变得不对称时，该锁相环捕获相位存在较大振荡，输出相位与实际相位相差较大，达不到锁相的要求。

2.2 三相电压不对称下同步解耦锁相环的实现方法
由于三相负载不平衡、大容量单相负载的使用、不对称故障和非全相运行、非全换位输电线或紧凑型输电线等问题，常常使得三相电网处于不平衡状态，即造成三相电网电压的幅值、相位不对称。

由2.1可知，上面提到的锁相环在三相电压不对称时不能准确的捕获a 相相位，故需要采取别的锁相方法。

为了解决三相电压不对称时的锁相问题，文献[2]提出了基于解耦的锁相环方法。

在三相电网电压不对称时，根据对称分量法，可将电网电压（只考虑基波电压）分解为正序电压分量、负序电压分量和零序电压分量。

即：
00
00sin()sin()sin()22sin()sin()sin()33sin()22sin()sin()33a
b c t t v t v V t V
t V
t v t t t ωϕωϕωϕωϕπωϕπωϕωϕωϕπωϕπ+
-
++
--+-⎛⎫⎛⎫++ ⎪ ⎪⎛⎫+⎛⎫ ⎪
⎪
⎪ ⎪ ⎪ ⎪=+-++-++
⎪ ⎪ ⎪ ⎪ ⎪ ⎪+ ⎪
⎪
⎝⎭
⎝⎭
⎪
⎪
++++ ⎪
⎪
⎝⎭
⎝⎭
( 5 ) 上式中，0V V V +-、、分别为正序、负序、零序基波电压的幅值；0ϕϕϕ+-、、分别为正序、负序、零序基波电压的初始相位。

于是锁相环捕获的相位就为正序电压分量的a 相相位。

式(5)经Clarke 变换可得：
032000sin()sin(),cos()cos()a
b c
v v V t t C v V V v t t V v
αβωϕωϕωϕωϕ++
+-+-
+
--
-
⎛⎫⎧=⎛⎫⎛⎫⎛⎫++⎪ ⎪==+⎨ ⎪ ⎪ ⎪ ⎪-++=
⎝⎭
⎝⎭⎝⎭⎪ ⎪⎩⎝⎭
其中 ( 6 )
再分别经Park 变换和反Park 变换可得：
+00sin()sin()cos()cos()d dq q v v t t C V V v v t t αβωϕθωϕθωϕθωϕθ+
+--
++
-
⎛⎫
''⎛⎫⎛⎫⎛⎫+-++==+ ⎪ ⎪ ⎪ ⎪ ⎪''-+-++⎝⎭⎝⎭
⎝⎭
⎝⎭
( 7 ) 1+00sin()sin()cos()cos()d dq q
v v t t C V V v v t t αβωϕθωϕθωϕθωϕθ--+----
+
⎛⎫''⎛⎫⎛⎫⎛⎫
+-++==+ ⎪ ⎪ ⎪ ⎪ ⎪
''+--++⎝⎭
⎝⎭
⎝⎭⎝⎭
( 8 ) 令t θ
ωϕ+
+
=+、t θ
ωϕ-
-
=+，则(7)式和(8)式变为：
+00sin()sin()cos()cos()d q
v V V v θθθθθθθθ+
+--
+
+
-
⎛⎫''⎛⎫⎛⎫-+=+ ⎪ ⎪ ⎪ ⎪''--+⎝⎭⎝⎭
⎝⎭ ( 9 )
00sin()sin()cos()cos()d q
v V V v θθθθθθθθ--+-+
--
+
⎛⎫''⎛⎫⎛⎫-+=+ ⎪ ⎪ ⎪ ⎪''--+⎝⎭⎝⎭
⎝⎭ ( 10 ) 从式(9)中可以看到d v +中包含我们需要的相位差的表达式s i n ()θθ+
'-，但遗憾的是还含有高频分量
s i n ()θθ'+。

我们希望通过某种途径能将此高频分量除去，只留下前一项。

为此，定义：
+0sin()cos()d
q v V
V v θθθθ+
++
+
+⎛⎫
'⎛⎫- ⎪== ⎪ ⎪'--⎝⎭
⎝⎭ ( 11 ) 0sin()cos()d
q
v V
V v θθθθ-
--
--
-⎛⎫
'⎛⎫- ⎪== ⎪ ⎪'-⎝⎭
⎝⎭
( 12 ) 为了得到V V +-
和，对式(9)和式(10)作解耦分析，得：
sin(2)sin()cos(2)cos()sin(2)cos(2)sin()sin(2)cos()cos(2)cos(2)sin(2)sin(2)cos(2)d q
v V V V V v V
V
θθθθθθθθθθθθθθθθθθθθθθ+
---+-
+
-
+-
--
+
-
⎛⎫''''''⎛⎫⎛⎫-+-+-=+=+ ⎪ ⎪ ⎪ ⎪''''''-+--+-⎝⎭
⎝⎭
⎝⎭
''⎛⎫
=+
⎪''-⎝⎭
( 13 )
sin(2)sin()cos(2)cos()sin(2)cos(2)sin()sin(2)cos()cos(2)cos(2)sin(2)sin(2)cos(2)d q
v V V V V v V
V
θθθθθθθθθθθθθθθθθθθθθθ-+++-
+
-
+
-+
++
-
+
⎛⎫''''''⎛⎫⎛⎫-+-+-=+=+ ⎪ ⎪ ⎪ ⎪''''''--+---⎝⎭
⎝⎭
⎝⎭
''-⎛⎫
=+
⎪''⎝⎭
( 14 ) 于是
cos(2)sin(2)cos(2)sin(2)sin(2)cos(2)sin(2)cos(2)d
f d d q q f q v v v V
V
v v s v ωθθθθθθθθω-
+++
-
+
+
-
⎛⎫
⎛⎫''⎛⎫''⎛⎫
⎛⎫ ⎪=-=-⋅
⎪ ⎪ ⎪ ⎪ ⎪ ⎪'''' ⎪--+⎝
⎭⎝
⎭⎝⎭⎝⎭⎝⎭
( 15 ) cos(2)sin(2)cos(2)sin(2)sin(2)cos(2)sin(2)cos(2)d
f d d q
q
f q
v v v V
V
v v s v ωθθθθθθθθω+
---+
-
-
+
⎛⎫
⎛⎫''⎛⎫''--⎛⎫
⎛⎫ ⎪=-=-⋅
⎪ ⎪ ⎪ ⎪ ⎪ ⎪'''' ⎪+⎝
⎭
⎝
⎭⎝⎭⎝⎭⎝⎭
( 16 ) 式(15)和式(16)即是对式(9)和式(10)的解耦，这样我们就得到了想要的V V +
-
和。

图6展示了解耦网络的结构框图。

图7展示了解耦锁相环的基本结构框图。

图8展示了解耦锁相环的Simulink 框图。

图9.1-9.6展示了输入三相电压变化情况同2.1一致时的仿真结果。

θd
v
q
v d
v v
图 6 解耦网络的结构图
图 7 解耦锁相环的基本结构
图 8 解耦锁相环的Simulink 框图
图 9.1 t=0.1s 时，频率由50Hz 变为40Hz
图 9.2 t=0.1s 时，相位超前45°
0.06
0.080.1
0.120.140.16
-0.50
0.5
时间 t
相位误差ε
0.06
0.080.1
0.120.140.16
时间 t
输入三相电压0.06
0.080.1
0.120.14
0.16
时间 t
a 相电压 & 输出电压
0.06
0.08
0.1
0.120.140.16
时间 t
a 相相位 & 输出相位
0.06
0.080.1
0.120.140.16
时间 t
输入三相电压
0.06
0.080.1
0.120.14
0.16
时间 t
a 相电压 & 输出电压
0.06
0.08
0.1
0.120.140.16时间 t
a 相相位 & 输出相位
0.06
0.080.1
0.120.140.16
-0.500.51时间 t
相位误差ε
0.06
0.080.1
0.120.140.160.18
时间 t
输入三相电压
0.06
0.080.1
0.120.140.16
0.18
时间 t
a 相电压 & 输出电压
图 9.3 t=0.1s 时，幅值降为一半
图 9.4 t=0.1s 时，电压向上偏移0.2pu
图 9.5 t=0.1s 时，电压中加50%幅值的5次谐波
0.06
0.080.1
0.120.140.160.18
时间 t
a 相相位 & 输出相位
0.06
0.080.1
0.120.140.160.18
-0.50
0.5
时间 t
相位误差ε
0.06
0.08
0.1
0.120.140.16
时间 t 输入三相电压
0.06
0.080.10.120.14
0.16
-1
01时间 t a 相电压 & 输出电压
0.06
0.08
0.1
0.120.14
0.16
时间 t
a 相相位 & 输出相位
0.06
0.080.1
0.120.140.16
-0.50
0.5
时间 t
相位误差ε
0.06
0.08
0.1
0.120.140.16
时间 t 输入三相电压
0.06
0.080.1
0.120.140.16
-1
01时间 t
a 相电压 & 输出电压
0.06
0.08
0.1
0.120.140.16
时间 t
a 相相位 & 输出相位
0.06
0.080.1
0.120.140.16
时间 t
相位误差ε
图 9.6 t=0.1s 时，三相电压开始不对称
对比该锁相环（以下简称解耦锁相环）与2.1节提到的锁相环（以下称基本锁相环），可以得到：解耦锁相环不仅适用于输入三相电压不对称的情形，也适用于三相电压对称的情形。

当输入电压发生频率突变、相位突变、幅值突变和电压偏移时，解耦锁相环能够无静差地重新锁相，但捕获相位地速度较慢，动态响应不如基本锁相环；当输入电压被谐波污染时，虽然解耦锁相环也不能彻底消除谐波，但从相位误差图可以看到，振荡幅度要比基本锁相环小的多，滤波能力有较大的增强；当三相电压不对称时，解耦锁相环能够消除误差信号所含的高次谐波，使得锁相环能够无静差地捕获a 相正序相位，成功地解决了基本锁相环不能处理输入三相电压不对称的困难。

参考文献
[ 1 ] 林百娟. 三相电压不平衡条件下锁相环的设计与实现[ D ]. 内蒙古工业大学硕士学位论文. 2009 [ 2 ] Bart Meersman, Jeroen De Kooning, et al. Overview of PLL methods for Distributed Generation units [ J ].
UPEC. 2010, 31( 3 )
0.06
0.08
0.1
0.120.14
0.16
0.18
时间 t
输入三相电压0.06
0.080.1
0.120.140.16
0.18
-2-1
012时间 t
a 相正序电压 & 输出电压
0.06
0.08
0.1
0.120.14
0.16
0.18
时间 t
a 相正序相位 & 输出相位
0.06
0.080.1
0.120.140.160.18
-0.500.51时间 t
相位误差ε。