第八章SOC设计方法学ok(共56张PPT)

共五十六页
• 软核：以硬件描述语言的方式提交，其性能通过
时序模拟进行验证。由于软核不依赖于任何实现 工艺或实现技术具有很大的灵活性。使用者可以 方便地将其映射到自己所使用地工艺上去，可复 用性很强。软核地另一个重要地优点是使用者拥 有全部源代码。使用者可以通过修改源代码，方 便地生成同样功能且有版权的新软核，从而避免 向原有软核地作者(zuòzhě)支付版税。同时聪明的软 核使用者还可以通过增加自己的知识和经验，产 生出远比原始软核广泛得多的新软核。
(四）IP 核的生成及复用
在单个芯片上已经可以集成上千万乃至上亿只晶体管。 芯片变得如此复杂，它实现了以前需要许多块印刷电 路板甚至机架才能完成的功能。在这样高的集成度下， 设计的难度已变得非常高，设计代价事实上主导了芯 片的代价。这不仅要求设计者必须具备系统和芯片两 方面的知识，同时必须充分考虑市场竞争的压力，最 大限度地缩短设计周期。凡事从零做起的思路显然不 能适应这种新情况，而采用(cǎiyòng)前人成功的设计经验 和设计资料是解决这个问题的明智选择。所谓设计重 用实际上包含两个方面的内容：设计资料的重用和如 何生成可被他人重用的设计资料。
杂的系统功能核愈来愈高的产品进入市场的时间要 求不允许芯片设计者一切从零开始，必须借鉴(jièjiàn) 和使用已经成熟的设计为自己的产品开发服务。
VLSI集成电路与系统设计
共五十六页
IP模块 的应用 (mókuài)
全球专用集成电路年销售额 （单位：十亿美元）
16 14 12 10
8 6 4 2 0
第八章 SOC设计(shèjì)方法学
VLSI集成电路与系统设计
共五十六页
片上系统(xìtǒng)SOC的优势
高性能
低功耗
体积小
重量轻
成本低
VLSI集成电路与系统设计
共五十六页
SOC对EDA技术的挑战
• SOC可集成： processors, embedded memories,
programmable logic, and various application-specific circuit components designed by multiple teams for multiple projects. • 芯片规模呈指数(zhǐshù)增长 • 设计复杂性呈指数增长 • 设计领域中挑战与机会并存
第三，这种全新的软硬件协同设计理论将如何确 定最优性原则。显然，延用以往的最优性准则是 不够的。除了芯片设计师们已经熟知的速度、面 积等硬件优化指标外，与软件相关的如代码长度、 资源利用率、稳定性等指标也必须(bìxū)由设计者 认真地加以考虑。
VLSI集成电路与系统设计
共五十六页
• 第四，如何对这样的一个包含软件和硬件的系统 功能进行验证。除了验证所必须的环境之外，确 认设计错误发生的地方和机理(jī lǐ)将是一个不得 不面对的课题。
• 最后，功耗问题。传统的集成电路在功耗的分析 和估计方面已有一套理论和方法。但是，要用这 些现成的理论来分析和估计含有软件和硬件两部 分的SOC将是远远不够的。简单地对一个硬件设计进
行功耗分析是可以的，但是由于软件运行引起的动态 功耗则只能通过软硬件的联合运行才能知道。
VLSI集成电路与系统设计
共五十六页
VLSI集成电路与系统设计
共五十六页
• 其次，是这一全新的设计理论与已有的集成电路设计 理论之间的接口。可以预见，这种全新的设计理论应 该是现有集成电路设计理论的完善，是建筑在现有理 论之上的一个更高层次的设计理论，它与现有理论一 起组成了更为完善的理论体系。在这种假设下，这种 设计理论的输出就应该是现有理论的计方法学的研究所影响的不仅仅是集成电 路领域，事实上由于集成电路的基础作用，它还 会对集成电路以外的领域产生深远的影响。它改 变的也不仅仅是集成电路的设计方法和设计思路， 同时也会对电子整机和系统的发展带来革命性的 变化。随着整机与芯片的日益融合(rónghé)，SOC设
计方法也必然深入到整机的设计当中去，对电子整机 的设计产生积极的影响，同时电子整机的发展也必然
1994 1995 1996 1997 1998 1999 2000
含有IP核 的专用集 成电路
不含IP核 的专用集 成电路
VLSI集成电路与系统设计
共五十六页
（一）SOC设计方法学的主要内容(nèiróng)
• 软/硬件协同设计（Software/Hardware Co-Design） • 具有知识产权的内核（Intellectual Property Core，简
VLSI集成电路与系统设计
共五十六页
• IP核：IP核具备比较复杂的功能，且经过验证。设计
资料内不仅仅包含一些物理功能和技术特性，更重要 的是包含了设计者的创造性思维，具有(jùyǒu)很强的知 识内涵。这些资料因而也被称为具有(jùyǒu)知识产权的
内核（Intellectual Property Core），简称IP核。
VLSI集成电路与系统设计
共五十六页
• SOC设计方法学包含的第二个内容(nèiróng)
IP核的设计和使用：IP核的使用绝不等同于集
成电路设计中的单元库的使用，它所涉及的内容 几乎覆盖了集成电路设计中的所有经典课题，包 括测试、验证、模拟、低功耗等等。IP核的生成
也绝非是简单的设计抽取和整理，它所涉及的设计思 路、时序要求、性能要求等均需要重新审视我们已经 熟知的设计方法。
VLSI集成电路与系统设计
共五十六页
• 但是软核也有自身的弱点。由于软核的载体是硬 件描述语言且与实际的工艺(gōngyì)无关，使用者在 最终将其嵌入自己的设计时就要对从描述语言到 版图的转换的全过程负责。显然这要涉及经典的 集成电路设计的全部内容，集成电路设计人员必 须具备相当的风险意识。另外，工艺(gōngyì)映射和 系统的性能有着一定的内在关系，是否可以不加 修改地将一个软核映射到任何一个工艺(gōngyì)上仍 然是需要探讨的一个问题。
会对SOC设计方法学的丰富和完善作出贡献。
VLSI集成电路与系统设计
共五十六页
（三）软/硬件协同设计
• 早期的软/硬件协同设计
针对(zhēnduì)一个特定的硬件进行的软件开发问 题——经典的软件开发问题。
根据一个已有的软件实现具体的硬件结构——软件 固化的问题。
早期的软硬件协同设计方法研究还是一种面向目 标的（Object Oriented）软硬件设计方法，研究
VLSI集成电路与系统设计
共五十六页
• SOC设计方法学包含的第一个内容
软硬件协同设计方法：在SOC设计当中，设计者
必须面对一个新的挑战，那就是他不仅要面对复杂 的逻辑设计，而且要考虑软件，特别是那些可以改 变芯片功能的外部应用软件的设计。尽管软件的加 入(jiārù)在某种程度上加大了系统设计的工作量，但是 软件的引入也会对系统代价的减少产生积极的作用。 如何在软件和硬件设计中取得平衡，获得最优的设 计结果是我们要认真探讨的课题。
VLSI集成电路与系统设计
共五十六页
• 第三，单个芯片要处理的信息量核信息复杂度要 求芯片必须具备强大的数据处理能力，嵌入式 CPU或数字信号处理器的使用将是SOC的一个重要 标志。
• 第四，既然采用了嵌入式的CPU、微处理器或数字
信号处理器芯片就具备了编程能力。
• 最后，采用第三方的IP核是SOC设计的必然。高度复
共五十六页
这样(zhèyàng)的定义决定了SOC的设计必须采用与 现在的集成电路设计十分不同的方法。
• 首先，一个SOC必须是实现复杂功能的超大规模 集成电路，它的规模决定了芯片设计不仅需要设 计者具备集成电路的知识，更要具备系统的知识， 也要对芯片的应用有透彻的了解。
• 其次，深亚微米工艺提出的诸多挑战至今尚未的到 彻底解决，互连延迟主导系统性能的问题随着工 艺技术的不断进步将变得越来越突出。在人们彻 底实现面向逻辑的设计方法向面向互连的设计方 法的转变之前，这个问题将一直存在并长期困扰 整个集成电路设计业。
VLSI集成电路与系统设计
共五十六页
• IP核的种类
IP核实际上是一个经过验证的集成电路设计，从其 实现的形式(xíngshì)和应用层次上看，IP核可以有三 种 不 同 的 表 现 形 式 ： 软 核 （ Soft-Core）、 固 核 （Firm-Core）和硬核（Hard-Core）。
VLSI集成电路与系统设计
VLSI集成电路与系统设计
共五十六页
• 软/硬件协同设计方法需要解决的问题
• 首先，是系统的描述方法。目前广泛采用的硬 件描述语言是否仍然有效？如何来定义一个系 统级的软件功能描述或硬件功能描述？等等 (děnɡ děnɡ)。到今天为止，尚没有一个大家公认的 且可以使用的系统功能描述语言可供设计者使 用。
2000
10 2010
VLSI集成电路与系统设计
共五十六页
系统集成芯片的内涵及外延
特性：实现复杂系统功能的超大规模集成电路
(jíchéng-diànlù)；采用超深亚微米工艺技术；使用一个或
数个嵌入式CPU或数字信号处理器；具有外部对芯片 进行编程的功能；主要采用第三方的IP核进行设计。
VLSI集成电路与系统设计
的内容和结果与所要实现的目标和已具备的条件密切 相关，形不成具有普遍适用性的理论体系。
VLSI集成电路与系统设计
共五十六页
• 面向(miàn xiànɡ)SOC的软/硬件协同设计方法
面向SOC的软硬件协同设计理论应该是从一个给 定的系统任务描述着手，通过有效地分析系统任 务和所需的资源，采用一系列变换方法并遵循特 定的准则自动生成符合系统功能要求的，符合实 现代价约束的硬件和软件架构 。
VLSI集成电路与系统设计
共五十六页
设计(shèjì)复杂性呈双指数倍增长
• C1: complexity due to exponential increase of chip capacity ---- More devices
---- More power ---- Heterogeneous integration • C2: complexity due to exponential decrease of feature size ---- Interconnect delay ---- Coupling noise ---- EMI(Electro Magnetic Interference)
称IP 核）及其复用（Reuse） • 超深亚微米（Very Deep Sub-Micron，简称VDSM）技术
VLSI集成电路与系统设计
共五十六页
设计重 用技术
系统集成 芯片技术
软硬件协同 设计技术
纳米级电路 设计技术
VLSI集成电路与系统设计
基于 IP 的系统设计技术 多 IP 系统的验证与测试技术 IP 设计技术 接口综合技术 软硬件协同设计与验证技术 基于硬件的软件结构生成 面向软件的多处理单元硬件 结构设计
10000000
100000000
1000000
10000000
100000 58%/Yr. Complexity
10000 growth rate
1000000 100000
1000
100
10 rate 1
1982
10000
21%/Yr. Productivity growth
1000 100
1990
• Design Complexity C1 x C2
VLSI集成电路与系统设计
共五十六页
Productivity Gap
Chip Capacity and Designer Productivity
Logic Transistors/Chip(K) Transistors/Staff-Month
VLSI集成电路与系统设计
共五十六页
• SOC设计方法学包含的第三个内容
深亚微米集成电路设计：尽管这个课题(kètí)的提
出已经有了相当长的时间，但是研究的思路和方法 仍然在面向逻辑的设计思路中徘徊。深亚微米集成
电路设计方法的根本性突破显然是SOC设计方法学 当中最具挑战性的。
VLSI集成电路与系统设计
时延驱动逻辑设计技术 时序综合技术 低压低功耗设计技术
共五十六页
面向设计重用 的设计技术 容错设计 可靠性设计 可测性设计
软硬件划分 形式验证技术 综合技术
（二）SOC设计方法学的内容(nèiróng)
• SOC设计方法学正是围绕SOC的上述内容展开的新一
轮理论研究。这一理论根植于过去几十年计算机辅助 设计、计算机辅助工程和电子设计自动化理论的土壤 之中，将借鉴已有的理论并在其基础上创新。