第4章主存储器逻辑设计汇总
合集下载
第4章存储器存储管理及高速缓存技术微型计算机技术课件
时序功能 地址处理功能 仲裁功能
图4.2 DRAM控制器的原理图
4.1.5 只读存储器ROM
掩膜型ROM 可编程只读存储器PROM 可擦除可编程只读存储器EPROM 可用电擦除的可编程只读存储器E2PROM 闪烁存储器
存储器分类表如下所示：
存储器
主存储器
双极型半导体存储器
随机存储器(RAM)
MOS存储器（静态、动态）
地址总线
主
存
地
CPU
址 寄
存
器
MA
替换 控制部件
不
命
中
Cache
地
主存-Cache 命中 址
地址变换
寄
机构
存
器ቤተ መጻሕፍቲ ባይዱ
数据总线
主
Cache 多字宽 存 存储器
单字宽
Cache的三种组织方式 Cache的三种组织方式
段选择子、段描述符和段描述符表
段描述符
段选择子、段描述符和段描述符表
描述符表
逻辑地址转换为线性地址
分段部件实现从逻辑地址到物理地址的转换
4.3.5 分页管理
分页功能涉及两个表：
页组目录项表 页表
线性地址转换为物理地址
图4.18 分页机构实现线性地址到物理地址的转换
第一步是查询CR3 第二步是将线性地址的高10位作为页组项号 第三步是查询相应页组目录对应的页表
3) 扩充内存区
图4.11用高端内存区64KB映射扩充内存的1个页组 现在基本不用
（4）扩展内存区
指1MB以上但不是通过内存扩充卡映射来获得的内 存空间。从100000H开始，32位地址线的可达4GB， 36位地址线高达64GB。
16位微机系统的内存组织
图4.2 DRAM控制器的原理图
4.1.5 只读存储器ROM
掩膜型ROM 可编程只读存储器PROM 可擦除可编程只读存储器EPROM 可用电擦除的可编程只读存储器E2PROM 闪烁存储器
存储器分类表如下所示：
存储器
主存储器
双极型半导体存储器
随机存储器(RAM)
MOS存储器（静态、动态）
地址总线
主
存
地
CPU
址 寄
存
器
MA
替换 控制部件
不
命
中
Cache
地
主存-Cache 命中 址
地址变换
寄
机构
存
器ቤተ መጻሕፍቲ ባይዱ
数据总线
主
Cache 多字宽 存 存储器
单字宽
Cache的三种组织方式 Cache的三种组织方式
段选择子、段描述符和段描述符表
段描述符
段选择子、段描述符和段描述符表
描述符表
逻辑地址转换为线性地址
分段部件实现从逻辑地址到物理地址的转换
4.3.5 分页管理
分页功能涉及两个表：
页组目录项表 页表
线性地址转换为物理地址
图4.18 分页机构实现线性地址到物理地址的转换
第一步是查询CR3 第二步是将线性地址的高10位作为页组项号 第三步是查询相应页组目录对应的页表
3) 扩充内存区
图4.11用高端内存区64KB映射扩充内存的1个页组 现在基本不用
（4）扩展内存区
指1MB以上但不是通过内存扩充卡映射来获得的内 存空间。从100000H开始，32位地址线的可达4GB， 36位地址线高达64GB。
16位微机系统的内存组织
专升本操作系统第四章存储管理
对于一些特殊需求的进程（如需要连续大内存空间的 进程），动态分区存储管理可能不是最佳选择。
缺点
内存紧缩操作需要消耗较大的系统资源，可能会 影响系统性能。
04
页式存储管理
页式存储管理的概念
01
页式存储管理是一种将内存划 分为固定大小的页，并将外存 空间划分为同样大小的页的存 储管理方式。
02
每个程序都被划分为一系列的 页面，并按照一定的规则将程 序加载到内存中。
段的共享
多个程序可以共享同一个段，通过共享可以节省 内存空间。
段的保护
通过设置段表和段长寄存器，实现段的保护，防 止越界访问。
段的移动
当需要将程序从内存中移出时，可以移动其中的 某个或多个段，而不是整个程序。
段式存储管理的优缺点
提高内存利用率
可以将不同程序的不同段分配到不同 的内存区域，避免浪费。
存储管理的主要目标是提高存储器的利用率，并保 证存储器的安全性和可靠性。
存储管理的功能
01
02
03
04
内存管理
负责内存的分配、回收和保护 ，包括内存分区、分页、分段 等管理方式。
外存管理
负责磁盘等外部存储器的管理 ，包括文件的创建、删除、读 写等操作。
缓存管理
负责缓存区的分配、替换和缓 存数据的读写操作，以提高存 储器的访问速度。
动态分区存储管理的优缺点
02
01
03
优点 可以有效地利用物理内存，提高内存利用率。 支持多道程序运行，提高系统吞吐量。
动态分区存储管理的优缺点
• 可以根据进程的实际需求动态地分配和回收内存。
动态分区存储管理的优缺点
由于分区分配算法的选择会影响内存利用率和 系统性能，因此需要仔细选择合适的算法。
缺点
内存紧缩操作需要消耗较大的系统资源，可能会 影响系统性能。
04
页式存储管理
页式存储管理的概念
01
页式存储管理是一种将内存划 分为固定大小的页，并将外存 空间划分为同样大小的页的存 储管理方式。
02
每个程序都被划分为一系列的 页面，并按照一定的规则将程 序加载到内存中。
段的共享
多个程序可以共享同一个段，通过共享可以节省 内存空间。
段的保护
通过设置段表和段长寄存器，实现段的保护，防 止越界访问。
段的移动
当需要将程序从内存中移出时，可以移动其中的 某个或多个段，而不是整个程序。
段式存储管理的优缺点
提高内存利用率
可以将不同程序的不同段分配到不同 的内存区域，避免浪费。
存储管理的主要目标是提高存储器的利用率，并保 证存储器的安全性和可靠性。
存储管理的功能
01
02
03
04
内存管理
负责内存的分配、回收和保护 ，包括内存分区、分页、分段 等管理方式。
外存管理
负责磁盘等外部存储器的管理 ，包括文件的创建、删除、读 写等操作。
缓存管理
负责缓存区的分配、替换和缓 存数据的读写操作，以提高存 储器的访问速度。
动态分区存储管理的优缺点
02
01
03
优点 可以有效地利用物理内存，提高内存利用率。 支持多道程序运行，提高系统吞吐量。
动态分区存储管理的优缺点
• 可以根据进程的实际需求动态地分配和回收内存。
动态分区存储管理的优缺点
由于分区分配算法的选择会影响内存利用率和 系统性能，因此需要仔细选择合适的算法。
计算机操作系统第四章-存储器管理
第四章存储器管理第0节存储管理概述一、存储器的层次结构1、在现代计算机系统中，存储器是信息处理的来源与归宿，占据重要位置。
但是，在现有技术条件下，任何一种存储装置，都无法从速度、容量、是否需要电源维持等多方面，同时满足用户的需求。
实际上它们组成了一个速度由快到慢，容量由小到大的存储装置层次。
2、各种存储器•寄存器、高速缓存Cache：少量的、非常快速、昂贵、需要电源维持、CPU可直接访问；•内存RAM：若干(千)兆字节、中等速度、中等价格、需要电源维持、CPU可直接访问；•磁盘高速缓存：存在于主存中；•磁盘：数千兆或数万兆字节、低速、价廉、不需要电源维持、CPU 不可直接访问；由操作系统协调这些存储器的使用。
二、存储管理的目的1、尽可能地方便用户；提高主存储器的使用效率，使主存储器在成本、速度和规模之间获得较好的权衡。
(注意cpu和主存储器，这两类资源管理的区别)2、存储管理的主要功能：•地址重定位•主存空间的分配与回收•主存空间的保护和共享•主存空间的扩充三、逻辑地址与物理地址1、逻辑地址(相对地址，虚地址)：用户源程序经过编译/汇编、链接后，程序内每条指令、每个数据等信息，都会生成自己的地址。
●一个用户程序的所有逻辑地址组成这个程序的逻辑地址空间(也称地址空间)。
这个空间是以0为基址、线性或多维编址的。
2、物理地址(绝对地址，实地址)：是一个实际内存单元(字节)的地址。
●计算机内所有内存单元的物理地址组成系统的物理地址空间，它是从0开始的、是一维的；●将用户程序被装进内存，一个程序所占有的所有内存单元的物理地址组成该程序的物理地址空间(也称存储空间)。
四、地址映射(变换、重定位)当程序被装进内存时，通常每个信息的逻辑地址和它的物理地址是不一致的，需要把逻辑地址转换为对应的物理地址----地址映射；地址映射分静态和动态两种方式。
1、静态地址重定位是程序装入时集中一次进行的地址变换计算。
物理地址= 重定位的首地址+ 逻辑地址•优点：简单，不需要硬件支持；•缺点：一个作业必须占据连续的存储空间；装入内存的作业一般不再移动；不能实现虚拟存储。
计算机组成与结构课件 第四章 主存储器
源极
电容Cs
VDD
写入: 字线为高电平,T导通 写1: 位线为低电平,VDD通过T对Cs充电， 电容中 有电荷则保持不变。 写0: 位线为高电平,Cs通过T放电，电容中无电荷 则不变。
读出:位线预充电至高电平; 当字线出现 高电平后,T导通,若原来Cs充有电荷,则Cs放 电,使位线电位下降,经放大后,读出为1; 若原 来Cs上无电荷,则位线无电位变化,放大器无 输出,读出为0。
主存储器处于全机中心地位，原因有三点： （1）主存储器存放当前计算机正在 执行的程序和数据，CPU直接从存储器 取指令或存取数据。 （2）利用DMA（直接存储器存取） 技术和输入输出通道技术，在存储器与 输入输出系统之间直接传送数据。 （3）共享存储器的多处理机利用存储 器存放共享数据，并实现处理机之间的 通信。
一、主存的基本知识
—— 主存储器处于全机中心地位
按在计算机系统中的作用存储器可分为三 种： ⑴ 高速缓冲存储器（cache）：用来存放 正在执行的程序段和数据，以便CPU高速地使 用它们。 ⑵ 主存储器（简称主存或内存）：用来存 放计算机运行期间所需要的程序和数据，CPU 可直接随机地进行读写访问。 ⑶ 辅助存储器：用来存放当前暂不参与运 行的程序和数据，以及一些需要永久性保存的 信息，CPU不能直接访问它。
（3）可编程的只读存储器（PROM） 一次性写入后只能读不能修改。 （4）可擦除可编程的只读存储器（EP ROM ） 用紫外线擦除内容的PROM，擦除后可再写 入内容。 （5）可电擦除的可编程只读存储器（E2 PROM） 用电擦除。
按信息的保存性是否长久来分，存储 器可分为如下两类： (1)易失性存储器：断电后，存储信息 即消失的存储器。 (2)非易失性存储器：断电后信息仍然 保存的存储器。 RAM属于易失性存储器 ROM、P ROM、EP ROM、 E2 PROM 属于非易失性存储器
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
第四部分主存储器管理技术ppt课件
精品课件
①双表组织的可变分区数据库
UBT
FBT
区号 大小 位置 状态
区号 大小 位置
状态 1
8K
512K 已分 132K源自552K 自由 232K520K 已分 2 - - 空表目 3
-
-
空表目 3 520K 704K 自由 4
120K 584K 已分 4 - - 空表目 5
-
-
空表目 5 - - 空表目
状态：空表目，已分，自由
FBT 需要表格维护（排序：分区位置，分区大小）； UBT不需表格维护（区号为存储保护键，不能随意变动）。
UNIX系统FBT：即主存可用资源表，50个表目，按地址排序， 采用最先适应法分配。
精品课件
②自由存储块链
每个自由存储块起始的若干字节分成两部分：
链指针next——指向下一个自由存储块的起始地址；最后一
动态重定位在指令执行过程中，每次访问内存前动态地
进行。从而程序可在主存中随意移动而不影响其正确执行， 可方便地进行存储器紧缩，较好地解决碎片问题。
128K
8K 2
未使用 584K
512K 32K 3
未使用
520K 32K 4
正使用
5
512K 精品课71件2K
正使用
存储分配算法
存储分配算法(固定分区，可变分区均适用)：
最佳适应法，最先适应法，最坏适应法。
固定分区存储分配最佳方案：
最佳适应法和最先适应法的结合（MBT中各分区 按照分区大小排列，最小分区放在表头）。 存储保护和重定位：
特点：分区个数，分区大小均可变； 主存
中分布着个数，大小均是变化的自由分区或碎 片。
课题：如何管理已分配的和自由分区？
①双表组织的可变分区数据库
UBT
FBT
区号 大小 位置 状态
区号 大小 位置
状态 1
8K
512K 已分 132K源自552K 自由 232K520K 已分 2 - - 空表目 3
-
-
空表目 3 520K 704K 自由 4
120K 584K 已分 4 - - 空表目 5
-
-
空表目 5 - - 空表目
状态：空表目，已分，自由
FBT 需要表格维护（排序：分区位置，分区大小）； UBT不需表格维护（区号为存储保护键，不能随意变动）。
UNIX系统FBT：即主存可用资源表，50个表目，按地址排序， 采用最先适应法分配。
精品课件
②自由存储块链
每个自由存储块起始的若干字节分成两部分：
链指针next——指向下一个自由存储块的起始地址；最后一
动态重定位在指令执行过程中，每次访问内存前动态地
进行。从而程序可在主存中随意移动而不影响其正确执行， 可方便地进行存储器紧缩，较好地解决碎片问题。
128K
8K 2
未使用 584K
512K 32K 3
未使用
520K 32K 4
正使用
5
512K 精品课71件2K
正使用
存储分配算法
存储分配算法(固定分区，可变分区均适用)：
最佳适应法，最先适应法，最坏适应法。
固定分区存储分配最佳方案：
最佳适应法和最先适应法的结合（MBT中各分区 按照分区大小排列，最小分区放在表头）。 存储保护和重定位：
特点：分区个数，分区大小均可变； 主存
中分布着个数，大小均是变化的自由分区或碎 片。
课题：如何管理已分配的和自由分区？
计算机组成原理第4章 主存储器
4.5 读/写存储器
VDD Xi
静态存储器(SRAM)
其中T1~T4组成两个反相器，构成双稳 态触发器，可存储一位二值信息。T5、 T6两只门控管相当于模拟开关，它们 的栅极接到字线上。由字选择线（行地 址译码器输出Xi ）控制该单元是否被 选中。还有两条位线连接到T5、T6 上 用来传送读写信号，T7、T8的开关状 态控制位线与输入/输出缓冲器间是否 接通,它们的开关状态受列译码器输出 Yj控制。
T3
T4
·
A
T1 T2
B
·
Bj
T8
T6
Bj
T7
D A3
Yj A1
D A2
R/W
I/O
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
静态存储器(SRAM)
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
动态存储器（DRAM）
计算机组成与结构
延安大学计算机学院
4.1 主存储器处于全机中心地位
在现代计算机中，主存储器处于全机中心地位，其原 因是：
当前计算机正在执行的程序和数据均存放在存储器中。 DMA(直接存储器存取)技术和输入/输出通道技术，在
存储器与输入/输出系统之间直接传送数据。
共享存储器的多处理机，利用存储器存放共享数据，
EEPROM：可用电擦除的可编程序只读存储器。
Flash Memory: 快擦型存储器(可以整块擦除，也可局部擦除)。
上述各种存储器中，RAM为“易失性存储器”，其余的 称为“非易失性存储器”(断电以后信息不会丢失)。
第4章存储器讲解解析
15. 设CPU共有16根地址线，8根数据线，并用MREQ（低 电平有效）作访存控制信号，R/W作读/写命令信号（高电平 为读，低电平为写）。现有这些存储芯片： ROM（2K×8位，4K×4位，8K×8位）， RAM（1K×4位，2K×8位，4K×8位）， 及74138译码器和其他门电路（门电路自定）。 试从上述规格中选用合适的芯片，画出CPU和存储芯片的 连接图。要求如下： （1）最小4K地址为系统程序区，4096~16383地址范围为 用户程序区；（2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。
由于存储器单 体的存取周期为T， 而CPU的总线访存 周期为（1/8）T， 故体内逻辑要支持 单体的独立工作速 率。因此在SRAM 芯片的外围加了地 址、数据的输入/输 出缓冲装置，以及 控制信号的扩展装 置。
-RD
A15~3
-OE A12~0
-WE
D7~0
8KB SRAM
D7~0 -CE
片选信号扩展
……
3片4K×8位
……
……
A15=1
65535
（2）选片：ROM：4K × 4位：2片； RAM：4K × 8位：3片；
（3）CPU和存储器连接逻辑图及片选逻辑：
+5V
MREQ A15 A14 A13 A12
C B A
G2A
Y0
G2B 74138（3：8）
Y1
G1
Y2 Y3
CPU
A11~0
CS0 4K× 4 ROM 4K× 4 ROM
8KB 1体
A12~0 -Y1
8KB 2体
A12~0 -Y2
8KB 7体
…
……
A12~0 -Y7
最新计算机组成原理第4章主存储器
2. 动态存储器（DRAM）（6） RAS的一个周期时间。
②写工作方式（ WE=0） 写工作周期 tCWR
RAS CAS WE DIN DOUT
高阻态
22
2. 动态存储器（DRAM）（7）
③读一改写工作方式
读-改写周期 tCRMW
RAS
CAS
WE
td
DIN
数据对写允许的建立 时间tsuDIN
CPU必须在这段时 间内输出数据
16
2. 动态存储器（DRAM）（1）
有存储电荷：1 无存储电荷：0
(1) 存储单元和存储器原理
高电平写0，低电平写1
读出选择线 写入选择线
位线 数据线
T3
读出数据线
T1
C
T2
字线
T
Cs
写入数据线
3管存储单元
(读出和写入部分分开)
K
UGG
S
D
1.当UGG>UT 时，MOS管导通，忽略导通电阻，漏--源极相当短路， 相当于开关“闭合”。
2.当UGG<UT 时，MOS管截止，漏--源极相当开路。
10
1. 静态存储器（SRAM）（1）
(1) 存储单元和存储器
位线1
（高电平写0）
T3 T5 T1
字选择线
VDD
VGG
T4
位线2
（高电平写1）
DRAM采用“读出”方式进行再生。而接在单元数据线上的读放是 一个再生放大器。
由于DRAM每列都有自己的读放，因此，只要依次改变行地址，轮 流对存储矩阵的每一行所有单元同时进行读出，直到把所有行全部 读出一遍，就完成了对存储器的再生。
19
2. 动态存储器（DRAM）（5）
②写工作方式（ WE=0） 写工作周期 tCWR
RAS CAS WE DIN DOUT
高阻态
22
2. 动态存储器（DRAM）（7）
③读一改写工作方式
读-改写周期 tCRMW
RAS
CAS
WE
td
DIN
数据对写允许的建立 时间tsuDIN
CPU必须在这段时 间内输出数据
16
2. 动态存储器（DRAM）（1）
有存储电荷：1 无存储电荷：0
(1) 存储单元和存储器原理
高电平写0，低电平写1
读出选择线 写入选择线
位线 数据线
T3
读出数据线
T1
C
T2
字线
T
Cs
写入数据线
3管存储单元
(读出和写入部分分开)
K
UGG
S
D
1.当UGG>UT 时，MOS管导通，忽略导通电阻，漏--源极相当短路， 相当于开关“闭合”。
2.当UGG<UT 时，MOS管截止，漏--源极相当开路。
10
1. 静态存储器（SRAM）（1）
(1) 存储单元和存储器
位线1
（高电平写0）
T3 T5 T1
字选择线
VDD
VGG
T4
位线2
（高电平写1）
DRAM采用“读出”方式进行再生。而接在单元数据线上的读放是 一个再生放大器。
由于DRAM每列都有自己的读放，因此，只要依次改变行地址，轮 流对存储矩阵的每一行所有单元同时进行读出，直到把所有行全部 读出一遍，就完成了对存储器的再生。
19
2. 动态存储器（DRAM）（5）
知识点归纳 计算机硬件中的数字逻辑与存储器设计
知识点归纳计算机硬件中的数字逻辑与存储器设计计算机硬件中的数字逻辑与存储器设计计算机硬件是指构成计算机系统的物理部分，其中数字逻辑与存储器设计是计算机硬件中非常重要的组成部分。
本文将对数字逻辑与存储器设计的知识点进行归纳总结，帮助读者更好地理解和掌握这方面的知识。
一、数字逻辑设计数字逻辑设计是指使用数字电路来实现逻辑函数的过程。
数字逻辑电路由基本的门电路组成，例如与门、或门、非门等。
在数字逻辑设计中，常用的逻辑运算有与运算、或运算、非运算、异或运算等。
1. 逻辑门电路逻辑门电路是数字逻辑设计中最基本的组成部分，它们用于实现逻辑运算。
常见的逻辑门电路有与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）等。
逻辑门电路能够将输入的电信号进行逻辑运算，得出相应的输出结果。
2. 组合逻辑电路组合逻辑电路是由逻辑门电路组成的电路，它能够根据输入信号的组合情况给出相应的输出结果。
组合逻辑电路不需要存储数据，它的输出只依赖于当前的输入信号。
3. 时序逻辑电路时序逻辑电路是组合逻辑电路和存储器的结合体，它除了依赖于当前的输入信号，还依赖于过去的输入信号和过去的输出信号。
时序逻辑电路可以实现存储和记忆功能，常用的时序逻辑电路有触发器和计数器等。
二、存储器设计存储器是计算机硬件中用于存储和读取数据的重要组件，它可以分为主存储器（RAM）和辅助存储器（ROM、硬盘、固态硬盘等）。
1. 主存储器（RAM）主存储器是计算机中用于存储程序和数据的地方，它是计算机的内存。
主存储器可以读取和写入数据，它的读写速度比较快，但是数据是临时存储的，断电后数据会消失。
主存储器的容量较小，通常以字节（Byte）为单位。
2. 辅助存储器（ROM、硬盘、固态硬盘等）辅助存储器是计算机中用于永久存储数据和程序的地方，它的容量较大，可以长期保存数据。
辅助存储器的读写速度相对较慢，但是数据是非易失性的，断电后数据不会消失。
常见的辅助存储器有ROM （只读存储器）、硬盘、固态硬盘等。
第4章主存储器
单元（1bit）
字选 其中：T1、T2－存储二进制信
VDD
择线
息的双稳态F/F.
T4
T3、T4:是T1、T2的负载管
位线1
T3 VGG
T5 A
B T6
T1
T2 位线2
T5、T6：构成门控电路
电路中有一条字线：用来选择 这个记忆单元。
Vss
有两条位线：用来传送读写信
号。
A＝1，B＝0：T1止，T2通，记忆单元存储“0” A＝0，B＝1：T1通，T2止，记忆单元存储“1” 字线＝“0”，记忆单元未被选中，T5、T6止，F/F与位线断开，原存信息 不会丢失，称保持状态。
Intel 2114——1024×4 的存储器：
• 4096 个基本存储单元，排成 64×64 (64×16×4) 的矩阵； • 需 10 根地址线寻址； • X 译码器输出 64 根选择线，分别选择 1-64 行； • Y 译码器输出 16 根选择线，分别选择 1-16 列控制各列的位
线控制门。
Intel 2114——1K×4 SRAM
4.1主存储器处于全机中心地位
1.正在运行的程序和数据存放于存储器中。 CPU直接从存储器取指令或存取数据。
2.采用DMA技术或输入输出通道技术，在 存储器和输入输出系统之间直接传输数据。
3.多处理机系统采用共享存储器来存取和 交换数据
几个基本概念
1、存储器：是计算机系统中的记忆设备，用来存放程序和数据。 2、存储元：存储器的最小组成单位，用以存储1位二进制代码。 3、存储单元：是CPU访问存储器基本单位，由若干个具有相同
第4章 主存储器
4.1 主存储器处于全机中心地位 4.2主存储器分类 4.3主存储器的主要技术指标 4.4主存储器的基本操作 4.5 读/写存储器 4.6 非易失性存储器 4.7 DRAM的研制与发展（略） 4.8 半导体存储器的组成与控制 4.9 多体交叉存储器
计算机组成原理第4章第五讲
虚地址 (程序中给出)
虚页号 页内地址
页表基地址
按 地 址 读
实地址
(读写内存用)
页内地址
+
实页号
实页号
慢 表
（在内存中）控制位 有效位
虚 页号
实 页号
比较(按内容选) 快表(专设硬件)
快表内容和页式管理
TLB的地址映射过程
5、内页表和外页表
内页表
页表是虚地址到主存物理地址的变换表，通
常称为内页表；
段表本身也是一个段，可以存在辅存中，但一般 驻留在主存中。
逻辑地址
段表基地址
+
段号
段内地址
+
段 表
主存实际地址
段始地址 段长 装入位
段表内容及其管理
段式虚存的地址映射过程
3、段式虚拟存储器的优点
段的分界与程序的自然分界相对应；
易于编译、管理、修改和保护，便于多道程序共享； 段长动态可变；
2、段表
在段式虚拟存储系统中，虚地址由段号和段内地
址（偏移量）组成，虚地址到实主存地址的变换 通过段表实现； 每个程序设置一个段表，段表的每一个表项对应 一个段，每个表项至少包含下面三个字段：
有效位：指明该段是否已经调入实存。 段起址：指明在该段已经调入实存的情况下，该段在 实存中的首地址。 段长：记录该段的实际长度。设置段长字段的目的是 为了保证访问某段的地址空间时，段内地址不会超出 该段长度导致地址越界而破坏其他段。
否
可装进？
否
命中？
主存Cache 主存Cache 地址映射 地址映射 变换机构 变换机构
主 存
访问主存装入Cache
是
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理
——第4章 主存储器逻辑设计
半导体存储器的组成与控制
1. 存储器容量扩展
位扩展 字扩展 字位扩展
2. 存储控制
集中刷新 分散刷新 异步刷新
3. 存储校验线路
复习（一） RAM存储器芯片总结
RAM存储器芯片有多种型号，每一RAM存储器芯 片具有： 地址线Ai：引脚数与存储芯片的单元数有关； 数据线Di：引脚数与存储芯片的字长有关；
当CPU访问该存储器时，其发出的16位地址同时传给8个芯片，选 中每个芯片的同一单元；CPU发出的 读/写控制信号同时传给8个芯片。
该存储器连接如图所示。
位扩展总结： 当构成内存的存储芯片的字长 < 内存单元的字长时， 就要进行位扩展，使每个单元的字长满足要求。 位扩展方法： 将每片的地址线、片选CS、读写控制线并联，数据 线分别引出。 位扩展特点：
解： （1）16K=214，所以地址线14根；字长8位，所以数据线8根。 14 + 8 + 1 + 1 + 1 + 1 = 26
地址线 数据线 片选 读/写 电源线 地线
（2）存储器芯片的地址范围为0000H~3FFFH
存储器芯片的地址范围： 地址线从全“0”到全“1”的所有编码
复习（三） SRAM芯片2114（1K×4位）
…
存储器容量扩展——字位扩展
实际存储器往往需要在字向、位向两个方向同时 扩展。 一个存储器的容量为M×N位，若使用L×K位的存 储芯片，则该存储器共需的芯片个数为：
M N × L K
芯片的选用、 需解决：
地址分配与片选逻辑、 信号线的连接。
…
… …
…
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
存储器的单元数不变，位数增加。
…
存储器容量扩展——字扩展 例 使用16K×8位的RAM芯片组成一个64K×8 位的存储器。
分析：
①芯片的字数不够，需进行字扩展。
②共需芯片数目是64K÷16K＝4。将4片RAM的地 址线、数据线、读写线一一对应并联。
③出现地址线不够问题，如何解决？ 可以用高2位 地址作为选片端。 ④详细的连接见下图：
为芯片分配哪几位地址， 以便寻找片内的存储单元
例：用64K×1b的存储器芯片组成64K×8b（64KB）的存储器。
采用位扩展方式，需要芯片数为：
= 8片
每片芯片应有16根地址线：A0 – A15， 8片芯片的地址线A15～A0分别连在一起同CPU的地址线A15～
A0相连；每片只有一位数据线，8片芯片的8位数据线分别和CPU的
数据线D7～D0相连。
分，需进行位扩 展。
②8个芯片的关系是平等的，同时工作，并联的，对 应的地址一一相连。 ③详细的连接见下图：
8K×1位RAM芯片组成8K×8位的存储器
CS WE
I/O I/O I/O
I/O
地 址 线
A0 A12 D0
8K×1 I/O
I/O
I/O
I/O
数 据 线 D7
片选信号CS：只有CS有效时，芯片才被选中， 所连地址线才有效，才能进行读/写操作。 读/写信号WE：为0，控制写入电路进行写入； 为1，控制读出电路进行读出。 电源线、地线
复习（二）
例1：某RAM芯片，其存储容量为16K×8位，问： （1）该芯片引出线的最小数目应为多少？ （2）存储器芯片的地址范围是什么？
先扩展位数，再扩展单元数。
2片1K×4 4组1K×8 1K×8 4K×8 8片
每组需2114（1K×4）SRAM 芯片2片，共4组。 位扩展2片芯片CS连在一起，4组字扩展CS要分开。
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
2.地址分配与片选逻辑 存储器寻址逻辑 芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑 由哪几位地址形成芯 片选择逻辑，以便寻 找芯片
外特性：
地址端： A9～A0（入）
Vcc A7 A8 A9 D0 D1 D2 D3 WE 18 1
2114（1K×4）
10 9
数据端： D3～D0（入/出）
A6 A5 A4 A3 A0 A1 A2 CS GND
控制端：
片选CS 写使能WE
= 0 选中芯片 = 1 未选中芯片 = 0 写 = 1 读
电源、地
1、存储器容量扩展
位扩展 —— 扩展每个存储单元的位数 (扩展宽度) 字扩展 —— 扩展存储单元的个数 (扩展长度) 字位扩展—— 两者的综合 (扩展宽度和长度)
假设扩展同种芯片，则需要的芯片 ： 总片数＝总容量/（容量/片）
… … …
…
…
…
位扩展
字扩展
字位扩展
1、存储器容量扩展——位扩展 例2 使用8K×1位RAM芯片组成8K×8位的存 储器，画出逻辑框图。
16K×8位的RAM芯片组成一个64K×8位的存储器
10
地 址 端
CS
地 址 端
CS
地 址 端
CS
地 址 端
CS
WE
WE
WE
WE
例： 用64K×8b的存储器芯片组成512K×8b（512KB）的存储器。 采用字扩展方式，所需芯片数为：
=8片
每片芯片应有16根地址线：A0 - A15 ；计算机系统有20根地址线： A0-A19 ， 8片芯片的地址线A15～A0分别连在一起同CPU的20位地址线中 A15～ A0相连； 采用全译码方式时，高4位地址线 A16 ～ A19通过译码器译码产生 数据线，8片芯片的8位数据线并联分别和CPU的数据线D7～D0相连。
16个片选信号，其中8个分别同8片芯片的片选信号连接；每片只有8位
采用字扩展法的存储器连接如图所示。
字扩展总结： 特点:
地址空间的扩展。芯片每个单元中的字长满足， 但单元数不满足。
扩展原则： 每个芯片的地址线、数据线、读写控制线并 联，仅片选端分别引出，以实现每个芯片占据不 同的地址范围。
例4 用2114（1K×4）SRAM芯片组成容量为 4K×8的存储器。 要求： 1、确定整个存储器所需的芯片数及芯片的分 组情况 ； 2、确定存储器及每组芯片的地址范围； 3、说明地址线的分配方法，并画出存储器的 结构图。
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
分析： 1.计算芯片数 整个存储器所需要芯片数=（4×8）/ （1×4）=8片
——第4章 主存储器逻辑设计
半导体存储器的组成与控制
1. 存储器容量扩展
位扩展 字扩展 字位扩展
2. 存储控制
集中刷新 分散刷新 异步刷新
3. 存储校验线路
复习（一） RAM存储器芯片总结
RAM存储器芯片有多种型号，每一RAM存储器芯 片具有： 地址线Ai：引脚数与存储芯片的单元数有关； 数据线Di：引脚数与存储芯片的字长有关；
当CPU访问该存储器时，其发出的16位地址同时传给8个芯片，选 中每个芯片的同一单元；CPU发出的 读/写控制信号同时传给8个芯片。
该存储器连接如图所示。
位扩展总结： 当构成内存的存储芯片的字长 < 内存单元的字长时， 就要进行位扩展，使每个单元的字长满足要求。 位扩展方法： 将每片的地址线、片选CS、读写控制线并联，数据 线分别引出。 位扩展特点：
解： （1）16K=214，所以地址线14根；字长8位，所以数据线8根。 14 + 8 + 1 + 1 + 1 + 1 = 26
地址线 数据线 片选 读/写 电源线 地线
（2）存储器芯片的地址范围为0000H~3FFFH
存储器芯片的地址范围： 地址线从全“0”到全“1”的所有编码
复习（三） SRAM芯片2114（1K×4位）
…
存储器容量扩展——字位扩展
实际存储器往往需要在字向、位向两个方向同时 扩展。 一个存储器的容量为M×N位，若使用L×K位的存 储芯片，则该存储器共需的芯片个数为：
M N × L K
芯片的选用、 需解决：
地址分配与片选逻辑、 信号线的连接。
…
… …
…
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
存储器的单元数不变，位数增加。
…
存储器容量扩展——字扩展 例 使用16K×8位的RAM芯片组成一个64K×8 位的存储器。
分析：
①芯片的字数不够，需进行字扩展。
②共需芯片数目是64K÷16K＝4。将4片RAM的地 址线、数据线、读写线一一对应并联。
③出现地址线不够问题，如何解决？ 可以用高2位 地址作为选片端。 ④详细的连接见下图：
为芯片分配哪几位地址， 以便寻找片内的存储单元
例：用64K×1b的存储器芯片组成64K×8b（64KB）的存储器。
采用位扩展方式，需要芯片数为：
= 8片
每片芯片应有16根地址线：A0 – A15， 8片芯片的地址线A15～A0分别连在一起同CPU的地址线A15～
A0相连；每片只有一位数据线，8片芯片的8位数据线分别和CPU的
数据线D7～D0相连。
分，需进行位扩 展。
②8个芯片的关系是平等的，同时工作，并联的，对 应的地址一一相连。 ③详细的连接见下图：
8K×1位RAM芯片组成8K×8位的存储器
CS WE
I/O I/O I/O
I/O
地 址 线
A0 A12 D0
8K×1 I/O
I/O
I/O
I/O
数 据 线 D7
片选信号CS：只有CS有效时，芯片才被选中， 所连地址线才有效，才能进行读/写操作。 读/写信号WE：为0，控制写入电路进行写入； 为1，控制读出电路进行读出。 电源线、地线
复习（二）
例1：某RAM芯片，其存储容量为16K×8位，问： （1）该芯片引出线的最小数目应为多少？ （2）存储器芯片的地址范围是什么？
先扩展位数，再扩展单元数。
2片1K×4 4组1K×8 1K×8 4K×8 8片
每组需2114（1K×4）SRAM 芯片2片，共4组。 位扩展2片芯片CS连在一起，4组字扩展CS要分开。
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
2.地址分配与片选逻辑 存储器寻址逻辑 芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑 由哪几位地址形成芯 片选择逻辑，以便寻 找芯片
外特性：
地址端： A9～A0（入）
Vcc A7 A8 A9 D0 D1 D2 D3 WE 18 1
2114（1K×4）
10 9
数据端： D3～D0（入/出）
A6 A5 A4 A3 A0 A1 A2 CS GND
控制端：
片选CS 写使能WE
= 0 选中芯片 = 1 未选中芯片 = 0 写 = 1 读
电源、地
1、存储器容量扩展
位扩展 —— 扩展每个存储单元的位数 (扩展宽度) 字扩展 —— 扩展存储单元的个数 (扩展长度) 字位扩展—— 两者的综合 (扩展宽度和长度)
假设扩展同种芯片，则需要的芯片 ： 总片数＝总容量/（容量/片）
… … …
…
…
…
位扩展
字扩展
字位扩展
1、存储器容量扩展——位扩展 例2 使用8K×1位RAM芯片组成8K×8位的存 储器，画出逻辑框图。
16K×8位的RAM芯片组成一个64K×8位的存储器
10
地 址 端
CS
地 址 端
CS
地 址 端
CS
地 址 端
CS
WE
WE
WE
WE
例： 用64K×8b的存储器芯片组成512K×8b（512KB）的存储器。 采用字扩展方式，所需芯片数为：
=8片
每片芯片应有16根地址线：A0 - A15 ；计算机系统有20根地址线： A0-A19 ， 8片芯片的地址线A15～A0分别连在一起同CPU的20位地址线中 A15～ A0相连； 采用全译码方式时，高4位地址线 A16 ～ A19通过译码器译码产生 数据线，8片芯片的8位数据线并联分别和CPU的数据线D7～D0相连。
16个片选信号，其中8个分别同8片芯片的片选信号连接；每片只有8位
采用字扩展法的存储器连接如图所示。
字扩展总结： 特点:
地址空间的扩展。芯片每个单元中的字长满足， 但单元数不满足。
扩展原则： 每个芯片的地址线、数据线、读写控制线并 联，仅片选端分别引出，以实现每个芯片占据不 同的地址范围。
例4 用2114（1K×4）SRAM芯片组成容量为 4K×8的存储器。 要求： 1、确定整个存储器所需的芯片数及芯片的分 组情况 ； 2、确定存储器及每组芯片的地址范围； 3、说明地址线的分配方法，并画出存储器的 结构图。
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
分析： 1.计算芯片数 整个存储器所需要芯片数=（4×8）/ （1×4）=8片