侦察雷达数字中频接收机的设计与实现

文章编号：1001-893X（2009）02-0038-05侦察雷达数字中频接收机的设计与实现∗杨春（中国西南电子技术研究所，成都610036）摘 要：针对传统模拟接收机在实现方式上的不足，提出了侦察雷达数字化接收机的性能改进方案。

并对数字中频中多项关键技术进行原理分析，给出了雷达中频数字化具体实现方案，同时给出了一个比较全面的数字中频测试方法。

关键词：侦察雷达；数字化接收机；中频采样；数字本振；镜频抑制度中图分类号：TN959.1 文献标识码：ADesign and Implementation of the Digital Intermediate Frequency Receiver for a Reconnaissance RadarYANG Chun（Southwest China Institute of Electronic Technology，Chengdu 610036，China）Abstract：In allusion to the defect of analog receiver，performace improvement scheme of digital intermediate frequency（IF）receiver for a surveillance radar is proposed，and theory of several key technologies is analysed.The implementation scheme of IF digitization for reconnaissance radar is given.A comprehensive digital IF test method is provided.Key words：reconnaissance radar；digital receiver；intermediate frequency sample；digital local oscillator；image suppression1 引言传统雷达接收机正交解调在模拟域进行，I/Q 通道混频器要求同频率相位相差90°，两个通道通过滤波器后，信号增益也要求完全一致。

如果在信号带宽上所有频点不能满足这个要求，则后端信号处理会因为I/Q通道的幅度不一致在脉压后产生距离旁瓣和相位正交性不好引入虚假目标，同时传统模拟接收机每个通道都需要一个A/D，两个A/D的差异会进一步降低系统性能。

随着集成电路的高速发展，尤其是高速A/D变换器的发展，使得直接中频采样成为可能，即直接将模拟中频信号通过A/D变换为数字信号，同时在数字域实现正交解调，生成数字I、Q基带信号。

与传统模拟方法相比，直接中频采样具有更高的精度与稳定性。

尤其是数字本振不受环境变化影响，没有温度漂移，同时数字本振的幅度一致和相位正交性比模拟本振高一个数量级。

本文探讨了侦察雷达数字中频的实现方案，给出了一种基于多相滤波器结构的数字接收机实现方法，实现了对60 MHz 调制的中频信号（带宽5 MHz）数字下变频设计，并给出了最后试验结果。

∗收稿日期：2008-12-03；修回日期：2009-01-212 侦察雷达数字中频方案2.1 系统方案侦察雷达数字中频方案框图如图1所示。

图1 侦察雷达数字中频方案框图设输入采样后中频信号为()=cos[+()]ωϕc f n A n n （1）式中，A 为输入信号幅度，0=2/ ωπ×c s f f ，f 0为系统中频调制频率，f s 为A/D 采样速率，()ϕn 为信号相位。

NCO 产生的信号为cos() ωc n 和sin() ωc n ，则混频后得到：{}()=/2cos[2 +()]+cos[()]ωϕϕc yI n A n n n （2） {}()=/2sin[2 +()]+sin[()]ωϕϕc yQ n A n n n （3）通过低通滤波器可以得到：()=/2cos[()]()=/2sin[()]ϕϕ′′I n A n Q n A n - （4） 2.2 A/D 采样速率选取根据带通采样定理，设中频带通信号()X t 的频带限制在（ƒ1，ƒ2）内，中心频率012()/2=+f f f ，如果采样频率ƒs 满足下式：0=4/(21)s f f N - （5）式中，Ν为满足ƒs ≥2∆ƒ的正整数(1,2,3...)，则用ƒs 进行采样所得到的信号经数字下变频后，就能准确地恢复原信号()X t 包含的信息。

本单元的中频信号频率0f =60 ΜΗz ，信号带宽∆ƒ=5 ΜΗz ，则：=460MHz/(21)×s f N - （6）采样率的选择主要从以下3个方面考虑： （1）采样时钟必须符合低通采样定理或带通采样定理，保证采样后数字信号不发生频谱混叠，同时N 值在满足ƒs ≥2∆ƒ的条件下取尽可能大的正整数；（2）采样率最好是数据输出速率6 MHz 的整数倍，避免分数倍抽取；（3）在满足以上两个条件的基础上，尽量提高采样率，以提高信噪比，同时采样率尽可能与中频满足一定的比例关系，这样便于NCO 的实现。

综合以上考虑，取N 为3，采样率为48 MHz 。

首先，48 MHz 采样率满足带通采样要求；其次，48 MHz 为数据输出速率6 MHz 的8倍，便于后端处理；再次，经过48 MHz 采样后，NCO 的归一化频率为π/2，可以以极少的运算量实现解调运算[2]。

2.3 NCO 本振频率数字本振用以下形式表示：1LO ()=sin(2/ ),0,1,2πL s s n f n f n （7） 2LO ()=cos(2/ ),=0,1,2πL s s n f n f n （8）式中，f LO 是本地振荡频率，f s 是信号进入混频器的速率（即A/D 采样速率）。

由前面已知，可推出采样后在12 MHz 处有一镜像，只需将此镜像搬移到基带再滤除高频分量即完成解调，因此本振频率选12 MHz 。

LO 2/=/2ππs f n f （9）1LO ()=sin(2/ )sin(212/ 48)=sin(/2)=0,1,0,-1(=0,1,2,3)πππL L s s n f n f n n n （10）2LO ()=cos(2/ )=cos(212/ 48)=cos(/2)=1,0,-1,0(=0,1,2,3)πππL L s s n f n f n n n （11）由此可看出，这是一组循环出现的固定常数。

只需把这些数存在 FPGA 片内的存储单元中，按采样频率s f 循环从存储单元中读出，就可得到需要的正（余）弦样本，采用此方法不仅实现容易，而且可以避免相位截断带来杂散噪声和保证I 、Q 通道的完全正交。

2.4 低通滤波器设计在数字混频后，需要对数据进行滤波抽取处理。

同时抽取会引起信号频谱展宽，为防止展宽后信号频谱混叠，抽取前需要用抗混叠滤波器进行滤波处理[1]。

图2 抽取滤波器理论模型抽取滤波器输入输出关系：11111110()()[()]−==−∑N r v n T h rT x n r T （12）2221()()=y n T v n DT （13）式中，滤波器h （rT 1）的长度为N ，即0≤r ≤N 。

由图可见，v （n 1T 1）每隔D -1个取一个。

计算出来的v （n 1T 1）中，每D 个数只有1个是有效的，其它的D -1 个都被舍弃了，因此采用此种方式肯定不可取。

对此结构进行优化，可以得到图3等效结构[2]。

图 3 抽取滤波器等效结构在具体实现时可以采用如图4所示的实现方式。

图4 抽取滤波器最终实现方式采样速率48 MHz ，向后端输出数据速率为6 MHz ，因此抽取倍数为8。

考虑前面抽取滤波器的实现结构，因此抽取前低通滤波器阶数必须为8的倍数。

3 系统设计实现及测试3.1 关键器件选择基于系统对A/D 精度和速率的要求，要求A/D 位数≥14位，采样速率48 MHz 。

拟采用AD 公司的AD9246。

AD9246体积小，当前选择最高速率为80 MHz 这款，带有采样-保持电路，功耗395 mW ，工作温度－40～＋85℃，48脚，模拟部分工作电压+1.8 V ，输出数字部分供电为1.8~3.3 V ，地分为数字地和模拟地。

S /N 为71.9 dB ，动态杂散85 dB 。

AD9246信号和时钟都为差分输入，直流耦合或交流耦合输入方式。

AD9246采用差分输入方式有以下优点：①信号的幅度与单端输入方式相比，输入信号的幅度可以更小，线性要求更容易满足；②差分输入方式可以降低偶次谐波；③采用差分输入方式与单端输入方式相比可以降低输入噪声。

为了得到较佳的噪声特性和THD （总谐波失真加噪声）特性，AD9246的输入信号采用差分输入，范围定为－1～＋1 V 。

3.2 实现方案数字下变频单元的实现框图如图5所示。

图 5 系统实现框图在系统设计中，有以下几个部分需要重点考虑：（1）将输入中频信号用射频变压器转为差分信号，送至A/D 模拟输入端；（2）对输入单端时钟信号，首先通过变压器转为差分信号，将差分信号送到时钟分路器，将其转为两路时钟输出，分别作为A/D 和后端系统工作时钟；（3）将A/D 自身输出时钟转为差分LVDS 信号送到FPGA ，作为A/D 输出数据锁存。

3.3 系统电源和地分割说明在设计时将A/D部分电路作为一个整体，和后端处理电源和地完全分割，A/D和后端数据传输通过LVDS进行。

AD9246有单独的模拟地和数字地，由于整个A/D电路部分与后端处理不共地，因此未将A/D部分的模拟地和数字地分割，而是将模拟与数字地当作一个整体考虑。

其中1.8 V用于给A/D 提供模拟电源，3.3 V用于A/D数字电源、时钟分路器，以及单端转差分器供电。

3.4 电路布板电路电源和地噪声是制约A/D单元性能的一个重要因素，在A/D单元设计中，注意以下几方面：（1）将A/D模拟电路部分电源与数字电路部分电源分隔开，从而减小耦合。

为达到A/D变换器最佳的性能指标，所有器件电源脚都用电容就近接到地平面，并且在A/D板电源入口处用片状EMI 滤波器进行滤波；（2）在电路布板时，模拟信号线应当尽量短，模拟输入应当与数字信号线区分开，数字信号线路也应尽量短；（3）尽量减少由信号及其回路所包围的环路的面积。

3.5 测试方案（1）输入单频信号，测量镜频抑制比图6为为输入57MHz单频信号，经数字下变频后，将I、Q两路作为复信号做1 024点FFT变换，从此时的幅频特性即可看出当前系统的镜频抑制比。

由图可以看出通过数字下变频处理后的镜频分量已经完全淹没在噪声当中。