2位串行进位加法器

2位串行进位加法器

一、实验目的

进一步熟悉QuartusII的VHDL文本设计流程，学习组合电路的设计、仿真和硬件测试二、实验设备与软件平台

SOPC/DSP EDA实验箱，QuartusⅡ

三、实验原理

四、实验测试方案

用能产生高低电平的按键键3、键4表示输入管脚a[0]、a[1],键1、键2表示输入管脚b[0]、b[1],发光二极管D1、D2表示输出管脚sum[0]、sunm[1],D3表示进位信号co，发光二极管亮表示输出为“1”。

五、实验内容、步骤

1、启动Quartus II软件，建立工程。器件选择Cyclone系列中的EP1C6Q240C8。

2、编写VHDL程序，存盘编译。

3、通过编译后，建立波形文件，设置仿真输入信号，存盘。

4、进行仿真，分析结果。

5、进行引脚锁定，重新编译。

引脚锁定见下表: 【选用实验电路结构图NO.5】

6、下载到EDA实验系统上的FPGA中，进行实际测试。

六、实验结果及分析

（1）时序仿真波形图如下：

（2）在实验箱上的测试过程