2012年数字逻辑复习题
数字逻辑复习题
一、填空题：1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
15、数字逻辑中的有与, 或, 非基本逻辑运算。
16、逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式和卡诺图。
二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
（对）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
数字逻辑复习题
《数字逻辑》复习题一选择题1．逻辑表达式Y=AB可以用 ( C ) 实现。
A.正或门B.正非门C.正与门D.负或门2．在( A )的情况下，“或非”运算的结果是逻辑 1 。
A．全部输入是0 B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为13．CMOS数字集成电路与TTL数字集成电路相比突出的优点是( A )。
A. 微功耗B. 高速度C. 高抗干扰能力D. 电源范围宽4.在下列逻辑电路中，不是组合逻辑电路的有( D )。
A. 译码器B. 编码器C. 全加器D. 寄存器5．一块数据选择器有三个地址输入端，则它的数据输出端最多应有（ D ）。
A.3B.6C.7D.86．组合逻辑电路的特点是（ B ）。
A. 输出与以前输入有关B. 输出只由当时输入决定C. 输出与原来输出有关D. 输出由当时和以前输入共同决定7．若在编码器中有90个编码对象，则要求输出二进制代码位数为( C )位。
A.5B.6C.7D.88．数据选择器，某瞬间在选择变量作用下，从多路信号中选出（ C ）。
A.2路B.全部C.1路D. 4路9．八路数据分配器，其地址输入端有( C )个。
A.1B.2C.3D.4E.810．同步计数器和异步计数器比较，同步计数器的显著优点是( A )。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制11．8 位移位寄存器，串行输入时经( D )个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.812．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容( D )。
A.全部改变B.全部为0C.不可预料D.保持不变13．基本的逻辑运算是（ C ）。
A. 异或B. 与非C. 与、或、非D. 或非14．格雷码的特点是位置相邻的数码中只有（ A ）。
A. 一位不同B. 二位不同C. 高位相同，其他全不同D. 各位全不同15．函数F= <!--[if !vml]--><!--[endif]-->的反函数是（ A ）。
《数字逻辑》复习题
《数字逻辑》复习题一、选择题1.逻辑函数的表示方法中具有唯一性的是_________。
（ ）A.真值表B.布尔表达式C.逻辑图D.VHDL 语言2.Gray （格雷）码的特点是相邻码组中有________位码相异。
（ ）A ．三位 B.两位 C.一位 D.四位3.n 个变量的最小项是 。
（ ） A. n 个变量的积项，它包含全部n 个变量，每个变量可用元变量或非变量。
B. n 个变量的和项，它包含全部n 个变量，每个变量可用元变量或非变量。
C. n 个变量的积项，它包含全部n 个变量，每个变量仅为元变量。
D. n 个变量的和项，它包含全部n 个变量，每个变量仅为元变量。
4.最小项的逻辑相邻项是________。
A ．ABCD B. C. D.5. 下述BCD 码中，属于有权码的是________。
（ ）A.余3码B.循环码C.格雷码D.8421码6.若变量A ，B ，C ，D ，E 取值为10011时，某最小项的值为1，则此最小项是____。
（ ） A. B. C. D.7. 在下列电路中，不是组合逻辑电路的是________。
（ ）A. 编码器B. 锁存器C. 全加器D. 比较器8.要使译码器（74LS138）正常工作，使能控制端、、的电平信号应是____。
（ ） A ．100 B. 111 C.011 D.0009. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是 。
（ ） A.1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C ．1011--1100--1101--1110--1111 D.1011--1010--1001--1000--011110. 能实现从多个输入端中选出一路作为输出的电路称为________。
（ ）A.触发器B.计数器C.数据选择器D.译码器11. 设计一位十进制计数器，至少需要_______个触发器。
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
数字逻辑考试题
二、选择（5分）
1. 的反函数为 =（ ）。
A. B.
C. D.
2.下列哪个元件是CMOS器件（ ）。
A. 74S00B. 74LS00C. 74HC00D. 74H00
3.十进制数25用8421BCD码表示为（）。
A.10101 B.0010 0101 C.100101 D.10101
5.数字电路按照是否有记忆功能通常可分为两类：、。
A.变量译码器B.加法器C.数码寄存器D.数据选择器
6.GAL是指（ ）。
A.专用集成电路B.可编程阵列逻辑
C.通用集成电路D.通用阵列逻辑
7.RAM与ROM二者不同的是（ ）。
A.存储容量B.输出位数C.读操作D.写操作
8.子程序的重载不包括以下（ ）类型的重载。
A.参数类型的重载B.参数目的的重载
11.AB+ C+ C的最简与或表达式为。=AB+( + )C=AB+ C=AB+C
12.对于共阴极显示器，可以用输出的七段译码器7448来进行译码驱动。
13.将特定的信息表示成二进制代码的过程称为。
二、选择题（每题1分，共10分）
1.下列各门电路中，（ ）的输出端可直接相连，实现线与。
A.一般TTL与非门B.集电极开路TTL与非门
A. 01B. 11C. 00 D. 10
5.余3码10001000对应的2421码为（ ）。
A. 01010101B. 10000101
C. 10111011D. 11101011
6.RAM与ROM二者不同的是（ ）。
A.存储容量B.输出位数C.读操作D.写操作
《数字逻辑》——期末复习题及答案
《数字逻辑》——期末复习题及答案中国⽯油⼤学（北京）远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时，应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是（）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器，它应有（）位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰，则最少需要（）位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为（）A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有（）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是（）A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是（）A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰，其最简与或式是（）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( ) 。
A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。
A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13．组合逻辑电路⼀般由（）组合⽽成。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
数字逻辑复习题
数字逻辑复习题————————————————————————————————作者: ————————————————————————————————日期:ﻩ数字逻辑复习提要一、选择题1.若ＡBC ＤＥFGH 为最小项,则它有逻辑相邻项个数为（ A )A. 8B. 82C. 28Ｄ． １62.如果编码0１０0表示十进制数4,则此码不可能是（B ）A ． 8421ＢＣD 码 B. 5211BCD 码 C ． 24２1BCD 码 Ｄ. 余３循环码3.构成移位寄存器不能采用的触发器为( D )Ａ． R-Ｓ型 B. J-K 型 C. 主从型 D. 同步型 ５.以下PL Ｄ中，与、或阵列均可编程的是(C )器件。
A ． PRO Ｍ B. PAL C ． PLA Ｄ. GAL６.函数F(A,B ，C,D)=∑m(１,3,4,6,8,１0)，它的卡诺图如右图所示。
函数的最简与或表达式F= A 。
ﻩA ．B. C ．Ｄ．７.组合电路是指 B 组合而成的电路。
A.触发器B ．门电路C ．计数器 ﻩD.寄存器８.电路如右图所示,经CP 脉冲作用后,欲使Q n+1=Q,则A ，B 输入应为 Ａ 。
A ．A=0，Ｂ=0ﻩB.A=1,B=1ﻩ C ．A=0，B ＝1ﻩD.A=1,Ｂ=０D B A D B A D B A ++DB A DC A C B A ++DC AD B A C B A ++DB A D B A D B A ++9.一位十进制计数器至少需要 4个触发器。
A.３B.4ﻩＣ．5ﻩD.1010.n个触发器构成的扭环计数器中,无效状态有Ｄ个。
ﻩA.nﻩﻩB.2nﻩ C.2n－1ﻩﻩＤ.2n-２n11.GAL器件的与阵列 ,或阵列 D 。
Ａ．固定，可编程B．可编程，可编程C．固定,固定 D.可编程，固定１２．下列器件中是 C 现场片。
ﻩA．触发器ﻩB．计数器Ｃ．ＥＰROM D.加法器13.ＩｓpＬSI器件中,缩写字母GLB是指 B 。
数字逻辑电路考试复习
作业题 P70 题1.11(b)、(d)、(f) 题1.12 ⑴、⑶ P71 题1.13 ⑵ 题1.14 ⑵、⑷ 题1.15 ⑶、⑹
（1-5）
作业题 P71 题1.16(a) P72 题1.17 画出[题1.4] ⑴中函数的逻 辑图
（1-6）
作业题 P135 题2.2 P136 题2.3(a)
Y1 A B 0 A B
Y2 A B
Y3 AB 0 （AB 2-10）
作业题 P139 题2.13 P140 题2.15 P141 题2.16
（2-11）
一、填空题 1、使用(三态门 )可以实现总线结构；使用(OC )门可 实现“线与”逻辑。 2、TTL门输入端口为 “与” 逻辑关系时，多余的 输入端可(悬空 )处理；TTL门输入端口为 “或” 逻 辑关系时，多余的输入端应接(低)电平；CMOS门输 入端口为“与”逻辑关系时，多余的输入端应接(高 ) 电平，具有“或”逻辑端口的CMOS门多余的输入端 应接( 低)电平；即CMOS门的输入端不允许( 悬空)。 3、TTL与非门的电路结构由(输入级)、(中间放大级) 和(输出级 )三部分组成。
5、8个输入的编码器，按二进制编码，其输出的编码 有( 3 ) 位。 6、3个输入的译码器，最多可译码出( 8 ) 路输出。
（3-19）
二、单项选择题 1、在二进制译码器中，若输入有4位代码，则输出有 ( D )信号。 A、 2 个 B、 4个 C、 8个 D、16个 2、若在编码器中有50个编码对象，则要求输出二进 制代码位数为( B )位。 A、5 B 、6 C、10 D、50 3、在在大多数情况下,对于译码器而言( A )。 A、其输入端数目少于输出端数目 B、其输入端数目多于输出端数目 C、其输入端数目与输出端数目几乎相同
《数字逻辑与电路》复习题及答案
《数字逻辑与电路》复习题及答案《数字逻辑与电路》复习题第⼀章数字逻辑基础（数制与编码）⼀、选择题1．以下代码中为⽆权码的为CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
A. １B. ２C. ４D. 164．⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101015．在⼀个8位的存储单元中，能够存储的最⼤⽆符号整数是CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与⼗进制数（53.5）10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与⼋进制数(47.3)8等值的数为：A B。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常⽤的B C D码有C D。
A.奇偶校验码B.格雷码C.8421码D.余三码⼆、判断题（正确打√，错误的打×）1. ⽅波的占空⽐为0.5。
（√）2. 8421码1001⽐0001⼤。
（×）3. 数字电路中⽤“1”和“0”分别表⽰两种状态,⼆者⽆⼤⼩之分。
（√）4．格雷码具有任何相邻码只有⼀位码元不同的特性。
（√）5．⼋进制数（17）8⽐⼗进制数（17）10⼩。
（√）6．当传送⼗进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．⼗进制数（9）10⽐⼗六进制数（9）16⼩。
（×）8．当8421奇校验码在传送⼗进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其⾼电平和低电平常⽤1和0来表⽰。
数字逻辑复习题
数字逻辑复习第一章开关理论考点：1.进制的转换(选择填空) 2.逻辑函数的化简 3.卡若图化简4. 用与非门进行逻辑设计 课后试题用布尔代数化简下列各逻辑函数表达式9.将下列函数展开为最小项表达式 (1) F(A,B,C) = Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式 （1）化简得F=(2)C AB C B BC A AC F +++=C C B AD A B A D C AB CD B A F ++++=F=（3） F(A,B,C,D)=∑m(0,1,2,5,6,7,8,9,13,14)化简得F=(4) F(A,B,C,D)=∑m(0,13,14,15)+∑(1,2,3,9,10,11)化简得F=11.利用与非门实现下列函数，并画出逻辑图。
F==D A B A +D BC D C A BC A C B D C ++++ϕAC AD B A ++))((D C B A ++))((D C B A参考试题：1、C A BC C A AB C B A F ++++=),,(1 (用代数法化简)1)1(1=+++=+++=++++=B C C A C B C A A C BC C A B A F2、∑∑+=m d D C B A F )5,2,0()14,13,12,10,9,8,6,4(),,,(2（用卡诺图法化简）3、用公式法化简逻辑函数：Y ＝A'BC +(A+B')C 答：Y ＝A'BC +(A+B')C ＝（A'B ）C ＋（A'B ）' C ＝C4．什么叫组合逻辑电路中的竞争－冒险现象？消除竞争－冒险现象的常用方法有哪些？答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争－冒险现象。
消除竞争－冒险现象的常用方法有：接入滤波电容，引入选通脉冲，修改逻辑设计。
数字逻辑复习题
数字逻辑复习题《数字逻辑》复习资料⼀．选择题：1.下列数码均代表⼗进制数6，其中按余3码编码的是（）。
A）0110 B）1100 C）1001 D）01012.已知逻辑函数Y=AB+A?B+?A?B，则Y的最简与或表达式为（）。
A）A B）A+?A?B C）A+?B D）A+B3.对于J-K触发器，若J=K，则可完成（）触发器的逻辑功能。
A）R-S B）D C）T；D）J-K4.下列四个数中，最⼤的数是（）。
A）(AF)16 B）(001010000010)8421BCDC）(10100000)2 D）(198)105.逻辑变量的取值１和０可以表⽰（）。
A）开关的闭合、断开B）电位的⾼、低C）真与假D）电流的有、⽆6.在何种输⼊情况下，“或⾮”运算的结果是逻辑0。
（）A）全部输⼊是0 B）全部输⼊是1C）任⼀输⼊为0，其他输⼊为1 D）任⼀输⼊为17.对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输⼊T=（）。
A）0 B）1 C）Q D）不确定8.下列触发器中，克服了空翻现象的有（）。
A）边沿D触发器B）]主从RS触发器；C）同步RS触发器D）主从JK触发器；9.卡诺图上变量的取值顺序是采⽤（）的形式，以便能够⽤⼏何上的相邻关系表⽰逻辑上的相邻。
A）⼆进制码B）循环码C）ASCII码D）⼗进制码10.表⽰任意两位⽆符号⼗进制数需要（）⼆进制数。
A）6 B）7 C）8 D）911.余3码10001000对应的2421码为（）。
A）01010101 B）10000101 C）10111011 D）1110101112.补码1.1000的真值是（）。
A）+1.0111 B）-1.0111 C）-0.1001 D）-0. 100013.标准或-与式是由（）构成的逻辑表达式。
A）与项相或B）最⼩项相或C）最⼤项相与D）或项相与14.下列四种类型的逻辑门中，可以⽤（）实现三种基本运算。
A）与门B）或门C）⾮门D）与⾮门15.实现两个四位⼆进制数相乘的组合电路，应有（）个输出函数。
《数字逻辑》期末复习题及答案
《数字逻辑》期末复习题一、单项选择题1．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3．组合逻辑电路一般由（ A ）组合而成。
A 、门电路 B 、触发器 C 、计数器 D 、寄存器4．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。
A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量，反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”5．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器7．逻辑表达式A+BC=（ C ） A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。
A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”9．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12．逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。
数字逻辑考题与答案
数字逻辑试题 1 答案一、填空：（每空 1 分，共 20 分）1、（ 20.57）8 =（ 10.BC）162、 (63.25) 10= ( 111111.01)23、（ FF）16= ( 255 ) 104、 [X] 原 =1.1101，真值 X= -0.1101 ， [X] 补 = 1.0011。
5、 [X] 反 =0.1111， [X] 补 = 0.1111。
6、 -9/16 的补码为 1.0111，反码为 1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与 _ 、_或 __、_非 _ 。
10、F A B 1，其最小项之和形式为_ 。
F AB AB11、RS 触发器的状态方程为_ Q n 1S RQ n_，约束条件为SR0 。
12、已知F1 A B 、 F 2 AB AB ，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异 _步时序逻辑电路。
二、简答题（20 分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（ 1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简F AB ABC A(B AB ) （5分）答：F03、分析以下电路，其中RCO 为进位输出。
（ 5 分）答： 7 进制计数器。
4、下图为PLD 电路，在正确的位置添* ，设计出F A B 函数。
（5分）5 分注：答案之一。
三、分析题（30 分）1、分析以下电路，说明电路功能。
（10分）解：X m(3,5,6,7)2 分Y m(1,2,4,7)A B Ci X Y0000000101010010111010001101101101011111该组合逻辑电路是全加器。
《数字逻辑》总复习测试题参考答案
目录
• 测试题答案概述 • 选择题答案解析 • 填空题答案解析 • 简答题答案解析 • 计算题答案解析
01
测试题答案概述
测试题答案的解析
测试题1答案解析
这道题考查了基本逻辑门的功能和特点，通 过分析题目中的逻辑表达式，可以确定使用
的逻辑门类型和输入输出关系。
测试题2答案解析
解析：此题考查了触发器的功能，C选项代表了边沿触发器的特性，即在时钟信号的上升沿或下降沿时，触发器 会进行状态更新。
03
填空题答案解析填空题一答案及解析来自答案1010解析
根据二进制数的定义，二进制数由0和1组成，逢2进1。因此，将十进制数10转换为二进制数得到1010。
填空题二答案及解析
答案：8
测试题答案的注意事项
注意单位的统一
在解题过程中，需要注意单位的一致性，避免出现单位混淆或单位 错误的情况。
考虑边界条件
在分析逻辑电路或可编程逻辑器件的应用时，需要考虑各种边界条 件和极端情况，以确保电路的可靠性和稳定性。
重视细节
在解题过程中，需要注意细节问题，如符号的规范使用、电路连接方 式的正确性等，这些细节问题可能会影响最终结果的正确性。
05
计算题答案解析
计算题一答案及解析
答案
11010010
解析
根据二进制加法规则，1010+101=1101，然后后缀一个 0，得到11010010。
计算题二答案及解析
答案：3
解析：根据逻辑或运算规则，当两个输入信 号中至少有一个为高电平时，输出信号为高 电平。因此，A、B、C中至少有一个为高电
02
选择题答案解析
选择题一答案及解析
数字逻辑考试复习题2含答案
一、简化题(35分)
1、简化下列表达式为最简的与或表达式（每小题5分）
1)、F＝ABCD+ABD+BCD+ABC+BD+BC
2)、F＝Σm（1，3，5，7，9）+Σd（10，11，12，13，14，15）
3)、F＝ПM（3,4，6,7，11,12,13,14,15）
4)、F＝(A＋B＋C+D)+（A+B+C+D）+（A+C+D）+（A+B+C）+（A+B）+（C+D）2、简化表格为最少化状态表并对该最少化状态表进行分配（15分）
二、分析题（15分）
１、试分析图所示电路；（1）、写出各触发器驱动方程和电路状态方程；（2）、假设计数器初始状态Q2Q1Q0=000，列出电路状态转
换表，并写出功能。
（3）、判断电路能否自启动。
（４）、并将图
中的ＪＫ触发器转换成ＲＳ触发器。
Q2
三、设计题（50分）
1、试用JK触发器作存储元件设计一个模为6的加法计数器，当有
进位信号时输出为1否则输出为0，要求检查电路的自起动性。
（注：逻辑电路图略）（18分）
2、1011序列检测器的状态图，状态表并简化。
（10分）
（10分）
3
A
B
C。
2012年数字逻辑复习题
2012数字逻辑复习提要一、选择题1.若ABCDEFGH 为最小项，则它有逻辑相邻项个数为( A )A. 8B. 82C. 28D. 162.如果编码0100表示十进制数4，则此码不可能是(B )A. 8421BCD 码B. 5211BCD 码C. 2421BCD 码D. 余3循环码3.构成移位寄存器不能采用的触发器为( D )A. R-S 型B. J-K 型C. 主从型D. 同步型5.以下PLD 中，与、或阵列均可编程的是(C )器件。
A. PROMB. PALC. PLAD. GAL6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。
函数的最简与或表达式F= A 。
A ． B ． C ．D ． 7．组合电路是指 B 组合而成的电路。
A ．触发器 B ．门电路 C ．计数器 D ．寄存器8．电路如右图所示，经CP 脉冲作用后，欲使Q n+1=Q ，则A ，B 输入应为 AB 。
A ．A=0，B=0 B ．A=1，B=1C ．A=0，B=1D ．A=1，B=09．一位十进制计数器至少需要 4个触发器。
A ．3B ．4C ．5D ．10DB A D B A D B A ++DB A DC A C B A ++D C A D B A C B A ++DB A D B A D B A ++10．n 个触发器构成的扭环计数器中，无效状态有 D 个。
A ．n B ．2n C ．2n-1 D ．2n -2n11．GAL 器件的与阵列 ，或阵列 D 。
A ．固定，可编程B ．可编程，可编程C ．固定，固定D ．可编程，固定12．下列器件中是 C 现场片。
A ．触发器B ．计数器C ．EPROMD ．加法器13．IspLSI 器件中，缩写字母GLB 是指 B 。
A ． 全局布线区B ．通用逻辑块C ．输出布线区D ．I/O 单元14． 在下列逻辑部件中，不属于组合逻辑部件的是D 。
数字逻辑复习题
数字逻辑复习题⼀、计算题1、证明公式C A B A C A AB +=+)(2、证明公式D B B DA C B D D BC +=++++))((3、证明C A C B B A C B A ABC ++=+4、证明D B A CD D A BD B A +=+++5、证明B A BC B A ABC =++)(6、证明公式A C C B B A A C C B B A ++=++7、⽤卡诺图化简AB D C D B BC AC F ++++=8、化简F(A,B,C,D)=∑m (1,3,4,9,11,12,14,15) + ∑d(5,6,7,13)9、AC BC A D C B AB D C A F ++++=化成最简与⾮与⾮式10、将∑∑+=)7,5,2,0()6,4,1(),,(d C B A Y 化成最简与⾮与⾮式11、将∑∑+=)15,14()1110875320(),,,(d D C B A Y ，，，，，，，化成最简与⾮与⾮式12、将∑∑+=)15,14,12()1110875320(),,,(d D C B A Y ，，，，，，，化成最简与⾮与⾮式13、分析所⽰电路逻辑功能。
14、四路数据选择器的选择控制变量01A A 分别接A ，B ，数据输⼊端3210,,,D D D D 依次接C ，0,0,C ，试分析该电路实现何功能。
15、判断下列函数是否存在冒险，并消除可能出现的冒险BC A ACD C AB D C A F +++=16、分析下图所⽰计数器为模多少。
17、分析下图所⽰电路的功能。
2100 -> 10 -> 11 -> 01 -> 00 -> 01 -> 11 -> 102100 -> 01 -> 11 -> 10 -> 11 -> 01 -> 00⼆、化简题：123yY/Zx2 x1=00 x2 x1=01 x2 x1=11 x2 x1=101 3/03/d 4/d 3/d2 4/1 3/0 d/d 1/d3 1/d 1/1 d/d d/d4 2/d d/d 3/d 5/d5 2/d 5/d3/d 4/d 4⼆次状态yY/Zx2 x1=00 x2 x1=01 x2 x1=11 x2 x1=101 ①/05/- -/- 2/-2 1/- -/- 3/- ②/03 -/- 5/- ③/14/-4 1/- -/- 3/- ④/15 1/- ⑤/06/- -/-6 -/- 5/- ⑥/04/- 5⼆次状态yY/Zx2 x1=00 x2 x1=01 x2 x1=11 x2 x1=101 ①/0 3/0 -/- 2/02 1/0 -/- 4/0 ②/03 6/0 ③/0 4/0 -/-4 -/- 3/0 ④/0 5/05 6/0 -/- -/- ⑤/06 ⑥/0 -/- -/- 7/-7 1/- -/- -/- ⑦/1四.分析题1、分析如图所⽰组合逻辑电路的功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2012数字逻辑复习提要一、选择题1.若ABCDEFGH 为最小项，则它有逻辑相邻项个数为( A )A. 8B. 82C. 28D. 162.如果编码0100表示十进制数4，则此码不可能是(B )A. 8421BCD 码B. 5211BCD 码C. 2421BCD 码D. 余3循环码3.构成移位寄存器不能采用的触发器为( D )A. R-S 型B. J-K 型C. 主从型D. 同步型5.以下PLD 中，与、或阵列均可编程的是(C )器件。
A. PROMB. PALC. PLAD. GAL6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。
函数的最简与或表达式F= A 。
A ． B ． C ．D ． 7．组合电路是指 B 组合而成的电路。
A ．触发器 B ．门电路 C ．计数器 D ．寄存器8．电路如右图所示，经CP 脉冲作用后，欲使Q n+1=Q ，则A ，B 输入应为 AB 。
A ．A=0，B=0 B ．A=1，B=1C ．A=0，B=1D ．A=1，B=09．一位十进制计数器至少需要 4个触发器。
A ．3B ．4C ．5D ．10DB A D B A D B A ++DB A DC A C B A ++D C A D B A C B A ++DB A D B A D B A ++10．n 个触发器构成的扭环计数器中，无效状态有 D 个。
A ．n B ．2n C ．2n-1 D ．2n -2n11．GAL 器件的与阵列 ，或阵列 D 。
A ．固定，可编程B ．可编程，可编程C ．固定，固定D ．可编程，固定12．下列器件中是 C 现场片。
A ．触发器B ．计数器C ．EPROMD ．加法器13．IspLSI 器件中，缩写字母GLB 是指 B 。
A ． 全局布线区B ．通用逻辑块C ．输出布线区D ．I/O 单元14． 在下列逻辑部件中，不属于组合逻辑部件的是D 。
A ． 译码器B ．编码器C ．全加器D ．寄存器15． 八路数据选择器，其地址输入端(选择控制段)有 C 个。
A ．8B ．2C ．3D ．416． 为将D 触发器转换为T 触发器，下图所示电路虚线框内应是 。
A ． 或非门B ． 与非门C ． 异或门D ． 同或门17．用n 个触发器构成计数器，可得到最大计数摸是 B 。
A ．nB ．2nC ．2nD ．2n-118．) (F ,)6,5,4,3,2,1,0(C)B ,,F(A ==∑则m C(A)ABC (B)A+B+C (C)______C B A ++ (D) ______C B A19．或非门构成的基本RS 触发器，输入端SR 的约束条件是（A ）(A)SR=0 (B)SR=1 (C)1____=+R S (D) 0____=+R S21．在CP 作用下，欲使D 触发器具有Q n+1=__n Q 的功能，其D 端应接（D ）(A)1 (B) 0 (C) n Q (D) __n Q22．比较两个两位二进制数A=A1A0和B=B1B0，当A>B时输出F=1，则F的表达式是（ C ）。
(A)__11BAF=(B)__1__1BBAAF++=(C)___________11__11BABABAF⊕+=(D)____11BABAF++=23.下列电路中属于数字电路的是（ D ）。
A. 差动放大电路B. 集成运放电路C. RC振荡电路D. 逻辑运算电路24.表示任意两位十进制数，需要（ B ）位二进制数。
A. 6B. 7C. 8D. 925.n个变量可以构成（ C ）个最大项或最小项。
A. nB. 2nC. 2nD. 2n-126.下列触发器中，没有约束条件的是（ C ）。
A. 主从R-S触发器B. 基本R-S触发器C. 主从J-K触发器D. 以上均有约束条件27.组合逻辑电路中的险象是由于（C ）引起的。
A. 电路未达到最简B. 电路有多个输出C. 电路中的时延D. 逻辑门类型不同28.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ D ）。
A. 状态数目更多B. 状态数目更少C. 触发器更多D. 触发器一定更少29.用0011表示十进制数2，则此码为(D )。
A. 余3码B. 5421码C. 余3循环码D. 格雷码31.函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。
函数的最简与或表达式F=( A )。
A．B．C．D．32.组合电路是指( B )组合而成的电路。
A．触发器B．门电路C．计数器D．寄存器33.八路数据分配器，其地址输入（选择控制）端有( C )个。
A．1 B．2C．3 D．834.555定时器构成的单稳态触发器输出脉宽t w为。
A.1.3RCB.1.1RCC.0.7RCD.RC35.下列触发器中，没有约束条件的是（ C ）。
A. 主从R-S触发器B. 基本R-S触发器C. 主从J-K触发器D. 以上均有约束条件36.实现两个四位二进制数相乘的组合电路，应有（B）个输出函数。
A. 4B. 8C. 10D. 1237.组合逻辑电路中的险象是由于（ C ）引起的。
A. 电路未达到最简B. 电路有多个输出C. 电路中的时延D. 逻辑门类型不同38.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( D )。
A. 状态数目更多B. 状态数目更少C. 触发器更多D. 触发器一定更少39.用0011表示十进制数2，则此码为( D )。
A. 余3码B. 2421码C. 余3循环码D. 格雷码40.标准与或式是由（B ）构成的逻辑表达式。
A. 与项相或B. 最小项相或C. 最大项相与D. 或项相与41.J-K触发器在CP时钟脉冲作用下，要使得Q(n+1)=Q n，则输入信号必定不会为（A ）。
A. J = K = 0B. J = Q, K =QC. J = 0, K = QD. J = Q, K = 042.A⊕1⊕0⊕1⊕1⊕0⊕1 = （ A ）。
A. AB.C. 0D. 144. 表示任意两位无符号十进制数需要（ B ）二进制数。
A．6 B．7 C．8 D．946．补码1.1000的真值是（）。
A． +1.0111 B． -1.0111 C．-0.1001 D．-0. 1000 47．标准或-与式是由（ C ）构成的逻辑表达式。
A．与项相或 B．最小项相或 C．最大项相与 D．或项相与48．下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。
A．与门 B．或门C．非门 D．与非门49．将D触发器改造成T触发器，下图所示电路中的虚线框内应是（）。
A．或非门 B．与非门 C．异或门 D．同或门50．实现两个四位二进制数相乘的组合电路，应有（A ）个输出函数。
A． 8 B. 9 C. 10 D. 1151．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。
A．JK=00 B．JK=01 C．JK=10 D．JK=11 52．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（B ）个异或门。
A．2 B. 3 C. 4 D. 553．一个3：8线的地址译码器（74LS138），其控制信G 1、2A G 、2B G 的组合为__D_时才对输入进行译码。
A. 110 B. 101 C. 111 D. 10054．逻辑函C A AB C B F ++=，当变量的取值为__A___时，将出现竞争冒险现象。
A ． B=C=1B ． B=C=0C ．A=1，C=0D ．A=0，B=055．下列逻辑函数中，与（A+B ）(A+C)等价的是_C__。
A. F=AB B ． F=A+B C ． A+BC D ． F= B+C56．函数F=B A +AB 转换成或非－或非式为（B ）A ．B A B A +++B ． B A B A +++C ． B A B A +D ． B A B A +++57．图示ROM 阵列逻辑图，当地址为A 1A 0=10时，该字单元的内容为（ C ）A ． 1l10B ． 0111C ． 1010D ． 010058．下列时序电路的状态图中，具有自启动功能的是( B )59．在下列电路中不是组合逻辑电路的是 （ D ）A 、译码器B 、编码器C 、全加器D 、寄存器60．EPROM的与阵列（A ），或阵列（）。
A．固定，可编程B．可编程，固定C．固定，固定D．可编程，可编程61．一个十进制计数器至少需要（ B ）个触发器。
A．3 B．4C．5 D． 1062．下列表达式中不存在竞争冒险的有（ C ）。
A．Y=B+A B B．Y=A B+B CC．Y=A B C+A B D．Y=(A+B)A B63．ISP技术的特点是____D____。
A．必须用编程器 B．不可反复编程C．成为产品后不可再改变 D．系统在线工作过程中可以编程64．PROM、PLA、PAL三种可编程器件中，_AB_____是可编程的。
A．PROM的或门阵列 B．.PAL的与门阵列C．PAL的与门阵列或门阵列 D．PROM的与门阵列66．下列四个数中最大的数是( B )A．(AF)16 B．0)8421BCDC．(10100000)2 D．(198)1067．将代码(10000011)8421BCD转换成二进制数为（ B ）A．(01000011)2B．(01010011)2C．(10000011)2D．1)268．N个变量的逻辑函数应该有最小项（ C ）A．2n个B． n2个C．2n个D． (2n-1)个69．下列关于异或运算的式子中，不正确的是( B )A⊕=0 A．A⊕A=0 B．AC．A⊕0=A D．A⊕1=A70．下图所示逻辑图输出为“1”时，输入变量（ C ）ABCD 取值组合为A ．0000B ．0101C ．1110D ．111171．下列各门电路中，( B )的输出端可直接相连，实现线与。
A ．一般TTL 与非门B ．集电极开路TTL 与非门C ．一般CMOS 与非门D ．一般TTL 或非门72．D A C B A +在四变量卡诺图中有( D )个小格是“1”A ．13B ．12C ．6D ． 573． 对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为( A )A ．RS=X0B ．RS=0XC ．RS=X1D ．RS=1X74． JK 触发器在CP 脉冲作用下，欲使1n n Q Q +=，则输入信号必定不为（ A ）。
A ．0J K ==B ．J Q =，K Q =C ．J Q =，K Q =D ．J Q =，0K =75．Moore 型时序电路的输出_B____。