2012年数字逻辑复习题

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

2012数字逻辑复习提要

一、选择题

1.若ABCDEFGH 为最小项,则它有逻辑相邻项个数为( A )

A. 8

B. 82

C. 28

D. 16

2.如果编码0100表示十进制数4,则此码不可能是(B )

A. 8421BCD 码

B. 5211BCD 码

C. 2421BCD 码

D. 余3循环码

3.构成移位寄存器不能采用的触发器为( D )

A. R-S 型

B. J-K 型

C. 主从型

D. 同步型

5.以下PLD 中,与、或阵列均可编程的是(C )器件。

A. PROM

B. PAL

C. PLA

D. GAL

6.函数F(A,B,C,D)=∑m(1,3,4,6,8,10),它的卡诺图如右图所示。函数的最简与或表达式F= A 。 A . B . C .

D . 7.组合电路是指 B 组合而成的电路。 A .触发器 B .门电路 C .计数器 D .寄存器

8.电路如右图所示,经CP 脉冲作用后,欲使Q n+1=Q ,则A ,B 输入应为 AB 。 A .A=0,B=0 B .A=1,B=1

C .A=0,B=1

D .A=1,B=0

9.一位十进制计数器至少需要 4个触发器。

A .3

B .4

C .5

D .10

D

B A D B A D B A ++D

B A D

C A C B A ++

D C A D B A C B A ++D

B A D B A D B A ++

10.n 个触发器构成的扭环计数器中,无效状态有 D 个。 A .n B .2n C .2n-1 D .2n -2n

11.GAL 器件的与阵列 ,或阵列 D 。

A .固定,可编程

B .可编程,可编程

C .固定,固定

D .可编程,固定

12.下列器件中是 C 现场片。

A .触发器

B .计数器

C .EPROM

D .加法器

13.IspLSI 器件中,缩写字母GLB 是指 B 。

A . 全局布线区

B .通用逻辑块

C .输出布线区

D .I/O 单元

14. 在下列逻辑部件中,不属于组合逻辑部件的是D 。

A . 译码器

B .编码器

C .全加器

D .寄存器

15. 八路数据选择器,其地址输入端(选择控制段)有 C 个。

A .8

B .2

C .3

D .4

16. 为将D 触发器转换为T 触发器,下图所示电路虚线框内应是 。

A . 或非门

B . 与非门

C . 异或门

D . 同或门

17.用n 个触发器构成计数器,可得到最大计数摸是 B 。

A .n

B .2n

C .2n

D .2n-1

18.) (F ,)6,5,4,3,2,1,0(C)B ,,F(A ==∑则m C

(A)ABC (B)A+B+C (C)______C B A ++ (D) __

____C B A

19.或非门构成的基本RS 触发器,输入端SR 的约束条件是(A )

(A)SR=0 (B)SR=1 (C)1__

__=+R S (D) 0__

__=+R S

21.在CP 作用下,欲使D 触发器具有Q n+1=__

n Q 的功能,其D 端应接(

D )

(A)1 (B) 0 (C) n Q (D) __

n Q

22.比较两个两位二进制数A=A1A0和B=B1B0,当A>B时输出F=1,则F的表达式是( C )。

(A)

__

1

1

B

A

F=(B)

__

1

__

1

B

B

A

A

F+

+

=

(C)

__

_________

1

1

__

1

1

B

A

B

A

B

A

F⊕

+

=(D)

__

__

1

1

B

A

B

A

F+

+

=

23.下列电路中属于数字电路的是( D )。

A. 差动放大电路

B. 集成运放电

C. RC振荡电路

D. 逻辑运算电

24.表示任意两位十进制数,需要( B )位二进制数。

A. 6

B. 7

C. 8

D. 9

25.n个变量可以构成( C )个最大项或最小项。

A. n

B. 2n

C. 2n

D. 2n-1

26.下列触发器中,没有约束条件的是( C )。

A. 主从R-S触发器

B. 基本R-S触

发器

C. 主从J-K触发器

D. 以上均有约

束条件

27.组合逻辑电路中的险象是由于(C )引起的。

A. 电路未达到最简

B. 电路有多个

输出

C. 电路中的时延

D. 逻辑门类型

不同

相关文档
最新文档