同步十进制加法计数器优化设计

物理科学与技术学院课程设计

同步十进制加法计数器设计

班级：

指导老师：

学生：

集成电路设计愈发成为现代高科技的基石，尤其是芯片设计，几乎所有的电子系统都需要芯片，而在芯片逻辑功能中，计数器就显得非常重要。市场上多数同步十进制计数器多数采用JK触发器设计，而本设计采用D型主从触发器构成的同步十进制加法计数器。

本设计采用8421BCD码的编码方式来表示一位十进制数。设计中采用D型主从触发器构成T触发器来设计基本逻辑电路单元。本设计使用Microwind和Dsch软件完成原理图和版图设计。采用D型主从触发器，优化了同或门电路，大大减少MOS管数量，节省了版图面积，提高芯片性能。

关键词：同步十进制加法计数器Microwind Dsch D触发器T触发器

The integrated circuit design increasingly becomes the modern high tech the cornerstone, particularly the chip design, the nearly all electronic system needs the chip, but in the chip logical function, the counter appears very important. In the market the most synchronization decade counter uses the JK trigger design most, but this design uses D main the synchronized decimal base addition counter which constitutes from the trigger to compare the JK trigger to be possible to omit 80 MOS tubes.

This design uses 8421BCD the code the encoding method to express a decimal digit. In the design uses D main to constitute the T trigger from the trigger to design the basic logic circuit unit. This design uses Microwind and the Dsch software completes the schematic diagram and the domain design. Uses D main from the trigger, optimized the same or gate electric circuit, reduces the MOS tube quantity greatly, has saved the domain area, enhances the chip performance.

Keywords: Synchronized decimal base addition counter Microwind Dsch

D trigger T trigger

目录

摘要 (1)

Abstract (2)

第一章绪论 (5)

一、集成电路的概念 (5)

二、集成电路发展历史 (5)

三、集成电路分类 (5)

（一）按器件结构类型分类 (5)

（二）按集成度分类 (5)

（三）按使用的基片材料分类 (6)

（四）按电路的功能分类 (6)

（五）按应用领域分类 (6)

四、集成电路的设计 (6)

（一）什么是集成电路设计 (6)

（二）设计流程 (6)

（三）设计方法 (8)

第二章软件使用 (9)

一、Microwind3.1与Dsch 2.0简介 (9)

二、Microwind版图设计软件使用 (9)

（一）进入Microwind (9)

（二）实例：设计CMOS反相器 (10)

三、Dsch 原理图软件使用 (14)

第三章同步十进制加法计数器设计 (18)

一、同步十进制加法计数器设计思路 (18)

（一）CMOS电路的特点 (18)

（二）设计分析 (18)

（三）真值表 (19)

（四）驱动方程 (19)

二、同步十进制加法计数器设计及仿真 (20)

（一）传输门设计仿真 (20)

（二）反相器设计仿真 (22)

（三）D触发器的设计仿真 (24)

（四）同或门设计仿真 (25)

（五）由D触发器、同或门构成T触发器及其仿真 (27)

（六）二输入与门设计及其仿真 (28)

（七）AOA211设计仿真 (30)

三、同步十进制加法计数器模块设计优化 (32)

（一）同或门设计优化仿真 (32)

（二）T触发器设计优化仿真 (34)

四、同步十进制加法计数器原理图构成及仿真 (35)

（一）同步十进制加法计数器原理图： (35)

（二）同步十进制加法计数器原理图仿真 (37)

（三）同步十进制加法计数器原理图仿真波形 (39)

五、生成版图以及版图仿真 (39)

（一）生成版图 (39)

（二）版图仿真 (41)

第四章总结 (42)

致谢 (43)

参考文献 (44)

附录Ⅰ Microwind一些重要功能 (45)

附录Ⅱ同步十进制加法计数器Verilog文件 (49)