集成电路工艺原理(期末复习资料)

第一章

1、何为集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、

电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个内，执行特定电路或系统功能。

关键尺寸：集成电路中半导体器件能够加工的最小尺寸。

2、它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越

快，性能越好

3、摩尔定律：、芯片上所集成的晶体管的数目，每隔18个月就翻一番。

4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。

Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度

5、功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不

一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。

6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC 设计公

司；Chipless；Fablite

第二章：硅和硅片的制备

7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性

能

8、CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型

的固体硅锭；

9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；

关键参数：拉伸速率和晶体旋转速度

10、CMOS （100）电阻率：10~50Ω•cm BJT（111）原因是什么？

11、区熔法？纯度高，含氧低；晶圆直径小。

第三章集成电路制造工艺概况

12、亚微米CMOS IC 制造厂典型的硅片流程模型

第四章氧化；氧化物

12、热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。

13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。

14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、

重复性好，与光刻胶的粘附性好.

水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。

湿氧：氧气携带水汽，故既有Si与氧气反应，又有与水汽反应。氧化速度氧化质量介于以上两种方法之间。

15、二氧化硅基本特征：1、热SiO2是无定形的(熔融石英 2、良好的电绝缘材料(作介质

层3、高击穿电场(不容易被击穿) 稳定和可重复的Si/SiO2界面；4、硅表面的生长基本是保形的。5、对杂质阻挡特性好 6、硅和SiO2的腐蚀选择特性好（HF等）7、硅和SiO2有类似的热膨胀系数

16、二氧化硅用途：保护器件免划伤和隔离沾污（钝化）氮化硅缓冲层以减小应力(很薄)

氮化硅缓冲层以减小应力(很薄

17、氧化层厚度与消耗掉的硅厚度的关系

18、氧化物生长模型是由迪尔（Deal）和格罗夫（Grove）发展的线性一抛物线性模型；t ox 为硅片经过t 时间后SiO2的生长厚度(μm ) B 为抛物线速率系数(μm2/h) B/A 为线性速率系数(μm/h) t0 为初始氧化层厚度(μm)为生成初始氧化层to (μm)

所用的时间(h) 氧化层足够薄时tox很小氧化层足够厚时

tox值大

各种氧化工艺：

19、局部氧化工艺－LOCOS（Local oxidationof silicon）工艺；存在的问题：1.存在鸟嘴，氧扩散到Si3N4 膜下面生长SiO2，有效栅宽变窄，增加电容；2. 缺陷增加浅槽隔离技术

－STI（Shallow TrenchIsolation）工艺。

优点：消除了鸟嘴现象；表面积显著减少；超强的闩锁保护能力；对沟道没有侵蚀；与CMP兼容

第五章淀积－表面薄膜的形成

20、1\化学气相淀积（CVD）：通过气态物质的化学反应，在衬底表面上淀积一层薄膜材料的过程。物理淀积（PVD）：在真空中，淀积材料由固体或熔化源的蒸发或用等离子体中高能气体离子击打出来，并在表面凝聚形成薄膜。

2\磷硅玻璃回流在金属层间，需淀积表面平滑的二氧化硅作为绝缘层。低温淀积的磷硅玻璃受热后容易变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层，此工艺称为磷硅玻璃回流

3\氮化硅（Si3N4）：硅片最终的钝化层，能很好地抑制杂质和潮气的扩;散掩蔽层。在STI 工艺中，因其与Si的晶格常数和热;因其介电系数（7.5）较SiO2（3.9）大，故不用于ILD，以免产生大的电容，降低芯片的速度。膨胀系数差别比SiO2大，故需要薄的垫氧;多晶硅: ：通常用LPCVD方法淀积。在MOS器件中，掺杂的多晶硅作为栅电极。通过掺杂可得到铁电的电阻;和二氧化硅优良的界面特性;和后续高温工艺的兼容性;比金属电极更高

的可靠性;在陡峭的结构上淀积的均匀性;实现栅的自对准工艺

21、等离子增强CVD－Plasma-Enhanced CVD

1、设备的组成：反应室和衬底加热系统、射频功率源、供气及抽气系统。

优点：淀积温度低，如LPCVD淀积Si3N4温度800－900 ℃，PECVD仅需350℃。冷壁等离子体反应，产生颗粒少，需要少的清洗空间等;缺点：填隙能力不足。HDPCVD具有更好的填隙能力，因而在0.25μm及以后技术节点取代PECVD

22、高密度等离子CVD-HDPCVD

优点：反应温度低: 300 ℃－400℃；薄膜填充高深宽比间隙能力强;淀积限制的条件：1、

质量传输限制淀积速率

HDPCVD 工艺的基本步骤:离子诱导淀积; 溅射刻蚀; 再次淀积;

2、反应速度限制淀积速率--解决折方法：可以通过加温、加压提高反应速度。；为了获

得均匀的淀积速率（厚度），需保证反应区温度均匀分布

23、介质及其性能－介电常数

遇到的问题: 芯片集成度提高，互连线宽和导线间距减小，电阻和寄生电容增大，导致RC

信号延迟增加。

解决的办法：采用铜作为互连金属减小电阻，采用低k材料作为层间介质减小电容，从而

减小RC信号延迟。

低k介质作为层间介质优点：减少相邻导线间的电耦合损失，提高导线的传输速率。

高k介质;在DRAM存储器中引入高k介质，以提高存储电荷（或能量）密度，简化栅介质

结构；

特征尺寸缩小，使栅氧厚度减小到几nm，

出现问题:

栅极漏电流增加；多晶硅内杂质扩散到栅氧甚至衬底 ；控制栅氧厚度在几纳米的难度较

大

第六章：金属化

24、金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和集成电路

的孔填充塞的过程。

互连：由导电材料制成的连线将电信号传输到芯片的不同部分，也被用于芯片上器件和器

件整个封装之间的金属连接。接触：芯片内部的器件与第一金属层间在硅片表面的连接；

通孔：穿过各种介质从某一金属层到毗邻金属层形成电通路的开口。充薄膜：填充通孔以

便在两层金属间形成电连接。

24、纯铝系统

优点：铝与P 型硅及高浓度N型硅均能形成低欧姆接触；电阻率低；与SiO2 粘附性强，无

需粘附层。能单独作金属化布线，工艺简单；容易腐蚀，且在腐蚀铝时对SiO2 和Si 不产

生腐蚀

缺点：铝布线的电迁移现象比较严重；硅在铝中的溶解和扩散，会产生铝尖楔现象，导致

浅PN结退化甚至穿通。高温下与SiO2反应，使铝膜变薄，电阻变大，SiO2受侵蚀。3SiO2+4Al

－> 3Si+2Al2O3铝是软金属，容易擦伤;金丝与铝互连线键合会产生黄斑和紫斑，可靠性

差。

25、电迁移：外加电场对电子的加速，而撞击晶格上的原子，使晶格上的原子离开原来的

位置。电迁移在金属中的小丘

改进措施：Al-Cu（4%）合金或Al-Si（1~2%）-Cu（2~4%）合金；采用溅射工艺以确保

金属膜合金成分与靶一致。

26、克服铝系统缺点的措施：在铝中掺铜（2~4%），可以有效减缓电迁移；在铝中掺硅

（1~2%），使硅在铝膜中达到饱和，

可以克服铝对硅的溶解；采用铝丝键合技术，可以克服黄斑和紫斑；采用钝化层保护，

可以避免铝膜的擦伤；Al –TiW – Pt – Si 互连系统

27、铜互联的好处：1. 低电阻率2. 功耗低－减少了线的宽度，降低了功耗3. 更高的集成

密度－更窄的线宽更少的金属层4. 抗电迁移，比铝高四个数量级，更高的功率密度（电流

密度）－铜不需要考虑电迁徙问题5. 更少的工艺步骤－用大马士革方法处理铜具有减少工

艺步骤20到30%的潜力