静态存储器的介绍

Slide1. SRAM的全称是static random access memory，它是一种最常用的memory,核心部分是两个cross-coulped inverter 组成的bi-stable latching circuit，通常称为flip-flop的电路。SRAM static的特性主要是它不需要像DRAM那样定期对存储的数据进行刷新，只要Vdd 不掉电，数据就可以稳定存储。SRAM最主要的应用就是缓存，缓存的作用是在CPU和内存之间进行数据缓冲。像智能手机这样的一些高端电子产品，SRAM是必不可少的。SRAM之所以可以做缓存是因为它有一个最为重要的优点：speed, SRAM的读写频率可以到几个Giga Hz，比DRAM至少快一个order。SRAM最大的劣势在于density 比较低，用的最多的SRAM是所谓的6T traditional SRAM, 1个bitcell有六个MOSFET组成，与SRAM对应的DRAM只需要一个MOSFET加一个capacitor。bitcell占用面积大导致desity低,density低造成cost 高，具体表现是同样容量的缓存会比内存条造价高很多。

Slide 2. 这是一个目前典型的memory 架构，CPU+3级缓存再加内存条，其中一级缓存经常用8T dual port SRAM,可以用两个port同时读写，速度最高，集成度也最低，三级缓存会用high-density design的SRAM，集成度最高，速度最低。从下面这幅实物图可以清楚看到multi-core 和三级缓存做在一起，stand alone的SRAM已经很少看到，一些低端的电子产品在介绍CPU性能参数的时候不会把缓存的信息单独列出来，但是对于像智能手机这样高端的电子产品，缓存的容量和工作频率绝对是一个重要的性能指标。下面这张图根据价格和读写速度对memory进行一个排列，硬盘速度最低，价格最便宜，内存条其次，缓存速度最高，造价也最高。接下来这张图是SRAM发展的roadmap,绿线对应左边的纵坐标，表示SRAM density的变化情况，每往前推进一个generation, desity翻倍，红点对应右边的纵坐标，表示SRAM 工作频率的变化情况，每推进一个generation, speed 提升15%. 最新的一些信息显示Intel基于22nm tri-gate finfet 工艺的SRAM, 工作频率最高可以达到4.6GHz。最后看一下我们公司SRAM的一个大概的情况，已经进入量产的基

于40nm low-leakage process 用于high density application 的面积最小的bitcell是0.242平方微米，desity 是4Mb/平方毫米，这个数值很容易算，你拿一个平方毫米除以一个bitcell的面积就得到了density, 我们公司像客户提供32Mega SRAM product,同时gurantee natural yield 在90%以上，所谓的natural yield是指在不加redundancy的情况下看到的yield,我们foundry向customer提供的都是natural yield. 什么是redundancy我稍后会讲。28 127 bitcell design target 暂时定的是128mega, 但是困难很大，目前28PS 127 还没有yield。28PS 155的64M SRAM array yield大概在10%到20%。28HKMG 情况更糟，127和155在nominal vdd 下都没有看到yield。

Slide 3. 这是最常用的6T-SRAM的基本电路图，1个bitcell由六个transistor 组成，四个NMOS 和两个PMOS。这个电路图的连接关系似乎有点乱，我们看一下简化的电路图，SRAM的核心部分是两个cross-coupled inverter 组成一个正反馈回路，可以保证SRAM有两个稳定的存储状态“0”和“1”，电荷存储在n1和n2两个storage node里面，n1和n2的电容主要是寄生电容和耦合电容，所以SRAM和DRAM从大的方面来说属于，与此相对应的是非易失性存储器，最典型的是flash,flash有专门的电荷存储介质—floating gate,电荷被写入之后，即使vdd掉电，电荷也可以被保存很长时间，通常是十年甚至更久。除了主体部分的两个inverter还有两个pass gate主要用于控制数据读写。

slide 4. 这幅图是SRAM array的layout，每一个黄色的框框代表一个bitcell,整个SRAM array 就是这些bitcell的高度重复，我们把SRAM array里面具有数据存储以及读写功能的最小重复单元称为bitcell. 需要特别指出的是，严格意义上来讲，只要array里面有一个biecell 不能function,这个SRAM array就废掉了，到了32nm之后，process variation 越来越大导致bitcell fail的几率越来越高，同时array volume也越做越大，最终导致整个SRAM array yield很低，在这种情况下怎么提升yield？答案是加redundancy，具体来讲就

是在array边上额外放上几行或者几列SRAM, 如果ARRAY 里面有bitcell fail的情况出现，通过相应的寻址操作找出fail那个bitcell所在的那一行或者那一列，用额外加的这些SRAM 将其替换掉，额外加入的那些SRAM bitcell就是redundancy。Redundancy 说白了就是在那cost换取yield, 是在process variation越来越大的情况不得以采取的应对措施，在design的时候要不要加redundancy要由customer来决定。把SRAM一个bitcell放大之后就是下面这幅图，请大家注意bitcell layout的一个特点：中心对称。这是SRAM对mismatch 非常敏感的一个重要原因。后面这张图是SRAM的SEM照片。前面有提到过，SRAM最大的劣势是bitcell占用面积大，为了尽可能省面积，SRAM经常选用logic里面接近甚至超越minimum rule的device, 这是SRAM mismatch 很严重的最重要原因。最后这张表列出了40ll 242 bitcell device的width和length，可以明显看出，PD width最大，PG 其次，PU最小，为什么是这样的一种排序，在cell ratio 那一部分会讲到。

Slide5.这是SRAM一个block的示意图，SRAM array做得很大比如128mega的时候需要很多block。SRAM要能够实现数据读写功能，除了array主体部分之外，还需要相应的pheriphery就是控制电路，包括用于行选列选的pre-coder/decorder，用于read 的SA，用于write的write driver,以及用于数据输入输出的I/O和buffer

Slide5.对于随着技术不断往前推进，电子产品性能飞速提高，同时功耗也越来越大，对于memory而言，它可以占到整个SOC总功耗的一半以上。相比较而言，待机功耗会更重要，因为电子产品大部分时间还是处于standby状态。那总功耗可以分为两个大的部分：static和dynamic,也可以称为standby和active。Static power与leakage和待机电压成正比，dynamic这部分与load capacitance、工作频率以及工作电压有关。降低功耗的最简单办法就是降低电压，SRAM有一些特殊称谓，SRAM total leakage称为standby current,最小待机电压称为DRV，最小工作电压称为Vccmin。制约整个SOC的Vccmin不