数电填空题
(完整版)数电题库填空题整理复习
考点 一 进制转换1、（11101001）2=（ 233 ）10=（ E9 ）162、二进制码11100001表示的十进制数为 （ 225 ） ，相应的8421BCD 码为 （001000100101 ）。
3．（406）10= （ 010*********）8421BCD十进制数(75)10的8421BCD 编码是 01110101 。
4．(00101101)2 = ( 45 )10 = ( 01000101 )8421BCD 。
5、(1001.0110)B=( 9.6 )H6．（01101001）2=（ 105 ）10=（ 69 ）167、十六进制数（7E.5C ）16等值的二进制数为（01111110.01011100）2,等值的八进制数为（176.270）88（37）10=（100101）2=（ 25 ）169.(B4)16 ，（178）10， (10110000)2中最大数为(B4)16，最小数为_(10110000)210将十进制数287转换成二进制数是100011111；十六进制数是11F 。
、11位十六进制数转化为二进制数有_20_位12十进制数238转换成二进制数是_11101110_；十六进制数是_ EE _。
13．(33)10=( 21 )16=( 100001 )214. 将十进制数45转换成十六进制为 (2D)16 。
15二进制数A=1011010，B=10111，则A-B= 1000011 。
16十进制数228转换成二进制数是＿(11100100)2＿；十六进制数是＿(E4)16 ＿.考点2 触发器的种类及特征方程 重点1．根据触发器功能的不同，可将触发器分成四种，分别是 RS 触发器、JK 触发器、 T 触发器和 D 触发器。
对于上升沿触发的D 触发器，它的次态仅取决于CP__上升_沿到达时___D___的状态。
2、D 触发器的特征方程为（ n n D Q=+1 ） ，JK 触发器的特征方程为 （n n n Q K Q J Q +=+1 ），T 触发器的特征方程为RS 触发器的特性方程为Q n+1=n Q R S R S ⋅+；约束方程为_RS=0__。
数电填空选择 背诵
一、填空题3、TTL 与非门多余输入端的处理方法是 高电平或悬空或接电源或与其它输入端并接 ）。
4、TTL 三态门的三种可能的输出状态分别是（ 高电平 ）、（ 低电平 ）和（ 高阻 ）。
5、门电路输入端个数称为门的（ 扇入 ）系数，门电路带同类门数量的多少称为门的（ 扇出 ）系数。
7、具有两个稳定状态，能够存储1位二值信息的基本单元称为（ 触发器 ）。
8、触发器具有（ 2 ）个稳定状态，它可记录（ 1 ）位二进制代码。
若要存储8位二进制信息需要（ 8 ）个触发器。
9、时序电路一般由（存储电路）和（ 组合电路 ）两部分组成。
10、有一个容量为256*4位的RAM ，该RAM 有（ 1024 ）个基本存储单元，有（ 8 ）个地址线，每次访问（ 4 ）个基本存储单元。
11、四位二进制编码器有（ 16 ）个输入端，（ 4 ）个输出端。
12、逻辑变量的异或表达式为：（ A B+A B ）。
1、门电路通常由半导体 二极管 和 三极管 等构成，且它们通常工作于 导通 和 截止 两种工作状态。
2、逻辑代数又叫布尔代数，有三种基本逻辑运算分别是 或运算 、 与运算 和 非运算 。
3、任何一个逻辑函数均可以用 逻辑表达式 、 真值表 、 卡诺图 和 逻辑图 四种方法表示。
4、DAC 可以实现 数模 的转换。
6、能将输入的1个数据根据需要传送到多个端口之一的电路称为（ 数据分配器 ）。
7、集成电路74ALS08属于 （ 先进的低功耗肖特基TTL 电路 ）8、循环码有两个显著特点，其一是 相邻性 ，其二是 循环性 。
9、RS 型为电平触发的触发器。
1、 随着 计数脉冲 的输入可做递增又可做递减计数的计数器称为可逆计数器。
4、时序电路中一定含有（ 触发器 ）1.EPROM 是指（ 可擦可编程只读存储器 ）。
2、同步十进制计数器循环一个周期需要CP 数是10。
2、 将1024×4位的RAM 扩展为8192×8位的RAM ，需用（ 16 ）片1024×4位的RAM ，还需要一片3线-8线译码器。
数电填空题题库(78题)_附答案
数电填空题题库教师组卷学生备考练习用1. 集电极开路门的英文缩写为（ OC ）门，工作时必须外加电源和上拉电阻。
2. OC 门称为（集电极开路） 门，多个OC 门输出端并联到一起可实现（ 线与 ）功能。
3. 逻辑代数又称为（ 布尔 ）代数。
最基本的逻辑关系有（ 与 ）、（ 或 ） 、（ 非 ）三种。
4. 逻辑函数的常用表示方法有（ 逻辑表达式 ）、（ 真值表 ）、（ 卡诺图 ）。
5. 摩根定律又称为（ 反演律 ）。
6. 逻辑函数F=A ̅+B+C ̅D 的反函数F ̅= （ A B ̅(C+D ̅) ）。
7. 触发器有（ 2 ）个稳态，存储8位二进制信息要（ 8 ）个触发器。
8. 一个基本RS 触发器在正常工作时，它的约束条件是R ̅+S ̅=1，则它不允许输入S̅=（ 0 ）且R ̅=（ 0 ）的信号。
9. 一个十位D/A 转换器，当输入全1时，其输出电压V O 为5.115V 。
当输入二进制数为1010101000时，其输出电压V O 为（ 3.4 ）V 。
10. 根据下图所示计数状态转换图回答：它是按（ 无 ）权编码规律进行计数的， 它是（ 10 ）进制计数器（即模M 为多少）。
11. 写出如下图所示电路Z1的逻辑函数式：(A ̅+B C ̅ 或A ̅ B ̅+AC ̅̅̅̅B )1 TG& BC ACMOS 100K12.存储容量为4K×8位的RAM存储器，其地址线为( 12 )条、数据线为( 8 )条。
13.用4个触发器可以存储( 4 )位二进制数。
14.八进制数(34.2 ) 8的等值二进制数为（011100.010）2；15.十进制数98 的8421BCD 码为（10011000 ）8421BCD。
16.TTL 与非门的多余输入端悬空时，相当于输入( 高)电平。
17.如图所示电路中F1的最简逻辑表达式为( AB )。
F 2 、F 3 分别属于何) ；F3: ( 或门)。
数电试题及答案
数电试题及答案一、选择题（每题5分，共20分）1. 在数字电路中，以下哪个不是基本的逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D2. 一个触发器可以存储的二进制数是：A. 1位B. 2位C. 3位D. 4位答案：A3. 以下哪个不是组合逻辑电路的特点？A. 无记忆功能B. 输出只依赖于当前输入C. 有记忆功能D. 输出与输入的逻辑关系固定答案：C4. 一个8位二进制计数器的计数范围是：A. 0-7B. 0-15C. 0-255D. 0-511答案：C二、填空题（每题5分，共20分）1. 在数字电路中，最小的可存储单元是______。
答案：触发器2. 一个D触发器的输出Q与输入D的关系是：当时钟脉冲上升沿到来时，Q变为D的______。
答案：值3. 在数字电路中，一个4位的二进制数可以表示的最大十进制数是______。
答案：154. 一个5进制计数器的计数范围是______。
答案：0-4三、简答题（每题10分，共30分）1. 请解释什么是同步电路和异步电路，并说明它们的主要区别。
答案：同步电路是指电路中的所有触发器都由同一个时钟信号控制，从而确保所有触发器在同一时刻更新其状态。
异步电路则没有统一的时钟信号，触发器的状态更新是独立进行的，可能会因为触发器的响应时间不同而导致时序问题。
2. 什么是摩尔斯电码，它在数字通信中有什么应用？答案：摩尔斯电码是一种早期的数字编码系统，通过不同的点（短脉冲）和划（长脉冲）的组合来表示字母、数字和标点符号。
在数字通信中，摩尔斯电码用于无线电通信，因为它可以有效地在嘈杂的信道中传输信息。
3. 解释什么是寄存器，并说明它在计算机系统中的作用。
答案：寄存器是一种高速的存储设备，用于存储指令、数据或地址。
在计算机系统中，寄存器用于快速访问和处理信息，它们是CPU内部的存储单元，用于执行算术和逻辑操作。
四、计算题（每题10分，共30分）1. 假设有一个4位的二进制计数器，起始计数值为0000，每次计数增加1。
(精选)数电选择填空复习题
一、填空题1、（81）10 =（1010001 ）2 =（51 ）16 =（10000001 ）8421BCD 。
2、实现用二进制代码表示某一特定信息的电路称为（编码器）。
3、三位二进制译码器有（ 3 ）个数码输入端，（8）个信号输出端以及若干个控制端。
4、n进制计数器有（2的n次方）个有效状态，在CP作用下，无效状态可进入有效循环称为能（自启动）。
5、移位寄存器的输入输出方式有（串）行输入，（并）行输入，（串）行输出和（并）行输出。
6、（９８）十＝（1100010 ）２＝（ 62）1６＝（ 10011000 ）8421BCD 。
7、逻辑函数的表示方法有（逻辑真值表）、（逻辑函数式）、（逻辑图）、（波形图）8、n位二制译码器有（ n ）个数码输入端，（2的n次方）个信号输出端以及若干个控制端。
9、（78）10 = （1001110 ）2 = （4E）16= （ 01111000 ）8421BCD 。
10、将给定的二进制代码翻译成编码时赋予的原意，完成这种功能的电路称为（译码器）。
11、二进制编码器是由（2的n次方）位二进制数表示（ n ）个信号的编码电路。
12、寄存器的功能是（寄存一组二值代码），它由具有存储功能的触发器构成。
N 个触发器构成的寄存器能存储（存储N位二值代码）。
13、多位加法器进位方法有（串行进位加法器），（超前进位加法器）。
14、数据选择器又称（多路开关），它是一种（多）输入，（单）输出的逻辑构件。
控制信号端实现对（多路输入）的选择。
15、全面描述一个时序逻辑电路的功能，必须使用三个方程式它们是（驱动方程），（状态方程），（输出方程）。
16、组合逻辑电路的逻辑功能特点是,任意时刻的( 输出 )状态,仅取决于该时刻( 输入 )的状态, 而与信号作用前电路的( 原来状态无关 )。
17、组合逻辑设计是组合逻辑分析的( 逆过程 ),它是根据( 逻辑实际功能 )要求来实现某种逻辑功能,画出实现该功能的( 逻辑 )电路。
数电填空题
1逻辑函数有四种表示方法它们分别是直值表、逻辑图、逻辑表达式和卡诺图2.将2004个“1异或起来得到的结果是03.由5555 定时器构成的三种电路中，施密特触发题和单稳态触发器是脉冲的整形电路。
4TT L器件输入脚悬空相当于输入高电平。
5，基本逻辑运算有:与或和韭运算。
6.采用四位比较器对两个四位数比较时，先比较最高位。
7触发器按动作特点可分为基本型、同步型、主从型和边沿型;8.如果要把一宽脉冲变换为窄脉冲应采用积分型单稳态触发器9.目前我们所学的双板型集成电路和单极型袋成电路的典型电路分别是TTL电路和CMOS电路。
10.施密特触发器有_2_个稳定状态.多谐振荡器有_O_个稳定状态。
11.数宇系统按组成方式可分为_功能扩展电路、功能综合电路__两种;12 两二进制数相加时，不考虑低位的进位信号是半加器。
13.不仅考虑两个本位相加，而且还考虑来自.低位进位相加的运算电路，称为全加器。
14.时序运辆电路的输出不仅和该时刻输入变量的取值有关，而且还与该时刻电路所处的状态有关。
l5.计数器按CP脉冲的输入方式可分为同步计數器和异步计数器触发器根据逻辑功能的不同，可分为RS触发器T触发器JK 触发器T触发器D触发器等。
17.根据不同需要，在集成计数器芯片的基础上，通过采用_反馈清零法_、预置数法、进位输出置最小数法等方法可以实现任意进制的技术器位二进制数。
18.一个JK 触发器有2个稳态，它可存储1位二进制数19.若将一个正弦波电压信号转换成同一频率的矩形波，应采用_多谐振荡器_电路。
20.把jK触发器改成T触发器的方法是]=K=T进制的计数群。
21.N 个触发器组成的计数器最多可以组成2^n进制的计数器22.基本RS 触发器的约束条件是RS=023.对于水触发器，若J= K.则可完成T 触发器的逻辑功能诺J = K,则可完成D触发器的逻辑功能。
24.由二值变量所构成的因果关系称为_逻辑_关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
数字电子技术基础—试题—填空
时构成
T 触发器。
3．组合逻辑电路的冒险现象是由
竞争 引起，表现为 尖峰 脉冲。
4．常 见 的 脉 冲 产 生 电 路 有
有 施密特触 发器
。
多谐振荡器
，常见的 脉冲整形 电路
5. 触 发 器 有 2 个 稳 态 ， 存 储 8 位 二 进 制 信 息 要 8 个 触 发 器 。
6. 米利型时序电路输出信号与
同步时序电路 和
16．用 555 定时器构成的多谐振荡器，若充放电回路中有电阻、电容， 的脉冲周期 T __0． 7(R1+2R2) C__。
则该多谐振荡器形成
17． A/D 转换需要经过
采样 、 保持 、 量化 和 编码 四个步骤。
18．根据 D/A 转换器分辨率计算方法， 4 位 D/A 转换器的分辨率为 6.7% 。
9．三态门除了输出高电平和低电平之外，还有第三种输出状态，即
10． RS触发器的特性方程为 Qn 1* S RQ 、_SR=0__。
高阻态 状态。
1．二进制码 11011010 表示的十进制数为 218
，十六进制为 DA
。
2． D 触发器的特征方程为 Qn 1 D ， JK 触发器的特征方程为 Q n 1 J Q K Q 。
量化
。
23． CPLD 的含义是
复杂可编程逻辑器件
。
24． MAX+PLUS Ⅱ中用于仿真文件的编辑器是
波形编辑器
。
25． MAX+PLUS Ⅱ中采用图形编辑器设计时的后缀名为
gdf
。
26．在 MAX+PLUS Ⅱ集成环境下， 为图形文件产生一个元件符号的主要用途是 路设计调用 。
《数电》填空,选择,判断
第一章一、选择题1．以下代码中为无权码的为 C 。
A . 8421BCD 码B . 2421BCD 码C . 余三码2．一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163．十进制数25用8421BCD 码表示为 BC 。
A .10 101B .0010 0101C .100101D .101014．在一个8位的存储单元中，能够存储的最大无符号整数是 CD 。
A .（256）10B .（127）10C .（FF ）16D .（255）105．与十进制数（53.5）10等值的数或代码为 ABCD 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.1)2D .(65.4)86．与八进制数(47.3)8等值的数为： ABA. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)27．与模拟电路相比，数字电路主要的优点有 BCD 。
A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强8. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n9. 逻辑函数的表示方法中具有唯一性的是 A D 。
A .真值表 B.表达式 C.逻辑图 D.卡诺图 10.F=AB +BD+CDE+A D= AC 。
A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++11.逻辑函数F=)(B A A ⊕⊕= A 。
A.BB.AC.B A ⊕D. B A ⊕12．A+BC= C 。
A .A+B B.A+C C.(A+B)(A+C) D.B+C13．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是114、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ）。
数电填空题
1.在数字电路和计算机中只用高电平和低电平两种符号表示信息。
2.数字电路只有与，或，非，三种基本电路。
3.将二进制，八进制和十六进制数转换为十进制的共同规则是按权展开4.传统的逻辑代数的表示方法有真值表，卡诺图，逻辑状态表达式和逻辑图5.逻辑变量和函数只有0和1两种取值，而且它们只有表示两种不同的逻辑状态.6.逻辑代数的基本逻辑运算是与，或，非。
7.逻辑函数表达式的标准形式有最小项表达式和最大项表达式。
8.最简与或式是指乘积项最少的与或式。
9.任意两个最小项之积恒为0，全体最小项之和恒为1。
10.门是一种能实现某种逻辑关系的电路。
11.三种基本逻辑门是与门，非门，或门。
12.与门是可以实现与逻辑关系的门电路。
13.直接把两个门的输出连接在一起“与”逻辑关系的接法叫线与。
14.三态输出门的输出端可以出现高电平，低电平和高阻态三种状态。
15.三态输出门的主要用途是可以在相同的信号线上分的轮流传送几个不同的数据或控制信号。
16.正逻辑的与门是负逻辑的或门，正逻辑的或门是负逻辑的与门。
17.正逻辑的或非门是负逻辑的与非门，负逻辑的与非门是正逻辑的或非门。
18.在TTL三态门，OC门，与非门，异或门和或与门电路中，能实现“线与”逻辑关系的门为OC门，能实现总线链接方式的门是三态门。
19.对于与非门，只要有一个输入为高电平，则输出就为低电平，所以对于与非门多余的输入端处理不能接高电平。
20.对于TTL与非门，只要有一个输入为低电平，则输出就为高电平，所以对于与非门多余的输入端的处理不能接低电平。
21.从结构上看，组合逻辑电路构成，不含记忆电路，也不含反馈信号，信号从输入开始单向传输到输出。
22.组合逻辑电路是之任何适合电路的输入仅由当时的输入决定。
23.用文字，符号或者数码表示特定对象的过程，叫做编码。
24.两个1位二进制数相加叫做半加，两个同位的加数和来自地位的进制数相加叫做全加25.从若干输入数据中选择一个作为输出的电路叫数据选择器。
数电填空66
1.在数字电路和计算机中，只用和两种符号来表示信息。
2.数字电路只有三种基本电路。
同时也是逻辑代数的基本逻辑运算。
3.将二进制、八进制和十六进制数转化成十进制的共同规则是4.（100101010011.00110111）8421BCD表示的十进制数为5.（001111110001.01011111）2421BCD表示的十进制数为6.（110010100111.10000111）余3BCD表示的十进制数为1.传统的逻辑代数的表示方法有、、和。
2.逻辑变量和函数只有两种取值。
3.逻辑函数表达式的标准形式有和。
4.传统逻辑函数化简的常用方法有和。
5.最简与或式是指。
6.任意两个最小项之积恒为，全体最小项之和恒为。
1.门是。
2.三种基本逻辑门是，，。
3. 是可以实现与逻辑关系的电路。
4.直接把两个门的输出连在一起实现“与”逻辑关系的接法叫。
5.三态输出门的输出端可以出现、和三钟状态。
6.三态门的主要用途是可轮流传送几个不同的数据或控制信号。
7.TTL与非门的两个状态通常被称为关态和开态，当输入有一为低电平时，对应的是；当输入全为高电平时对应的是。
8.正逻辑的与门是负逻辑的；正逻辑或门是负逻辑的。
9.在TTL三态门、OC门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为，能实现总线连接方式的门。
10.对于或非门，只要有一个输入为高电平，则输出就为电平，所以对或非门多余输入端的处理不能接电平。
11.正逻辑的或非门是负逻辑的；正逻辑与非门是负逻辑的。
12.对于TTL与非门，只要有一个输入为低电平，则输出就为电平，所以对于非门多余输入端的处理不能接电平。
1.从结构看，组合逻辑电路由门电路构成，不含，也不含，信号从输入开始单向传输到输出。
2.组合逻辑电路是指任何时刻电路的输出仅由当时的决定。
3.用文字、符号或者数码表示特定对象的过程，叫做。
4.两个1位二进制数相加叫做。
两个同位的加数和来自低位的进位三者相加叫做。
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数电试题及答案(五套)
《数字电子技术基础》试题一一、 填空题（22分 每空2分）1、=⊕0A , =⊕1A 。
2、JK 触发器的特性方程为： 。
3、单稳态触发器中,两个状态一个为 态，另一个为 态.多谐振荡器两个状态都为 态， 施密特触发器两个状态都为 态.4、组合逻辑电路的输出仅仅只与该时刻的 输入 有关，而与 电路原先状态 无关。
5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为 。
6、一个四选一数据选择器，其地址输入端有 个。
二、 化简题（15分 每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、2、四、 分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）A B C R Y G0 0 0 0 0 1 0 1 00 1 11 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0 1 00 1 01 0 00 1 01 0 0 1 0 0 0 0 11）根据题意，列出真值表由题意可知，令输入为A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正常，令输出为R ，Y ，G 表示红、黄、绿三个批示灯的 状态，“1”表示亮，“0”表示灭。
数字电子技术-复习选择填空题汇总(精简)
一、选择题：1、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器2、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器3、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器4、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许5、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器6、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器7、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10008、在图所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○49、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器10、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定11、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门12、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器13、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大14、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○415．在何种输入情况下，“与非”运算的结果是逻辑0。
数字电路试题及答案
数字电路试题及答案一、单项选择题（每题2分，共10分）1. 在数字电路中，最基本的逻辑门是：A. 与门B. 或门C. 非门D. 异或门答案：C2. 以下哪个不是数字电路的特点？A. 离散性B. 线性C. 确定性D. 可预测性答案：B3. 一个D触发器的输入端是：A. SB. RC. DD. Q答案：C4. 在TTL逻辑门中，高电平的最小值是：A. 0.8VB. 2.0VC. 3.5VD. 5.0V答案：A5. 以下哪个是组合逻辑电路？A. 计数器B. 寄存器C. 译码器D. 触发器答案：C二、填空题（每题2分，共10分）1. 一个标准的二进制数由______和______组成。
答案：0，12. 一个完整的触发器可以存储______位二进制信息。
答案：13. 一个4位二进制计数器可以计数到______。
答案：154. 一个8x3的译码器可以产生______个输出。
答案：85. 在数字电路中，______是最小的可识别信号单位。
答案：位三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的主要区别。
答案：数字电路处理的是离散信号，具有确定性，而模拟电路处理的是连续信号，具有不确定性。
2. 解释什么是上升沿触发。
答案：上升沿触发是指在时钟信号的上升沿（从低电平变为高电平）时，触发器会根据输入信号更新其状态。
3. 什么是同步电路和异步电路？答案：同步电路是指电路中的各个部分都由同一个时钟信号控制，而异步电路则没有统一的时钟信号，各个部分可以独立工作。
4. 描述一个典型的数字电路设计流程。
答案：数字电路设计流程通常包括需求分析、逻辑设计、电路设计、仿真测试、PCB布局布线、调试和验证。
四、计算题（每题10分，共20分）1. 给定一个逻辑表达式：Y = AB + A'C，请计算当A=0, B=1, C=0时，Y的值。
答案：Y = 0*1 + 0'*0 = 0 + 1 = 12. 一个4位二进制计数器，初始状态为0000，每次计数加1，求经过5次计数后的状态。
数字电路试题五套含答案
《数字电子技术》试卷一一、 填空（每空1分，共２５分）１、(10110)2=( )10=( )16(28)10=( )2=( )16（56）10=（ ）8421BCD２、最基本的门电路是：、、。
３、有N 个变量组成的最小项有个。
4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM,该RAM 有 ___存储单元，有字，字长_____位，地址线根。
6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示，Y=。
9、如图所示逻辑电路的输出Y=。
10、已知Y=D AC BC B A ++，则Y =，Ｙ／＝。
11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路有关。
二、 化简(每小题5分，共20分)1、公式法化简（１）Ｙ＝ABC ABC BC BC A ++++=+++（２）Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++（１）Y BCD BC ACD ABD（２）(1,3,4,9,11,12,14,15)(5,6,7,13)Y=∑+∑m d三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器（15分）五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
试用74LS138和与非门实现此功能的逻辑电路。
(15分)P Q A Q B Q C Q D C T 74LS161 LD CPA B C D CrQ A 、Q B 、Q C 、Q D ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端；r C ：异步复位端；CP ：时钟控制输入端；D L ：同步并置数控制端；C ：位输出端；六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空（每空1分，共２５分）1、10(22)、16(16)；2(11100)、16(1)C ；8421(01010110)BCD 。
《数字电路》练习题
《数字电路》练习题一、填空题1.数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。
2.逻辑函数有四种表示方法，它们分别是真值表、逻辑表达式、逻辑图和卡诺图。
3.时序逻辑电路在某一时刻的输出状态不仅取决于当时的输入信号，还与电路原来的状态有关。
4.三态门的三种状态是指输出的低电平状态、高电平状态、高阻状态。
5.（10110010.1011）2=（262.54 ）8=（B2.B ）16。
6.，Y= A 。
7.根据__反演_____律可得AB=A+B。
8.数据选择器和数据分配器的功能正好相反，互为逆过程。
9.JK触发器的输入J=K 时就转换为T触发器。
10.根据逻辑代数中的代入规则，在任何逻辑等式两边所有出现某一变量的地方都代之以__一个逻辑函数，等式仍然成立。
11.优先编码器具有对优先级高的信号进行优先编码的特性。
12.基本逻辑运算有__与__、或、非3种。
13.描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。
14.函数Y=AB+AC有3个输入变量，则Y的最小项表达式为________。
15.能够将1个输入数据，根据需要传送到m个输出端的任何一个输出端的电路叫_数据分配器___。
16.对于T触发器，当T=__0___时，触发器处于保持状态。
17.(48.5)10=(_1001000.0101__)8421BCD。
18.OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能。
19.对共阳接法的发光二极管数码显示器，应采用___低____电平驱动的七段显示译码器。
20.同步时序电路具有同一个时钟CP控制。
21.N个触发器可以构成能寄存___N____位二进制数码的寄存器。
22.JK触发器的特性方程为：。
23.组合逻辑电路的输出仅仅只与该时刻的输入有关，而与电路原先状态无关。
24.一个四选一数据选择器，其地址选择信号有2 个。
25.将2014个“1”异或起来得到的结果是0 。
数电填空题
1．二进制数（1011.1001）2转换为八进制数为 13.41 ，转换为十六进为B9 。
2．数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。
3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 A B A B ，或与非表达式为 ()()A B A B++ 。
4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。
5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01µF 电容接地，则上触发电平U T+ ＝ 8 V ，下触发电平U T –＝ 4 V 。
6．逻辑函数的两种标准形式分别为7．将2004个“1”异或起来得到的结果是 08．半导体存储器的结构主要包含三个部分，分别是地址译码器、存储矩阵、输出缓冲器9．8位D/A 转换器当输入数字量10000000为5v 。
若只有最低位为高电平，则输出电压为（ 0.039 ）v ；当输入为10001000，则输出电压为（ 5.31 ）v 。
10．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。
11．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。
12．与PAL 相比，GAL 器件有可编程的输出结构，它是通过对（结构控制字）进行编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（E 2CMOS ）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
13．逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式、卡诺图。
14．将2004个“1”异或起来得到的结果是 0 。
15．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。
16．施密特触发器有（两）个稳定状态.，多谐振荡器有（0）个稳定状态。
17．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（10）条，数据线（4）条。
数电100道单选题100道填空题
一、选择题1．十进制数33的余3码为 。
A. 00110110B. 110110C. 01100110D. 1001002．二进制小数-0.0110的补码表示为 。
A ．0.1010B ．1.1001C ．1.0110D ．1.10103．两输入与非门输出为0时，输入应满足 。
A ．两个同时为1B ．两个同时为0C ．两个互为相反D ．两个中至少有一个为04．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项 ？A ． 9B ．7C ．16D ．不能确定5. 下列逻辑函数中，与A F =相等的是 。
)(A 11⊕=A F )(B A F =2⊙1 )(C 13⋅=A F )(D 04+=A F6. 设计一个6进制的同步计数器，需要 个触发器。
)(A 3 )(B 4 )(C 5 )(D 67. 下列电路中，属于时序逻辑电路的是 。
)(A 编码器 )(B 半加器 )(C 寄存器 )(D 译码器8. 列电路中，实现逻辑功能n n Q Q =+1的是 。
)(A)(C (D)9. 的输出端可直接相连，实现线与逻辑功能。
)(A 与非门 )(B 一般TTL 门)(C 集电极开路OC 门 )(D 一般CMOS 门10．以下代码中为无权码的为 。
A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码11．以下代码中为恒权码的为 。
CP Q Q CP QCP Q0 CPA.8421BCD码B. 5421BCD码C.余三码D.格雷码12．一位十六进制数可以用位二进制数来表示。
A.１B.２C.４D. 1613．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.1010114．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）10B.（127）10C.（FF）16D.（255）1015．与十进制数（53.5）10等值的数或代码为。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1．二进制数（1011.1001）2转换为八进制数为 13.41 ，转换为十六进为B9 。
2．数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。
3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 A B A B ，或与非表达式为 ()()A B A B++ 。
4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。
5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01µF 电容接地，则上触发电平U T+ ＝ 8 V ，下触发电平U T –＝ 4 V 。
6．逻辑函数的两种标准形式分别为7．将2004个“1”异或起来得到的结果是 08．半导体存储器的结构主要包含三个部分，分别是地址译码器、存储矩阵、输出缓冲器9．8位D/A 转换器当输入数字量10000000为5v 。
若只有最低位为高电平，则输出电压为（ 0.039 ）v ；当输入为10001000，则输出电压为（ 5.31 ）v 。
10．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。
11．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。
12．与PAL 相比，GAL 器件有可编程的输出结构，它是通过对（结构控制字）进行编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（E 2CMOS ）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
13．逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式、卡诺图。
14．将2004个“1”异或起来得到的结果是 0 。
15．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。
16．施密特触发器有（两）个稳定状态.，多谐振荡器有（0）个稳定状态。
17．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（10）条，数据线（4）条。
Y AB C =+)6,4,0()(,)7,5,3,2,1()(=∏===∑i M ABC Y i m ABC Y i i18．已知被转换的信号的上限截止频率为10kHz ，则A/D 转换器的采样频率应高于（20）kHz ；完成一次转换所用的时间应小于（50μS ）。
19．GAL 器件的全称是（通用阵列逻辑），与PAL 相比，它的输出电路是通过编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（E 2CMOS ）的工艺结构，可以重复编程，使用更为方便灵活。
1. TTL 门电路输出高电平为 3.4 V ，阈值电压为 1.4 V ；2. 触发器按动作特点可分为基本型、同步型 、主从型 和边沿型；3. 组合逻辑电路产生竞争冒险的内因是 逻辑器件的传输延时 ；4. 三位二进制减法计数器的初始状态为101，四个CP 脉冲后它的状态为 001 ；5. 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态触发器；6. RAM 的扩展可分为 字扩展 、位扩展 扩展两种；7. PAL 是 与阵列 可编程，EPROM 是 或阵列 可编程；8. GAL 中的OLMC 可组态为专用输入、 组合输出 、寄存反馈输出等几种工作模式；9. 四位DAC 的最大输出电压为5V ，当输入数据为0101时，它的输出电压为 5/3 V ；10. 如果一个3位ADC 输入电压的最大值为1V ，采用“四舍五入”量化法，则它的量化阶距为 2/15 V 。
1. 如图1所示，A=0时， Y ＝0；A=1，B=0时，Y ＝1 ；2. ，Y 的最简与或式为 ；3. 如图2所示为TTL 的TSL 门电路，EN=0时，Y 为 高阻态，EN=1时， ；4. 触发器按逻辑功能可分为RSF 、JKF 、 TF 、T’F 和DF ；5. 四位二进制减法计数器的初始状态为0011，四个CP 脉冲后它的状态为 1111 ；6. EPROM2864的有 13个地址输入端，有 8个 数据输出端；7. 数字系统按组成方式可分为 功能扩展电路、功能综合电路 两种；8. GAL 是 与阵列 可编程，GAL 中的OLMC 称输出逻辑宏单元 ；9. 四位DAC 的最大输出电压为5V ，当输入数据为0101时，它的输出电压为 5/3 V ；10. 某3位ADC 输入电压的最大值为1V ，采用“取整量化法”时它的量化阶距为 1/8 V 。
1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。
C A AB Y +=C A B A A Y =2．将2004个“1”异或起来得到的结果是（ 0 ）。
3．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。
4．TTL 器件输入脚悬空相当于输入（ 高 ）电平。
5．基本逻辑运算有: （ 与 ）、（ 或 ）和（ 非 ）运算。
6．采用四位比较器对两个四位数比较时，先比较（ 最高 ）位。
7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用 （积分型单稳态） 触发器9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。
10．施密特触发器有（两）个稳定状态.，多谐振荡器有（ 0）个稳定状态。
11．数字系统按组成方式可分为（功能扩展电路、功能综合电路）两种；12．两二进制数相加时，不考虑低位的进位信号是 （ 半 ） 加器。
13．不仅考虑两个_低位_相加，而且还考虑来自_低位进位_相加的运算电路，称为全加器。
14．时序逻辑电路的输出不仅和该时刻输入变量的取值有关，而且还与该时刻电路所处的状态有关。
15．计数器按CP 脉冲的输入方式可分为同步计数器和异步计数器。
16．触发器根据逻辑功能的不同，可分为_RS 触发器、T 触发器 、JK 触发器、T ˊ触发器、D 触发器_等。
17．根据不同需要，在集成计数器芯片的基础上，通过采用反馈归零法，预置数法，进位输出置最小数法等方法可以实现任意进制的技术器。
18．4. 一个 JK 触发器有两个稳态，它可存储 一位二进制数。
19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。
20． 把JK 触发器改成T 触发器的方法是J=K=T 。
21．N 个触发器组成的计数器最多可以组成 2n 进制的计数器。
22．基本RS 触发器的约束条件是 RS=0 。
23．对于JK 触发器，若K J =，则可完成 T 触发器的逻辑功能；若K J =，则可完成 D 触发器的逻辑功能。
1.CMOS 传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将增大。
2.逻辑函数的四种表示方法是真值表、逻辑电路图、逻辑函数式、卡诺图。
3.逻辑电路中,高电平用1表示,低电平用0表示,则称为正逻辑;4. 把JK触发器改成T触发器的方法是J=K=T。
5.组合逻辑电路是指电路的输出仅由当前的输入决定。
6.5变量输入译码器，其译码输出信号最多应有32个。
7.输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做竞争－冒险现象。
8．一片ROM有10根地址线，8根数据输出线，ROM共有8192个存储单元。
9．N个触发器组成的计数器最多可以组成2n进制的计数器。
8.基本RS触发器的约束条件是RS=0。
1. 时序逻辑电路一般由存储电路和组合电路两分组成。
2. 十进制数（56）10转换为二进制数为 111000 和十六进制数为 38 。
3. 串行进位加法器的缺点是速度慢，想速度高时应采用超前进位加法器。
4. 多谐振荡器是一种波形产生电路，它没有稳态，只有两个暂稳态。
5. 用6个D触发器设计一个计数器，则该计数器的最大模值M= 32 。
1、（１１．００１）２＝（３．２）１６＝（３．１２５）１０2、（８Ｆ．ＦＦ）１６＝（１０００１１１１．１１１１１１１１）２＝（１４３．９９６０９３７）１０3、（２５．７）１０＝（１１００１．１０１１）２＝（１９．Ｂ）１６4、（＋１０１１Ｂ）原码＝（０１０１１）反码=(０１０１１)补码5、（－１０１０１０Ｂ）原码＝（１０１０１０１）反码=(１０１０１１０)补码一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案1．十进制数128的8421BCD码是（ B ）。
A.10000000B. 000100101000C.100000000D.1001010002.已知函数F的卡诺图如图1-1, 试求其最简与或表达式(C)3. 已知函数的反演式为，其原函数为（B ）。
A． B．C． D．4．对于TTL数字集成电路来说，下列说法那个是错误的：B（A）电源电压极性不得接反，其额定值为5V；（B）不使用的输入端接1；（C）输入端可串接电阻，但电阻值不应太大；（D）OC门输出端可以并接。
5．欲将正弦信号转换成与之频率相同的脉冲信号，应用BA.T，触发器B.施密特触发器C.A/D转换器D.移位寄存器6．下列A/D转换器中转换速度最快的是（A）。
A.并联比较型B.双积分型C.计数型D.逐次渐近型7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（C）个。
A. 10B. 11C. 12D. 88.如图1-2，在TTL门组成的电路中，与非门的输入电流为I iL≤–1mA‚I iH≤20μA。
G1输出低电平时输出电流的最大值为I OL(max)=10mA，输出高电平时最大输出电流为I OH(max)=–0.4mA 。
门G1的扇出系数是（D）。
A. 1B. 4C. 5D. 109.十数制数2006.375转换为二进制数是：AA. 11111010110.011B. 1101011111.11C. 11111010110.11D. 1101011111.01110. TTL或非门多余输入端的处理是:CA. 悬空B. 接高电平C. 接低电平D.接”1”。