EDA集成计数器仿真实验

合集下载

计数器eda实验报告

计数器eda实验报告计数器EDA实验报告引言：计数器是数字电路中常见的基本模块之一，用于计算和记录输入脉冲信号的数量。

在本次实验中，我们将使用EDA工具对计数器进行设计和分析。

通过对计数器的EDA实验，我们旨在深入了解计数器的工作原理和性能特点。

一、实验目的本次实验的目的是通过EDA工具对计数器进行设计和分析，具体包括以下几个方面：1. 了解计数器的基本原理和工作方式；2. 学习使用EDA工具进行电路设计和仿真；3. 分析计数器的性能指标，如最大计数值、计数速度等。

二、实验步骤1. 设计计数器的电路原理图；2. 使用EDA工具进行电路仿真；3. 分析仿真结果，包括计数器的计数规律、计数速度等；4. 调整计数器的参数，观察对计数结果的影响；5. 总结实验结果并提出改进意见。

三、计数器的设计原理计数器是由触发器和逻辑门组成的电路，可以实现对输入脉冲信号的计数功能。

常见的计数器包括二进制计数器、十进制计数器等。

在本次实验中，我们将设计一个4位二进制计数器。

四、EDA工具的使用我们选择使用Xilinx ISE Design Suite进行电路设计和仿真。

该工具具有强大的功能和易于使用的界面，方便我们进行计数器的设计和分析。

五、仿真结果分析通过对计数器的仿真结果进行分析，我们可以得到以下结论：1. 计数器的计数规律：根据计数器的设计原理，我们可以观察到计数器的计数规律为二进制递增。

2. 计数器的计数速度：计数器的计数速度取决于输入脉冲信号的频率和计数器的时钟频率。

通过适当调整时钟频率，我们可以实现不同速度的计数。

六、参数调整与性能改进在实验过程中，我们可以通过调整计数器的参数来改进其性能。

例如，我们可以增加计数器的位数，以提高其计数范围；或者调整计数器的时钟频率，以改变其计数速度。

通过不断优化和改进，我们可以得到更加高效和灵活的计数器设计。

七、实验总结通过本次计数器EDA实验，我们深入了解了计数器的工作原理和性能特点，并学会了使用EDA工具进行电路设计和仿真。

EDA实验报告——计数器

EDA实验报告——计数器一、实验目的本实验主要是通过搭建计数器，了解计数器的基本原理和使用方法，掌握数字电路的设计方法及仿真分析方法。

二、实验原理计数器是数字电路的重要组成部分，在数字电路的多个应用中都有着广泛的应用。

计数器可以实现多种数字处理功能，如二进制计数、定量计数、计时、频率分频等。

三、实验材料1. Protues软件2. 74LS90集成电路3. 7段数码管4. 4位拨动开关5. 4个LED灯6. 电路板、杜邦线等。

四、实验内容1. 给定 74LS90 计数器数据手册，分析本实验使用到的 74LS90 芯片的接口及特性。

2. 根据实验需求，用 Protues 软件搭建计数器电路图。

3. 在计数器电路图中连通 74LS90 芯片的译码器输出端口，设置与四个拨动开关相连的输入端口以及 LED 显示器输出端口，实现计数器的计数。

4. 在计数器的输出端口增加 7 段数码管，通过数码管显示计数值。

5. 根据实验需求搭建模电流源电路，对实验电路进行仿真分析，并对仿真结果进行评估。

五、实验步骤2. 从库中拖动 74LS90 芯片、7 段数码管、拨动开关、LED 灯等元件到设计图中。

4. 在 74LS90 芯片工作模式的选择端口接上拨动开关，选择计数器的计数方式。

5. 配置模电流源电路，并设置仿真参数。

6. 进行仿真并记录仿真结果。

七、实验结果本实验搭建的计数器能够正确地进行计数，并且将计数结果通过数码管和 LED 灯显示出来。

在进行仿真分析时，根据仿真数据评估实验电路的合理性。

本实验通过搭建计数器，了解计数器的基本原理和使用方法，掌握数字电路的设计方法及仿真分析方法。

实验中主要学习了数字计数器的结构、性能和工作原理，在搭建计数器电路时主要包括了 74LS90 芯片的接口和设置以及输入输出端口的设置。

通过本实验，我进一步了解了计数器的基本知识和原理，也学习了如何使用 Protues 软件进行电路的搭建和仿真。

EDA实验模4计数器的设计和仿真

EDA实验模4计数器的设计和仿真一、实验目的：熟练使用quartersⅡ软件，学会使用逻辑图设计模4计数器并进行仿真。

二、实验内容：用逻辑图设计模4计数器并进行仿真与分析。

三、实验方法：实验方法：采用基于FPGA进行数字逻辑电路设计的方法。

采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。

实验步骤：1、绘制逻辑图。

打开QuartusII软件平台，点击File中得New建立一个文件。

编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。

2、按照实验箱上FPGA的芯片名更改编程芯片的设置。

操作是点击Assign/Device,选取芯片的类型。

3、编译与调试。

确定逻辑图文件为当前工程文件，点击Complier进行文件编译。

编译结果有错误或警告，则将要调试修改直至文件编译成功。

4、波形仿真及验证。

在编译成功后，点击Waveform开始设计波形。

点击“insert the node”,按照程序所述插入q[1..0],clk,任意设置各输入节点的输入波形…点击保存按钮保存。

5、时序仿真。

（具体过程，操作细节以及实验过程截图见下面具体操作，都有说明。

）6、FPGA芯片编程及验证。

（具体细节和过程看后续的实验过程的说明）四、实验过程：1、编译过程（可先绘制逻辑图再建工程，也可先建工程再建文件）a）绘制逻辑图。

打开QuartersII软件平台，点击file中的New新建一个文件。

弹出一个窗口，选择Block Diagram选项；新建文件，然后绘制实验要用到的逻辑图，双击空白处，选择要用到的器件并用适当的线把各元件连接好并进行命名，绘制的模4计数器的逻辑图如下：接着保存文件，点击File/Save as，接着建一个工程，并保存。

b）按照实验箱上FPGA的芯片名更改芯片的设置，选取芯片类型。

设置如下图所示：c)工程建好后，进行编译和调试。

EDA实验报告-实验3计数器电路设计

暨南大学本科实验报告专用纸课程名称 EDA实验成绩评定实验项目名称计数器电路设计指导教师郭江陵实验项目编号 03 实验项目类型验证实验地点 B305 学院电气信息学院系专业物联网工程组号： A6一、实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。

EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为； EDAPRO/240H实验仪主板的VCCIO 跳线器组中“”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为。

请参考前面第二章中关于“电源模块”的说明。

二、实验目的1、了解各种进制计数器设计方法2、了解同步计数器、异步计数器的设计方法3、通过任意编码计数器体会语言编程设计电路的便利三、实验原理时序电路应用中计数器的使用十分普遍，如分频电路、状态机都能看到它的踪迹。

计数器有加法计数器、可逆计数器、减法计数器、同步计数器等。

利用MAXPLUSII已建的库74161、74390分别实现8位二进制同步计数器和8位二——十进制异步计数器。

输出显示模块用VHDL实现。

四、实验内容1、用74161构成8位二进制同步计数器（程序为T3-1）；2、用74390构成8位二——十进制异步计数器（程序为T3-2）；3、用VHDL语言及原理图输入方式实现如下编码7进制计数器（程序为T3-3）：0，2，5，3，4，6，1五、实验要求学习使用Altera内建库所封装的器件与自设计功能相结合的方式设计电路，学习计数器电路的设计。

六、设计框图首先要熟悉传统数字电路中同步、异步计数器的工作与设计。

在MAX+PLUS II中使用内建的74XX库选择逻辑器件构成计数器电路，并且结合使用VHDL语言设计转换模块与接口模块，最后将74XX模块与自设计模块结合起来形成完整的计数器电路。

eda计数器的实验报告

eda计数器的实验报告EDA计数器的实验报告引言：计数器是数字电路中常用的组合逻辑电路，用于实现对输入信号的计数功能。

EDA计数器是一种基于EDA（Electronic Design Automation，电子设计自动化）技术的计数器，利用EDA工具进行设计和仿真，能够更加高效地完成计数任务。

本实验旨在通过设计和实现EDA计数器，探索其原理和应用。

一、实验目的本实验的目的是通过设计和实现EDA计数器，深入理解计数器的工作原理，并掌握EDA技术在数字电路设计中的应用。

通过实验，我们将学习以下内容：1. 计数器的基本原理和分类；2. EDA工具的使用方法；3. 数字电路的设计与仿真。

二、实验步骤1. 确定计数器的功能要求：根据实验要求，我们需要设计一个4位二进制计数器，能够实现从0000到1111的计数功能。

2. 使用EDA工具进行设计：选择合适的EDA工具（如Verilog、VHDL等），根据计数器的功能要求，编写相应的代码。

3. 进行仿真：利用EDA工具提供的仿真功能，对设计的计数器进行仿真，验证其正确性和稳定性。

4. 进行综合和布局布线：将设计的计数器进行综合和布局布线，生成对应的逻辑网表和物理布局。

5. 进行时序分析和时序优化：对设计的计数器进行时序分析，优化其时序性能，确保其能够满足实际应用需求。

6. 进行静态和动态功耗分析：对设计的计数器进行静态和动态功耗分析，评估其功耗性能，并进行相应的优化。

三、实验结果与分析经过以上步骤的设计和优化，我们成功实现了一个4位二进制计数器。

通过EDA工具的仿真功能，我们验证了计数器的正确性和稳定性。

在时序分析和时序优化过程中，我们发现了一些潜在的时序问题，并进行了相应的优化，确保了计数器的正常工作。

在静态和动态功耗分析中，我们评估了计数器的功耗性能，并进行了一些优化措施，减少了功耗。

四、实验总结通过本次实验，我们深入学习了计数器的原理和分类，并掌握了EDA技术在数字电路设计中的应用。

EDA实验100进制计数器

注意! 在 MAX+PLUSⅡ 的有些版本中，保存文件目
录的路径字符串中不能包含中文字符。
2007.12.2
（4）检查错误并编译
为了确保输入的逻辑正确，可以保存文件并检查错误。步骤如下：
a. 选择 FileProjectSave & compile 选项，这将保存上面编辑的文件，并检查输入程序中的错
2007.12.2
b. 选择 FileNew 菜单，或单击，
2007.12.2
c. 选中 Text Editor file （文本设计文件）单选按钮。
•d.图单形击编辑ok输按入钮。弹出 •Te符xt号E编dit辑or输窗入口。 • 文本编辑输入 • 波形编辑输入
（2）输入verilog HDL程序
文件名称和文本文件一致，扩展名为 “.scf” ，单击OK 保存激励信号编辑结果。
2007.12.2
（2）电路仿真
电路仿真属于设计校验，包括功能仿真（前仿真）和时序仿真（后仿真）。本设计采用功能仿真。
a. 选择MAX+plusⅡSimulator选项，弹出仿真器窗口。
b. 单击 Start 开始仿真。
选择初始电平为“0”，时钟周期为“20 ns”，倍数为“1” （时钟周期倍数只能为整数倍），单击 OK 确认。
2007.12.2
e. 为输入端口添加信号
选中b输入端然后点击窗口左侧的时钟信号源图标出现如图所示的对话框
选择初始电平为“0”，时钟周期为“20 ns”，倍数为“2” （时钟周期倍数只能为整数倍），单击 OK 确认。
2007.12.2
以计数序列覆盖所选的单个组的全部或部分波形
e. 为输入端口添加信号

可编程逻辑器件实验EDA-步长可变的加减计数器

实验六步长可变的加减计数器
一、实验目的
1、掌握加减法计数器以及特殊功能计数器的设计原理；
2、用HDL语言设计多功能计数器。

二、硬件需求
EDA/SOPC实验箱一台。

三、实验原理
计数器的步长是指计数器每次的改变量。

在很多应用场合，都希望计数器的步长可变。

所谓步长可变，也就是计数器的步长是一个不定值，具体是多少是要靠外部干预的，比如外部给定其步长为5，那么该计数器每次要么增加5，要么减少5，也就是说计数器每次的改变量是5。

这种步长可变的计数器才具有一定的实际意义，比如在直接数字频率合成DDFS 中的地址累加器就是一个步长可变的递增计数器。

四、实验内容
本实验要完成的任务就是设计一个8位的计数器，步长的改变量要求从0～15，实验中用拨挡开关模块的SW1A～SW4A来作为步长改变量的输入，用按键F1来控制计数器的增减，具体要求为：当F1输入为高时，计数器为步长可变的加计数器；当F1输入为低时，计数器为步长可变的减计数器。

计数器输出的Q值用七段数码管模块来表示。

实验中计数器的时钟频率为了便于眼睛观察，同上个实验一样用1Hz的时钟。

五、实验步骤
（1）实现程序
本实验采用顶层设计
元件例化
（2）仿真波形图
从仿真波形图可以看出，LED输出波形持续变化，以设定的步长，增减计数，产生相应的七位译码值。

（3）实际结果。

eda的计数器课程设计

eda的计数器课程设计一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握计数器的设计原理。

2. 学生能描述不同类型的计数器，并了解它们在实际应用中的区别。

3. 学生能运用所学知识，分析并设计简单的计数器电路。

技能目标：1. 学生能够运用EDA工具进行计数器电路的绘制、仿真和调试。

2. 学生能够通过小组合作，解决设计过程中遇到的问题，提高团队协作能力。

3. 学生能够运用所学知识，独立完成计数器电路的设计与验证。

情感态度价值观目标：1. 学生对电子设计产生兴趣，培养探究精神和创新意识。

2. 学生在小组合作中，学会倾听、尊重他人意见，培养良好的沟通能力和团队精神。

3. 学生能够认识到科技发展对社会进步的重要性，增强社会责任感和使命感。

课程性质：本课程为电子信息科学与技术专业的实践课程，旨在让学生通过实际操作，掌握计数器的设计原理和EDA工具的使用。

学生特点：学生已具备一定的电子基础知识和EDA软件操作能力，具有较强的动手能力和探究欲望。

教学要求：结合学生特点和课程性质，注重理论与实践相结合，强调动手实践和团队合作，提高学生的实际操作能力和创新能力。

通过本课程的学习，使学生能够达到上述课程目标，为后续课程和实际工作打下坚实基础。

二、教学内容本课程教学内容主要包括以下几部分：1. 计数器原理与分类- 计数器的基本概念、功能和分类- 不同类型计数器（同步、异步、Johnson等）的工作原理及应用2. EDA工具使用- 介绍EDA软件的基本操作和功能- 计数器电路的绘制、仿真与调试方法3. 计数器设计实践- 设计简单的同步计数器电路- 设计简单的异步计数器电路- 设计简单的Johnson计数器电路4. 小组讨论与总结- 分析设计过程中遇到的问题及解决方法- 各小组展示设计成果，分享经验和心得教学内容安排与进度：第1周：计数器原理与分类学习，了解EDA工具的基本操作第2周：设计简单的同步计数器电路，进行仿真与调试第3周：设计简单的异步计数器电路，进行仿真与调试第4周：设计简单的Johnson计数器电路，进行仿真与调试第5周：小组讨论与总结，展示设计成果教材章节与内容：第1章计数器原理与分类第2章 EDA工具使用第3章计数器设计实践第4章小组讨论与总结三、教学方法本课程采用以下多样化的教学方法，以激发学生的学习兴趣和主动性：1. 讲授法：教师通过讲解计数器原理、分类及EDA工具的使用方法，为学生奠定理论基础。

EDA技术与应用实践案例4 并行预置加法计数器设计

案例4并行预置加法计数器设计4.1 预习内容（1）计数器的逻辑功能，时序情况。

（2）在EDA技术中计数器是如何实现的。

4.2 案例目的进一步熟悉利用QuartusⅡ的代码输入方法设计时序电路，并掌握编程配置以及硬件测试验证等一系列相关技术，并掌握EDA技术中时序电路的设计方法。

4.3 案例环境在传统的数字系统手工设计中，实现简单的时序电路往往也需要多块中规模集成电路，但是在EDA技术中则变得十分的简单，加法计数器就是其中典型的电路。

4.4 案例原理图1 计数器硬件电路原理图原理总思路：把前一状态值送到加一器计数加一后再送到寄存器作为下一状态值。

4.5 案例步骤(1) 按照第一部分介绍的方法与流程，完成代码的输入，编译、综合，通过对报错信息的分析调试代码直到代码完全正确。

完成电路的仿真，观察仿真波形是否符合电路的逻辑功能要求。

(2) 完成电路的引脚锁定，分别将各输入引脚锁定到按键或者跳线上，时钟输入端锁定在开发试验系统的时钟输出引脚上，将计数器的输出通过译码电路连接到7段数码管上进行显示。

(3)适配、实验板上的硬件测试，观察电路工作是否正常。

4.6 案例报告详细叙述位加法计数器器的设计流程以及工作原理；给出电路原理图及其对应的仿真波形图；给出加法计数器器的时序分析情况；最后给出硬件测试流程和结果。

4.7 附录4.7.1 设计代码ENTITY CNT4 ISPORT ( CLK : IN BIT;Q : BUFFER INTEGER RANGE 15 DOWNTO 0 );END ;ARCHITECTURE bhv OF CNT4 ISBEGINPROCESS (CLK)BEGINIF CLK'EVENT AND CLK = '1' THENQ <= Q + 1;END IF;END PROCESS;END bhv;功能不健全的加法计数器VHDL描述1LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT4 ISPORT ( CLK : IN STD_LOGIC;Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END;ARCHITECTURE bhv OF CNT4 ISSIGNAL Q1: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF CLK'EVENT AND CLK = '1' THENQ1 <= Q1 + 1;END IF;END PROCESS;Q <= Q1;END bhv;功能不健全的加法计数器VHDL描述2 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT10 ISPORT (CLK,RST,EN:IN STD_LOGIC;CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC);END CNT10;ARCHITECTURE behav OF CNT10 ISBEGINPROCESS(CLK, RST, EN)VARIABLE CQI : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINIF RST =‘1’THEN CQI := (OTHERS =>‘0’) ;--计数器异步复位ELSIF CLK‘EVENT AND CLK=’1‘THENIF EN = '1' THEN -检测是否允许计数（同步使能）IF CQI < 9 THEN CQI := CQI + 1;--允许计数,ELSE CQI := (OTHERS =>‘0’);--检测是否小于9，大于9计数值清零END IF;END IF;END IF;IF CQI = 9 THEN COUT <= '1'; --计数大于9，输出进位信号ELSE COUT <= '0';END IF;CQ <= CQI; --将计数值向端口输出END PROCESS;END behav;一般加法计数器VHDL描述4.7.2 仿真结果1.0μs 1.5μs2.0μs 2.5μs3.0μs 3.5μs图2 仿真结果。

EDA计数器实验报告

EDA计数器实验报告一、实验目的：1、深刻理解VHDL语言元件例化的方法。

2、掌握计数器的设计原理以及设计方法。

3、结合以前学过的数码管扫描知识完成计数器显示学号后三位。

二、实验原理：计数器是可以统计时钟脉冲次数的时序器件，为了使计数器可以显示学号后三位，采用级联的形式来设计计数器，如十进制的计数器与六进制的计数器级联即构成了六十进制计数器。

使用3个带Carry-in和Carry-out模10的计数器的计数输出分别作为计数器个位、十位、百位的输出，设计模108计数器。

实验内容：本次实验要求设计一个模为自己学号后 3 位的计数器（模108）。

各个零部件可以用LPM来定制，而顶层则要使用VHDL语言以元件例化的方法来实现。

1、VHDL语言的部分代码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity exp_cnt108 isport(clk0,clk,clrn,En:in std_logic;b,s,g:out std_logic_vector(3 downto 0);c:out std_logic;cc:out std_logic;sb,ss,sg:out std_logic;ga,gb,gc,gd,ge,gf,gg:out std_logic);end exp_cnt108;architecture rtl of exp_cnt108 iscomponent count4port(clk:in std_logic;q:out std_logic_vector(1 downto 0));end component;component decoder2_3port(data:in std_logic_vector(1 downto 0);eq0,eq1,eq2:out std_logic);end component;component mux4_3_1port( data0x : IN STD_LOGIC_VECTOR (3 DOWNTO 0);data1x : IN STD_LOGIC_VECTOR (3 DOWNTO 0);data2x : IN STD_LOGIC_VECTOR (3 DOWNTO 0);sel : IN STD_LOGIC_VECTOR (1 DOWNTO 0);result : OUT STD_LOGIC_VECTOR (3 DOWNTO 0));end component;component my7449port(cout:in std_logic_vector(3 downto 0);a,b,c,d,e,f,g:out std_logic);end component;component exp_cnt10port(Clk,clrn,En,cin:in std_logic;cq:out std_logic_vector(3 downto 0);cout:out std_logic);end component;signal clr,cin:std_logic;signal q:std_logic_vector(1 downto 0);signal coutb,couts,coutg,cout:std_logic_vector(3 downto 0);signal c1,c2,c3: std_logic;signal eq0,eq1,eq2: std_logic;signal qa,qb,qc,qd,qe,qf,qg: std_logic;beginu0:count4 port map(clk0,q);u1:decoder2_3 port map(q,eq0,eq1,eq2);sb<=eq2;ss<=eq1;sg<=eq0;cin<='1';u2:exp_cnt10 port map(clk,clrn or clr,En,cin,coutg,c1);u3:exp_cnt10 port map(clk,clrn or clr,En,c1,couts,c2);u4:exp_cnt10 port map(clk,clrn or clr,En,c2 and c1,coutb,c3);b<=coutb;s<=couts;g<=coutg;cc<=c1;c<=c2;clr<=coutb(0) and coutg(3);u5:mux4_3_1 port map(coutg,couts,coutb,q,cout);u6:my7449 port map(cout,qa,qb,qc,qd,qe,qf,qg);ga<=qa;gb<=qb;gc<=qc;gd<=qd;ge<=qe;gf<=qf;gg<=qg;end rtl;三、波形仿真及下载验证：如图所示：波形仿真：仿真参数设置：Entime：45us Grid size：100ns clk：clock→period：10ns波形说明：clrn为0，En为0时，保持;clrn为0，En为1时，计数;clrn为1时，清零；由仿真图知，计数到107后从0开始计数。

EDA实验报告（四选一、四位比较器、加法器、计数器、巴克码发生器）

EDA实验报告（四选⼀、四位⽐较器、加法器、计数器、巴克码发⽣器）实验1 4选1数据选择器的设计⼀、实验⽬的1.学习EDA软件的基本操作。

2.学习使⽤原理图进⾏设计输⼊。

3.初步掌握器件设计输⼊、编译、仿真和编程的过程。

4.学习实验开发系统的使⽤⽅法。

⼆、实验仪器与器材1.EDA开发软件⼀套2. 微机⼀台3. 实验开发系统⼀台4. 打印机⼀台三、实验说明本实验通过使⽤基本门电路完成4选1数据选择器的设汁，初步掌握EDA设计⽅法中的设汁输⼊、编译、综合、仿真和编程的过程。

实验结果可通过实验开发系统验证，在实验开发系统上选择⾼、低电平开关作为输⼊，选择发光⼆极管显⽰输出电平值。

本实验使⽤Quartus II软件作为设计⼯具，要求熟悉Quartus II软件的使⽤环境和基本操作，如设计输⼊、编译和适配的过程等。

实验中的设计⽂件要求⽤原理图⽅法输⼊，实验时，注意原理图编辑器的使⽤⽅法。

例如，元件、连线、⽹络爼的放巻⽅法和放⼤、缩⼩、存盘、退岀等命令的使⽤。

学会管脚锁定以及编程下载的⽅法等。

四、实验要求1.完成4选1数据选择器的原理图输⼊并进⾏编译；2.对设计的电路进⾏仿真验证：3.编程下载并在实验开发系统上验证设计结果。

五、实验结果管脚分配:N;如kne DteOwn LccatMi Pwecgj G【c^p I/ODo-l 2 GC6P I ifo Xfl-c t nk A Igt PHJ V21Bl NO AS-VLUTrifd2?B Irpjt PIW.VI DJ_W ^>VLVTTl(d 3? co1r(xt P1M IPS5a^Lumid 庐Cl Irpul P1W.KC654a>vivin(d 5* C213P1KLP2S M」JO a>vLum(d 6* C3Inpjt叽⼼：■? ^3-VLVTn(d I* GK incut PJWJtfH7B7JJ1 a>VLUTn(d8o v O J U X A7B7 M J S3-VLVTn(d9<wvx4fr?实验2 四位⽐较器⼀、实验⽬的1. 设计四位⼆进制码⽐较器，并在实验开发系统上验证。

eda实验报告十进制计数器设计流程

eda实验报告十进制计数器设计流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。

文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor.I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!EDA实验报告：十进制计数器设计流程详解一、实验背景与目的在电子设计自动化（EDA）领域，计数器是一种常见的数字逻辑电路，用于实现数字系统的计数功能。

EDA实验报告-cnt9999

EDA实验报告CNT9999计数器的设计指导老师：***班级：电技1503学号：***********姓名：***交通工程学院2017.10.15实验一0~9999的计数器电路的设计1.实验目的（1）进一步熟悉和掌握Quartus II软件的使用。

（2）进一步熟悉和掌握GW48-CK或其他EDA实验开发系统的使用。

（3）学习和掌握VHDL进程语句和元件例化语句的使用。

2.实验内容设计并调试好一个计数范围为0~9999的4位十进制计数器电路CNT9999，并用GW48-CK或其他EDA实验开发系统进行硬件验证。

3实验条件（1）开发软件：Quartus II 13.0。

（2）实验设备：GW48-CK EDA 实验开发系统。

（3）拟用芯片：EP3C55F484C7。

4.实验设计1）系统原理框图为了简化设计并便于显示，本计数器电路CNT9999的设计分为两个层次，其中底层电路包括四个十进制计数器模块CNT10，再由这四个模块按照图1.1所示的原理图构成顶层电路CNT9999.图1.1 CNT9999电路原理图2）VHDL程序计数器CNT9999的底层和顶层电路均采用VHDL文本输入，有关VHDL程序如下。

CNT10的VHDL源程序：--CNT10.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT10 ISPORT(CLK:IN STD_LOGIC;CLR:IN STD_LOGIC;ENA: IN STD_LOGIC;CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);CO: OUT STD_LOGIC );END ENTITY CNT10;ARCHITECTURE ART OF CNT10 ISSIGNAL CQI:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK,CLR,ENA) ISBEGINIF CLR='1' THEN CQI<="0000";ELSIF CLK'EVENT AND CLK='1' THENIF ENA='1' THENIF CQI="1001" THEN CQI<="0000";ELSE CQI<=CQI+'1';END IF;END IF;END IF;END PROCESS;PROCESS(CQI) ISBEGINIF CLK'EVENT AND CLK='1' THENIF CQI<"1001" THEN CO<='0';ELSE CO<='1';END IF;END IF;END PROCESS;CQ<=CQI;END ARCHITECTURE ART;CNT9999的VHDL源程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;--使用IEEE.STD_LOGIC_1164程序包PORT(CLR: IN STD_LOGIC;CLK: IN STD_LOGIC;CLK2:IN STD_LOGIC;ENA: IN STD_LOGIC;COM: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);SEG: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END ENTITY DCNT9999;ARCHITECTURE ART OF DCNT9999 ISCOMPONENT CNT10 IS --CNT10元件定义语句PORT(CLK, CLR, ENA: IN STD_LOGIC;CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);CO: OUT STD_LOGIC);END COMPONENT CNT10;COMPONENT CTRLS IS --元件定义语句PORT(CLK: IN STD_LOGIC;--端口说明语句（端口名：端口模式数据类型）SEL: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT CTRLS;COMPONENT DISPLAY IS --元件定义语句PORT(SEL: IN STD_LOGIC_VECTOR(2 DOWNTO 0);DATAIN: IN STD_LOGIC_VECTOR(15 DOWNTO 0);COM: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);SEG: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END COMPONENT DISPLAY;SIGNAL S0,S1,S2: STD_LOGIC; --信号的定义，定义了3个标准位的单值信号SIGNAL SEL: STD_LOGIC_VECTOR(2 DOWNTO 0);--定义1个标准位矢量的位矢量信号SEL,含有3个元素SIGNAL DOUT:STD_LOGIC_VECTOR(15 DOWNTO 0);--定义1个标准位矢量的位矢量信号DOUT，有16个数组元素BEGINU0: CNT10 PORT MAP(CLK,CLR, ENA, DOUT(3 DOWNTO 0), S0); --元件例化语句，位置关联的方式U1: CNT10 PORT MAP(S0, CLR, ENA, DOUT(7 DOWNTO 4), S1);U2: CNT10 PORT MAP(S1, CLR, ENA, DOUT(11 DOWNTO 8), S2);U3: CNT10 PORT MAP(S2, CLR, ENA, DOUT(15 DOWNTO 12));U4: CTRLS PORT MAP(CLK2,SEL);U5: DISPLAY PORT MAP(SEL(2 DOWNTO 0),DOUT(15 DOWNTO 0),COM(7 DOWNTO 0),SEG(7 DOWNTO 0));--位置关联方式END ARCHITECTURE ART;3）仿真波形设置本设计包括两个层次，因此先进行底层的十进制计数器CNT10的仿真，再进行顶层CNT9999的仿真。

eda课程设计计数器

eda课程设计计数器一、课程目标知识目标：1. 理解计数器的基本概念，掌握其工作原理；2. 学会运用EDA工具进行计数器的设计与仿真；3. 掌握计数器的应用场景，了解其在数字系统中的作用。

技能目标：1. 能够运用所学知识，设计简单的计数器电路；2. 熟练使用EDA工具进行电路的绘制、仿真和调试；3. 培养动手实践能力和团队协作能力，提高问题解决能力。

情感态度价值观目标：1. 培养学生对电子设计的兴趣，激发学习热情；2. 培养学生的创新意识和探究精神，鼓励尝试和改进；3. 增强学生的责任感，认识到计数器在现代社会生活中的重要性。

课程性质：本课程为电子设计自动化（EDA）课程的实践环节，旨在让学生通过动手实践，掌握计数器的设计与应用。

学生特点：学生具备一定的电子基础知识，对EDA工具有一定的了解，具有较强的学习能力和动手能力。

教学要求：结合学生特点和课程性质，注重理论与实践相结合，强调动手实践，培养学生的实际操作能力。

通过本课程的学习，使学生能够将所学知识应用于实际项目中，提高其电子设计能力。

教学过程中，关注学生的学习进度，及时调整教学策略，确保课程目标的实现。

二、教学内容1. 计数器原理讲解：- 理解异步计数器与同步计数器的工作原理；- 掌握二进制、十进制和任意进制计数器的设计方法。

2. EDA工具使用：- 学习并熟练使用Multisim、Proteus等EDA工具进行计数器电路设计；- 掌握电路绘制、仿真和调试的基本步骤。

3. 实践操作：- 设计并实现一个简单的二进制计数器电路；- 设计并实现一个十进制计数器电路；- 尝试设计任意进制计数器电路。

4. 教学大纲：- 第一章：计数器原理及分类；- 第二章：EDA工具的基本操作；- 第三章：二进制计数器设计与实践；- 第四章：十进制计数器设计与实践；- 第五章：任意进制计数器设计与实践。

5. 教学内容安排与进度：- 原理讲解：2课时；- EDA工具使用：2课时；- 二进制计数器设计：2课时；- 十进制计数器设计：2课时；- 任意进制计数器设计：2课时。

EDA实验报告实验四：带7段显示器的模100计数器

实验四：带7段显示器的模100计数器一、预习内容1.结合教材中的介绍熟悉Quartus Ⅱ软件的使用及设计流程；2.四位多路复用器设计原理；3.对应的VHDL 代码源程序。

二、实验目的1.掌握文本输入设计方法；2.熟悉QuartusⅡ软件的使用及设计流程；3.掌握带7段显示器的模100计数器的设计。

三、实验器材PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干四、实验要求1、用文本输入法设计一个带7段显示器的模100计数器；2、用波形编辑工具生成一个带7段显示器的模100计数器的测试向量（即测试数据）；3、完成四位多路复用器的时序仿真。

4、下载到实验箱，看是否正确。

五、实验原理与内容1、原理：带7段显示器的模100计数器能够实现计数功能，并能计数到99后自动清零。

重新开始计数。

六、实验步骤1、用文本输入法设计一个带7段显示器的模100计数器；2、利用步骤一得到的带7段显示器的模100计数器使用图形输入法实现一个带7段显示器的模100计数器；3、后的顶层文件进行编译、仿真和下载；4、看结果是否正确；改变频率可快速计数至99，看能否清零，能否在清零后继续计数。

七、实验报告1、写出实验源程序，并附上综合结果和仿真波形；library ieee;use ieee.std_logic_1164.all;entity counter isport (clk,reset:in std_logic;digit1,digit2:out std_logic_vector(6 downto 0)); end counter;architecture counter1 of counter isbeginprocess (clk,reset)variable temp1: integer range 0 to 10;variable temp2: integer range 0 to 10;beginif (reset='1') thentemp1 := 0;temp2 := 0;elsif (clk'event and clk = '1') thentemp1 := temp1+1;if (temp1=10) thentemp1 := 0;temp2 := temp2+1;if (temp2=10) thentemp2 := 0;end if;end if;end if;case temp1 iswhen 0=>digit1<="1111110";--7Ewhen 1=>digit1<="0110000";--30when 2=>digit1<="1101101";--6Dwhen 3=>digit1<="1111001";--79when 4=>digit1<="0110011";--33when 5=>digit1<="1011011";--5Bwhen 6=>digit1<="1011111";--5Fwhen 7=>digit1<="1110000";--70when 8=>digit1<="1111111";--7Ewhen 9=>digit1<="1111011";--7Bwhen others => null;end case;case temp2 iswhen 0=>digit1<="1111110";--7Ewhen 1=>digit1<="0110000";--30when 2=>digit1<="1101101";--6Dwhen 3=>digit1<="1111001";--79when 4=>digit1<="0110011";--33when 5=>digit1<="1011011";--5Bwhen 6=>digit1<="1011111";--5Fwhen 7=>digit1<="1110000";--70when 8=>digit1<="1111111";--7Ewhen 9=>digit1<="1111011";--7Bwhen others => null;end case;end process;end counter1;2、分析实验结果；实验结果正确，能达到理想效果。

eda的几个实验仿真图形

实验项目一:74LS318译码器的设计实验目的:1、通过一个简单的三－八译码器的设计,让学生掌握组合逻辑电路的设计方法。

2、掌握组合逻辑电路的静态测试方法。

3，初步了解QUARTUS II原理图输入设计的全过程。

二、实验的硬件要求：1、EDA2000实验箱（其他厂家具有同等配置试验箱均可），主要使用：输入：DIP拨码开关3位、输出：LED灯；2、主芯片：EP1K1OTC100-3（大于此规模的芯片亦可）；3、计算机与QUARTUS 软件；三、实验原理三－译码器为三输入、八输出。

当输入信号按二进制方式的表示值为N时（输入端低电平有效），输出端从零到七，标号为N输出端输出低电平表示有信号产生，而其它则为高电平表示无信号产生。

因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为低电平的情况下，能表示所有的输入组合，因此不需要像编码器实验那样再用一个输出端指示输出是否有效。

但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。

本例设计中没有考虑使能输入端，自己设计时可以考虑加入使能输入端时，程序如何设计。

表8.1三-八译码器真值表输入输出A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0四、实验步骤：打开QUARTUS II，打开原理图编辑器,按图8.26进行原理图设计。

各逻辑符号放置在原理图上后，经检查保存原理图。

完成了原理图的输入后，我们就可以用前面介绍的软件的使用方法，对程序进行管脚的定义、编译、仿真、下载，完成整个实验的设计。

EDA实验报告实验五计数器

1 / 3 实验报告实验五：计数器一．实验目的：一．实验目的：进一步学习层次设计法设计电路进一步学习层次设计法设计电路进一步学习混合原理图及程序法设计法进一步学习混合原理图及程序法设计法二．实验内容二．实验内容设计位十进制计数器设计位十进制计数器要求用时钟源做计计数时钟输入，计数结果用实验板上个数码管显示要求用时钟源做计计数时钟输入，计数结果用实验板上个数码管显示计数器要求有清零端（，用控制）和使能端（，用控制），都是高电平有效，用实验板，设置板，设置三．实验现象三．实验现象数码依次按十进制增计数。

上拨则清零，下拨停止计数。

改变的频率可以观看计数快慢。

慢。

四．连线与跳线四．连线与跳线数码显示数据、控制及频率源的脚对应关系见实验一数码显示数据、控制及频率源的脚对应关系见实验一，与芯片脚对应关系：，与芯片脚对应关系：，最高位计数器进位输出可自行设计，可以引出，也可以不引出最高位计数器进位输出可自行设计，可以引出，也可以不引出五．实验内容和步骤（整个设计采用层次法，包括以下文件）五．实验内容和步骤（整个设计采用层次法，包括以下文件）1. （产生三个译码器的输入信号，以控制哪个数码管工作）；2.(选多路复用电路，用于顺序输入位数码管的显示数据)； 3. （数据与段数码管显示转换电路）；4.(十进制计数器程序)； 5. 形成顶层图形文件：六．思考题（扩展以上方法实现时钟）六．思考题（扩展以上方法实现时钟）6.6.首先修改，使得只有六个灯循环（最左两盏表示、正中间两盏表示、最右两盏表示）：7.7. (六进制计数器程序六进制计数器程序六进制计数器程序))： 8.8. (二十四进制计数器程序，是用十六进制显示部分的二十四进制计数器程序，是用十六进制显示部分的二十四进制计数器程序，是用十六进制显示部分的))：9. 形成顶层图形文件：七．实验心得：七．实验心得：好好作图，用手可以勾画出神奇的硬件世界；好好作图，用手可以勾画出神奇的硬件世界；进一步熟悉了混合原理图以及程序法设计，又学到了好东西。

eda10进制计数器实验报告

eda10进制计数器实验报告1B计算机组成原理教学实验箱一台，排线若干。

2) PC机一台。

3、实验步骤与源程序l) 根据该模型机的指令系统，编写一段程序。

这里给出两个参考程序。

参考程序一：本程序从输入设备（数码开关）取入数据，保存在内存单元08，然后从08单元送到输出设备（LED数码管）进行显示。

然后程序停止（请实验者考虑：如何修改程序，使程序不断从输入设备取出数据，送到输出设备显示。

每次循环过程中，可以使输入设备数据改变，考察输出显示的结果。

）。

设计机器指令程序如下（机器码为十六进制数据）。

地址内容助记符说明00 00 IN；输入开关数据→R00120 STA [08H] ；R0→[08]02 08 ；地址03 30 OUT [08H] ；[08H] →BUS04 08 ；地址05 40 JMP [00H] ；00H→PC06 00 ；跳转地址参考程序二：本程序从输入设备（数码开关）读入数据，与0A单元的数据相加，然后送到输出设备（LED数码管）进行显示。

本程序不断地循环运行，在运行中可改变输入开关（INPUT）的值，观察输出显示的变化。

设计机器指令程序如下（机器码为十六进制数据）。

地址内容助记符说明00 00 IN；输入开关数据→R0，采集数据0110 ADD [0AH] ；R0＋[0AH]→R0，输入数据与指定数据相加02 0A ；地址0320 STA [0BH] ；R0→[0B]04 0B ；地址05 30 OUT [0BH] ；[0BH] →BUS，输出显示06 0B ；地址07 40 JMP [00H] ；00H→PC08 00 ；跳转地址0A 01 ；加数，可自定0B ；求和结果保存在0B单元2) 按图1连接实验线路。

3) 写程序：对于本实验箱可以用两种方法来写入程序。

方法一：手动写入（1）先将机器指令对应的微代码正确地写入2816中，由于在实验1.6微程序控制器的组成与微程序设计实验中已将微代码写入E2PR0M芯片中，对照表2—2校验正确后就可使用。

eda实验报告计数器

eda实验报告计数器EDA实验报告-计数器引言：计数器是数字电路中常用的基本模块之一，它在各个领域都有着广泛的应用。

本实验旨在通过EDA（电子设计自动化）软件进行计数器的设计与仿真，探索计数器的原理和功能。

一、计数器的基本原理计数器是一种能够按照规定的顺序改变其输出状态的电子电路。

它通过内部的触发器和逻辑门实现数字信号的计数功能。

常见的计数器有二进制计数器、十进制计数器等。

二、实验设计与仿真1. 实验目标本次实验的目标是设计一个4位二进制计数器，并通过EDA软件进行仿真验证。

计数器的功能是在每个时钟脉冲到来时，输出的二进制数加1。

2. 设计思路计数器的设计需要考虑以下几个方面：- 选择适当的触发器：本实验选择了D触发器作为计数器的基本单元，因为D触发器具有简单、易于控制的特点。

- 确定计数器的位数：本实验设计了一个4位计数器，即可以表示0~15的二进制数。

- 连接逻辑门：通过逻辑门将各个触发器连接起来，实现计数器的功能。

3. 电路设计根据设计思路，我们使用EDA软件进行电路设计。

首先，将4个D触发器连接起来，形成4位计数器。

然后，根据计数器的功能要求，将时钟信号连接到每个触发器的时钟输入端。

最后，将各个触发器的输出通过逻辑门进行连接，得到计数器的输出。

4. 仿真验证完成电路设计后，我们使用EDA软件进行仿真验证。

通过输入不同的时钟信号，观察计数器的输出是否符合预期。

在仿真过程中，我们可以调整时钟信号的频率，观察计数器的计数速度。

三、实验结果与分析通过EDA软件的仿真，我们得到了计数器的输出结果。

在时钟信号的作用下，计数器按照预期进行了计数，并输出了相应的二进制数。

通过观察输出结果，我们可以得出以下几点结论：- 计数器的输出与时钟信号的频率有关，频率越高，计数速度越快。

- 计数器的输出按照二进制的顺序进行计数，当达到最大值时，会从0重新开始计数。

四、实验总结本次实验通过EDA软件进行了计数器的设计与仿真。

EDA技术实验报告

EDA技术实验报告实验⼀利⽤原理图输⼊法设计4位全加器⼀、实验⽬的：掌握利⽤原理图输⼊法设计简单组合电路的⽅法，掌握MAX+plusII 的层次化设计⽅法。

通过⼀个4位全加器的设计，熟悉⽤EDA 软件进⾏电路设计的详细流程。

⼆、实验原理：⼀个4位全加器可以由4个⼀位全加器构成，全加器的进位以串⾏⽅式实现，即将低位加法器的进位输出cout 与相邻的⾼位加法器的低位进位输⼊信号cin 相接。

1位全加器f-adder 由2个半加器h-adder 和⼀个或门按照下列电路来实现。

半加器h-adder 由与门、同或门和⾮门构成。

四位加法器由4个全加器构成三、实验内容：1. 熟悉QuartusII 软件界⾯,掌握利⽤原理图进⾏电路模块设计的⽅法。

QuartusII 设计流程见教材第五章:QuartusII 应⽤向导。

2.设计1位全加器原理图（1）⽣成⼀个新的图形⽂件（file->new->graphic editor ）（2）按照给定的原理图输⼊逻辑门(symbol －>enter symbol)COCO 1S 2S 3S 4（4）为管脚和节点命名：在管脚上的PIN_NAME处双击⿏标左键，然后输⼊名字；选中需命名的线，然后输⼊名字。

（5）创建缺省（Default）符号：在File菜单中选择Create Symbol Files for Current File项，即可创建⼀个设计的符号，该符号可被⾼层设计调⽤。

3.利⽤层次化原理图⽅法设计4位全加器（1）⽣成新的空⽩原理图，作为4位全加器设计输⼊（2）利⽤已经⽣成的1位全加器的缺省符号作为电路单元，设计4位全加器的原理图.4.新建波形⽂件（file->new->Other Files->Vector Waveform File），保存后进⾏仿真（Processing ->Start Simulation），对4位全加器进⾏时序仿真。