计算机组成原理第8章

合集下载

计算机组成原理八章

每一个磁盘驱动器与每一主机接口有独立的控制和数据通道
的磁盘阵列，因此主机可完全独立地对每个磁盘驱动器进行访问。 RAID 10级(RAID 0级+RAID 1级) 在磁盘阵列的技术上,从RAID 1到RAID 5,不停机，即表示在工作时如发生磁盘故障系统能持续工作而不停顿,仍然可作磁盘的存取,正常的读写数据;而容错则表示即使磁盘故障,数据仍能保持完整,可让系统存取到正确的数据,而SCSI的磁盘阵列更可在工作中抽换磁盘,并可自动重建故障磁盘的数据。磁盘阵列之所以能做到容错及不停机, 是因为它有冗余的磁盘空间可资利用,这也就是Redundant的意义。
(D：记录密度；V：介质的速度)
读出时，出错信息位数和读出总信息量位数之比。 5、误码率：
6、价格：位价格：设备价格除以容量。
7/12/2013
2
二、磁记录原理与记录方式
磁记录原理：磁头：记录介质：
后间隙磁力线
写入线圈 Iw
读出线圈 e
局部磁化
工作间隙局部磁化单元 v
v
7/12/2013
位密度：单位长度磁道所能记录二进制信息的位数。面密度：道密度与位密度的乘积。
2、存储容量：磁表面存储器所能存储的二进制信息总量。格式化容量：按某种特定的记录格式所能存储的信息总量。非格式化容量：磁表面可以利用的磁化单元总数。 1
7/12/2013
3、寻址时间：磁头寻找目标磁道所需的时间。找道时间Ts：找到磁道后，磁头等待所需要读写区段旋转到磁头下方等待时间Tw：需用的时间。平均寻址时间Ta ：由平均找道时间加上平均等待时间组成。 Ta ＝ Tsa ＋Twa＝ (Tsamax ＋ Tsamin)/2 ＋ (Twamax ＋Twamin )/2 4、数据传输率Dr：单位时间内向主机传送数据的位数或字节数。 Dr ＝D· V

计算机组成原理课件第8章

光笔不能输入纸上的图形信息，而图形板方式很容易做到；
光笔和持笔的手能挡住图形，而且由于屏幕玻璃的厚度，光的折射作用和人眼与光笔的视角等影响，常使画出的图形偏离预想的位置，而图形板无此问题，而且长时间使用光笔，悬空的手臂会感到疲劳。
鼠标器、跟踪球和操作杆输入
• 光笔和图形板两种输入方式都可以输入绝对坐标，即只要把光笔点到屏幕上某点或者把游动标放到图形板的某一点，就可以读取这一点的坐标值。
• 图形板和画笔结合构成二维坐标的输入系统，主要用于输入工程图等。
• 将图纸贴在图形板上，画笔沿着图纸上的图形移动，读取图形坐标，即可输入工程图。
• 为了提高读图精度，常用游动标(cursor)代替画笔与图形板配合使用。
• 游动标是一个手持的方形坐标读出器，游动标上有一块透明玻璃，玻璃上刻有十字标记。十字标记的中心就是游动标的中心。使用时将十字中心对准图形的坐标点上，它比画笔读取的坐标更精确。
• (3) LCD预映显示器： LCD易于对物体进行取景，预映屏幕允许重放或即时删除图像，删除图像后可恢复存储容量。
• (4) 图像质量，取决于以下因素：
• ① 一般数字相机依赖于电荷耦合设备(CCD)获取图像。
• ② 图像的压缩。
• (5) 如果计划让图像在电视上出现，或被盒式磁带录像机直接录取，有些品牌的相机可自动生成视频信号。
• 因此条码技术主要包括：条码编码规则及标准、条码译码技术、印刷技术、光电扫描技术、通信技术、计算机技术等。
• 要阅读条码符号所包含的信息需要一个扫描装置。在正常工作时，扫描器与条码符号之间要保持的距离称为工作距离，而允许的最大工作距离和最小工作距离之差称为扫描景深。
• 还有一类坐标输入设备，只能用来输入相对坐标。鼠标器、跟踪球和操作杆就属于这一种。它们必须和显示器的光标配合。

计算机组成原理第8章习题指导

第8章CPU的结构和功能例8.1假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）四个过程段，共有10条指令连续输入此流水线。

（1）画出指令周期流程。

（2）画出非流水线时空图。

（3）画出流水线时空图。

（4）假设时钟周期为100ns，求流水线的实际吞吐率。

（5）求该流水处理器的加速比。

解:（1）根据指令周期包括IF、ID、EX、WR四个子过程，图8.1（a）为指令周期流程图。

（2）非流水线时空图如图8.1（b）所示。

假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。

（3）流水线时空图如图8.1（c）所示。

由图可见，第一条指令出结果需要4个时钟周期。

当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。

(a)指令周期流程(b) 非流水线时空图(c) 标准流水线时空图图8.1 例8.1答图（4）由图8.1（c）所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为：10/(100ns×13) ≈ 0.77×107条指令/秒（5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔一个时钟周期都输出一个结果。

对于本题四级流水线而言，处理10条指令所需的时钟周期数为T4 = 4 +（10 −1）= 13。

而非流水线处理10条指令需4×10 = 40个时钟周期。

故该流水处理器的加速比为40 ÷13 ≈ 3.08 例8.2设某机有四个中断源1、2、3、4，其硬件排队优先次序按1→2→3→4降序排列，各中断源的服务程序中所对应的屏蔽字如表8.1所示。

表8.1 例8.2各中断源对应的屏蔽字中断源屏蔽字1 2 3 41 1 1 0 12 0 1 0 03 1 1 1 14 0 1 0 1（1）给出上述四个中断源的中断处理次序。

（2）若四个中断源同时有中断请求，画出CPU执行程序的轨迹。

计算机组成原理课件第08章

一、接口的功能和组成
1、总线连接方式的I/O接口电路、总线连接方式的接口电路在总线结构的计算机系统中，每一台 I/O设备都是通过I/O接口挂到系统总线上的。如图示：
数据线：数据线：传送数据信息，其根数一般等于存储字长的位数或字符的位数。双向。设备选择线：设备选择线：传送设备码，其根数取决于I/O指令中设备码的位数。单向。命令线：命令线：传输CPU向设备发出的各种命令信号，其根数与命令信号多少有关。单向总线。状态线：状态线：向主机报告I/O 设备状态的信号线。单向总线。
CPU在任何瞬间只能接受一个中断源 CPU在任何瞬间只能接受一个中断源的请求。的请求。因此，当多个中断源提出中断请求时，CPU必须对各中断源的请求进行排队，且只能接受级别最高的中断源的请求，不允许级别低的中断源中断正在运行的中断服务程序。此时，就可用MASK来改变中断源的优先级别。另外，CPU总是在统一的时间，即执 CPU总是在统一的时间，总是在统一的时间行每一条指令的最后时刻，行每一条指令的最后时刻，查询所有设备是否有中断请求。是否有中断请求。接口电路中D、INTR、MASK和中断查询信号的关系如图示：
2、排队器、当多个中断源同时向CPU提出请求时，经排队器的排队，只有优先级高的中断源排上队，这样就能实现CPU按中断源优先级的高低响应中断请求。下图是设在各个接口电路中的排队电路— —链式排队器。
其中首尾相接的虚线部分组成的门电路是排当各中断源均无中断请求时，各INTRi 为高电队器的核心，由一个非门和一个与非门构成。平，其INTP1 '、 INTP2' 、 INTP3 '……均为高电平中断源优先级最高的是1号中断源。当多个中。一旦某中断源提出中断请求,就迫使比其优先级断源提出中断请求时，排队器输出端INTPi，低的中断源之INTPi '变为低电平，封锁其发中断只有一个为高电平，表示该中断源排上队。请求。

计算机组成原理第八章

I/O系统包括
I/O接口硬件电路和I/O管理软件
I/O接口（电路）→6.2.2
计算机的外围(外部)设备多种多样工作原理、驱动方式、信息格式、以及工作速
度方面彼此差别很大
外设不能与CPU直接相连，必须经过中间电路（I/O接口电路）再与系统相连
I/O接口电路是位于系统与外设间、用来协助完成数据传送和控制任务的逻辑电路
优点：
FFFFF
• 不需要专门的I/O指令
• I/O数据存取灵活
缺点：
• 占去部分存储器空间
主存部分
存储器空间
• 程序不易阅读（在汇编语言级
I/O
不容易区别访问存储器和访问外设）
部分
00000
8.1 CPU对外围设备的管理方式
I/O控制方式
主要由程序实现
主要由附加硬件实现
CPU和外设之间信息交换的方式
保存和交换不同的信息数据寄存器、状态寄存器和控制寄存器占有的I/O地
址常依次被称为数据端口、状态端口和控制端口，用于保存数据、状态和控制信息输入、输出端口可以是同一个I/O地址接口电路占用的I/O端口有两类编排形式
•I/O端口单独编址 •I/O端口与存储器统一编址
I/O端口与存储器独立编址
程序控制下的数据传送
• 通过CPU执行程序中的I/O指令来完成传送 • 程序查询方式 • 程序中断方式
直接存储器存取DMA方式
• 外设经DMA控制器向CPU申请总线，由DMA控制器利用系统总线完成外设和存储器间的数据传送
通道方式
• 通道(I/O处理器)管理外设，完成传送和数据处理
外围处理机方式
（A）程序中断 CPU要用专门的中断服务程序为中断源服务，并且

计算机组成原理电子教案第8章

显示器种类繁多，按所用的显示器件分类，有阴极射线管（简称CRT）显示器、液晶显示器（简称LCD）、等离子显示器等；按可显示的内容分类，有字符显示器、图形显示器和图像显示器三类。显示器也称为监视器。
1．CRT显示器
CRT是一个电真空器件，由电子枪、偏转装置和荧光屏构成。下图是单色CRT（即黑白显像管）结构示意图。
8.2.2 鼠标
鼠标是一种坐标定位设备，是随着图形操作界面出现而发明的一种输入设备。
常用的鼠标有机械式和光电式两种，它们与主机的通信和控制原理完全相同，只是在移动检测方面有些差异，可以直接替换使用。鼠标一般都有两个按键（左键和右键），通过串行接口或USB 接口与计算机主机相连。
机械式鼠标的底部有一个圆形的凹坑，里面装有一个表面裹着橡胶的金属球，球的侧面呈正交方向（即二维坐标的X和Y方向）装有两个转轴，转轴与球的表面接触。通过转轴所连接的移动检测电路，就可以测出鼠标在X和Y方向上的位移。
扫描过程中，根据所要显示的内容，在需要显示一个光点的地方就发出强电子束，否则就减弱电子束。
行扫描垂直回扫
水平回扫
图8.3 逐行扫描过程示意图
当电子束从左到右扫描完一行后，要快速回扫到下一行的左端，这称为水平回扫。在扫描完最后一行后，电子束又迅速回扫到第一行的左端，这称为垂直回扫。电子束回扫时，显示是消隐的，不会在荧光屏上产生光点。
阳极帽灯丝栅极聚焦极
电子束
显示屏
电子枪
偏转
阴极
阳极线圈
荧光屏
图8.2 单色CRT结构示意图
电子枪是CRT的主要组成部分，用于形成和发射电子束。电子束射到荧光屏上形成光点。不同位置、不同亮度的光点就可以组成文字符号或图形图像。

《计算机组成原理》8-输入输出系统

允许中断３
INTA &
&
&
允许中断４ &
&
&
&
1
1
1
1
INTR1
INTR2
INTR3
（ b）串行优先链中断排队线路
INTR4
&
至下一级
≥1
INT
程序中断方式
2、中断的处理过程
✓ 软件排队的基本做法是：当CPU访问到 INT0
中
有中断请求时，则保留好中断断点后立
断服
即进入软件排队程序的入口。从最高优
✓ 中断排队的实现可以用硬件排队或软件排队两种方法来实现
➢ 硬件排队方式硬件排队的基本特点是，优先级别高的中断源提出中断请求后，就自动封锁优先级别较低的中断源的中断请求
➢ 软件排队方式软件排队是通过编写查询程序实现的。
程序中断方式
2、中断的处理过程
➢ 硬排队方式 I N T R0
INTR1 1
程序直接控制方式
2、条件传送方式
✓ 通过程序查询接口中的状态来控制数据传送的方式，也被称为程序查询方式。
✓ 程序查询方式中，在执行一次有效的数据传送操作之前，必须对外部设备的状态进行查询，如果外部设备准备就绪，才能执行数据传送操作。
程序直接控制方式
2、条件传送方式
检查状态标记
N 准备就绪？ Y 执行数据传送
I/O接口
1、接口的概念
✓ 介于主机与外部设备之间的一种缓冲电路称为I/O接口电路，简称I/O接口
（Interface）
✓ 对于主机，I/O接口提供了外部设备的工作状态及数据；对于外部设备，I/O

计算机组成原理第8章汇总

2020年10月3日
7
根据系统配置的不同，多级中断还可以分为一维多级中断和二维多级中断。
2020年10月3日
8
8.3 DMA方式 8.3.1 DMA(直接内存访问)的基本概念
DMA是一种完全由硬件执行I/O交换的工作方式。 CPU与外设交换信息时，DMA控制器完全接管CPU对总线的控制权，数据交换不经过CPU，而直接在内存和 I/O设备之间进行。
D.DMA
11.DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种
情况称为( )。
பைடு நூலகம்
2020年10月3日
17
A.停止CPU访问主存
5.在DMA传送期间，总线控制权通常由( )。
A.CPU掌握
B.DMA控制器掌握
C.主存掌握
D.外部设备掌握
6.下列选项中，( )不是发生中断请求的条件。
A.一条指令执行结束
B.一次I/O操作结束
C.机器内部发生故障
D.一次DMA操作结束
2020年10月3日
16
7.下列说法正确的是( )。
A.程序中断过程是由硬件和中断服务程序共同完成的
计算机组成原理
第八章 CPU与外界交换信息的方式
2020年10月3日
1
8.1 程序查询方式 8.1.1 设备编址 1.统一编址。I/O设备中的控制寄存器、数据寄存器等设备，与内存单元联合一起编址。 2.单独编址。内存单元和I/O设备分开编址，访存和访问I/O设备时，各自使用具有不同OP的指令。 8.1.2 程序查询方式的接口
2020年10月3日
14
①数组多路通道。 ②字节多路通道。
2020年10月3日

唐硕飞计算机组成原理第八章

第八章CPU 的结构和功能8.1 CPU 的结构8.2 指令周期8.3 指令流水8.4 中断系统8.1 CPU 的结构一、CPU 的功能取指令分析指令执行指令，发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求1. 控制器的功能2. 运算器的功能实现算术运算和逻辑运算指令控制操作控制时间控制数据加工处理中断二、CPU 结构框图PC IR指令控制操作控制时间控制数据加工处理中断ALU 寄存器中断系统1. CPU 与系统总线CU 时序电路寄存器ALU中断系统CUCPU控制总线数据总线地址总线8.12. CPU 的内部结构算术和布尔逻辑取反移位状态标志内部数据总线C P U 寄存器CU 中断系统ALU 控制信号…8.11. 用户可见寄存器(1) 通用寄存器三、CPU 的寄存器存放操作数可作某种寻址方式所需的专用寄存器(2) 数据寄存器存放操作数（满足各种数据类型）两个寄存器拼接存放双倍字长数据(3) 地址寄存器存放地址，其位数应满足最大的地址范围用于特殊的寻址方式段基值栈指针(4) 条件码寄存器存放条件码，可作程序分支的依据如正、负、零、溢出、进位等8.12. 控制和状态寄存器(1) 控制寄存器PC控制CPU 操作(2) 状态寄存器状态寄存器其中MAR MDR IR用户不可见存放条件码PSW 寄存器存放程序状态字PC用户可见3. 举例Z8000 8086 MC 68000MARMMDRIR8.1四、控制单元CU 和中断系统1. CU 产生全部指令的微操作命令序列组合逻辑设计微程序设计硬连线逻辑存储逻辑2. 中断系统参见第四篇五、ALU参见8.4参见第六章8.18.2 指令周期一、指令周期的基本概念1 . 指令周期取出并执行一条指令所需的全部时间完成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期（取指、分析）（执行指令）指令周期取指周期执行周期2. 每条指令的指令周期不同取指周期指令周期取指周期执行阶段指令周期取指周期执行周期指令周期NOPADD mem MUL mem8.23. 具有间接寻址的指令周期4. 带有中断周期的指令周期取指周期间址周期指令周期执行周期取指周期间址周期指令周期执行周期中断周期8.25. 指令周期流程取指周期执行周期有间址吗？有中断吗？间址周期中断周期是是否否8.26. CPU 工作周期的标志CPU 访存有4 种性质取指令取地址取操作数存程序断点取指周期间址周期执行周期中断周期FEDINDDINTDCLK1FE1IND 1EX 1INTEXDCPU 的4个工作周期8.21. 取指周期数据流二、指令周期的数据流MDRCUMARPC存储器CPU 地址总线数据总线控制总线IR+18.22. 间址周期数据流CUMARCPU地址总线数据总线控制总线PCIR存储器MDR8.23. 执行周期数据流4 . 中断周期数据流不同指令的执行周期数据流不同MDRCUMARCPU 地址总线数据总线控制总线PC存储器8.28.3 指令流水一、如何提高机器速度1. 提高访存速度2. 提高I/O 和主机之间的传送速度•提高整机处理能力高速芯片Cache多体并行多总线DMAI/O 处理机通道高速器件改进系统结构，开发系统的并行性中断3. 提高运算器速度高速芯片改进算法快速进位链二、系统的并行性时间上互相重叠2. 并行性的等级指令级（指令之间）过程级（程序、进程）两个或两个以上事件在同一时刻发生两个或两个以上事件在同一时间段发生并行1. 并行的概念粗粒度软件实现细粒度硬件实现并发同时8.3取指令3执行指令3三、指令流水原理2. 指令的二级流水1. 指令的串行执行取指令取指令部件完成总有一个部件空闲指令预取若取指和执行阶段时间上完全重叠指令周期减半速度提高1 倍…执行指令执行指令部件完成取指令1执行指令1取指令2执行指令2取指令3执行指令3取指令2执行指令2取指令1执行指令18.3必须等上条指令执行结束，才能确定下条指令的地址造成时间损失3. 影响指令流水效率加倍的因素(1) 执行时间> 取指时间(2) 条件转移指令对指令流水的影响解决办法？取指令部件指令部件缓冲区执行指令部件猜测法8.34. 指令的六级流水六级流水14个时间单位串行执行 6 ×9 ＝54 时间单位完成一条指令 6 个时间单位CO FO EI WO DI FICOFOEIWODIFICO FO EI WODI FI CO FOEI WODIFICO FO EI WO DI FI CO FOEI WO DI FICO FO EI WODI FICO FO EI WO DI FICO FOEIWO DI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t8.3指令1 与指令4 冲突指令2 与指令5 冲突指令1、指令3、指令6 冲突……CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FICO FO EI WODI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t三、影响指令流水性能的因素1. 访存冲突解决办法• 指令存储器和数据存储器分开• 指令预取技术（适用于访存周期短的情况）8.32. 相关问题程序的相近指令之间出现某种关联使指令流水出现停顿影响流水线效率(1) 控制相关8.3WOEIFOCODIWO EI FO DI FIFIDI FICO FI FO CO DI FI WOEI FO CO DI FI DIFO EIWO EI FO CO FIDI CO WODIFICOFI指令1指令2指令3指令4指令5指令6指令7指令15指令161 2 3 4 5 6 7 8 9 10 11 12 13 14转移损失t设指令3 是转移指令BNE 指令必须等CPX 指令的结果才能判断出是转移还是顺序执行LDA # 0LDX # 0INX CPX #N BNE M DIV # N STA ANSADD X, DM(2) 数据相关几条相近的指令间，共用同一存储单元或同一寄存器时，会出现数据相关ADD R1，R2如：SUB R1，R3采用旁路技术解决办法寄存器组锁存器锁存器ALU8.3四、流水线的多发技术1. 超标量技术每个时钟周期内可并发多条独立指令不能调整指令的执行顺序配置多个功能部件通过编译优化技术，把可并行执行的指令搭配起来IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.32. 超流水技术在一个时钟周期内再分段（3 段）不能调整指令的执行顺序在一个时钟周期内一个功能部件使用多次（3 次）靠编译程序解决优化问题流水线速度是原来速度的3 倍IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.33. 超长指令字采用多个处理部件具有多个操作码字段的超长指令字（可达几百位）由编译程序挖掘出指令间潜在的并行性，将多条能并行操作的指令组合成一条IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t8.3五、流水线结构1. 指令流水线结构完成一条指令分7 段，每段需一个时钟周期若流水线不出现断流 1 个时钟周期出 1 结果不采用流水技术7 个时钟周期出 1 结果理想情况下，7 级流水的速度是不采用流水技术的7 倍地址形成部件指令译码部件取操作数部件取指令部件操作执行部件回写结果部件修改指令指针部件锁存锁存锁存锁存锁存锁存8.32. 运算流水线完成浮点加减运算可分对阶、尾数求和、规格化三段分段原则每段操作时间尽量一致锁存器对阶功能部件第一段尾数加部件锁存器第二段规格化部件锁存器第三段8.38.4 中断系统一、概述1. 引起中断的各种因素(1) 人为设置的中断(2) 程序性事故如转管指令溢出、操作码不能识别、除法非法(5) 外部事件(4) I/O 设备(3) 硬件故障用键盘中断现行程序转管指令………管理程序2. 中断系统需解决的问题(1) 各中断源如何向CPU 提出请求？(2) 各中断源同时提出请求怎么办？(5) 如何寻找入口地址？(4) 如何保护现场？(3) CPU 什么条件、什么时间、以什么方式响应中断？(6) 如何恢复现场，如何返回？(7) 处理中断的过程中又出现新的中断怎么办？硬件＋软件8.4二、中断请求标记和中断判优逻辑1. 中断请求标记INTR一个请求源一个INTR 中断请求标记触发器多个INTR组成中断请求标记寄存器INTR 分散在各个中断源的接口电路中INTR 集中在CPU 的中断系统内12345n 掉电过热阶上溢内存读写校验错非法除法键盘打印机8.42. 中断判优逻辑①分散在各个中断源的接口电路中链式排队器②集中在CPU内(1) 硬件实现（排队器）1 11&1&1&参见第五章INTR1INTR2INTR3INTR4INTR1、INTR2 、INTR3 、INTR4优先级按降序排列INTP1INTP2INTP3INTP48.4A 、B 、C 优先级按降序排列(2) 软件实现（程序查询）否……是否A 请求？是否B 请求？是否C 请求？转A 的服务程序入口地址转B 的服务程序入口地址转C 的服务程序入口地址是是是否否8.4三、中断服务程序入口地址的寻找1. 硬件向量法入口地址200入口地址300入口地址40012 H 13 H 14 H主存12 H 13 H 14 HJMP 200JMP 300JMP400主存向量地址形成部件…………中断向量排队器输出向量地址12H 、13H 、14H入口地址200、300、4008.42. 软件查询法中断识别程序（入口地址M）地址说明指令MJMP 1# SR1# D = 1 转1# 服务程序SKP DZ 2# JMP 2# SR 2# D = 0 跳2# D = 1 转2# 服务程序SKP DZ 8# JMP 8# SR 8# D = 0 跳8# D = 1 转8# 服务程序八个中断源1、2、8 按降序排列…………8.4SKP DZ 1#1# D = 0 跳（D为完成触发器）四、中断响应1. 响应中断的条件允许中断触发器EINT = 12. 响应中断的时间指令执行周期结束时刻由CPU 发查询信号CPU 中断查询INTR1DQINTR2DQINTR nDQ中断源1中断源2中断源n……至排队器8.43. 中断隐指令(1) 保护程序断点(2) 寻找服务程序入口地址(3) 硬件关中断向量地址形成部件INTSQREINTSQR PC1&≥1排队器……断点存于特定地址（0 号地址）内断点进栈INT 中断标记EINT 允许中断R –S 触发器8.4向量地址PC （硬件向量法）中断识别程序入口地址MPC （软件查询法）五、保护现场和恢复现场1. 保护现场2. 恢复现场寄存器内容断点保护现场其他服务程序恢复现场中断返回PUSH视不同请求源而定POP中断服务程序完成中断服务程序中断隐指令完成中断服务程序完成8.4IRET1. 多重中断的概念k l mk+1l+1m+1第一次中断第二次中断第三次中断程序断点k+1 , l+1 , m+1六、中断屏蔽技术8.42. 实现多重中断的条件B, CA中断请求主程序(2) 优先级别高的中断源有权中断优先级别低的中断源(1) 提前设置开中断指令A B C D中断服务程序（A 、B 、C 、D 优先级按降序排列）D8.4&3. 屏蔽技术(1) 屏蔽触发器的作用MASK = 0（未屏蔽）INTR 能被置“1”1&&&1111INTP 1INTP 2INTP 3INTP 4INTR 1INTR 2INTR 3INTR 4MASK 1MASK 2MASK 3MASK 4DQ1DINTRMASKQCPU 查询MASK i = 1 （屏蔽）INTP i = 0 （不能被排队选中）8.4(2) 屏蔽字优先级屏蔽字1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 101 1 1 1 1 1 1 1 1 1 1 1 1 1 10 01 1 1 1 1 1 1 1 1 1 1 1 1 10 0 01 1 1 1 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 10 0 0 0 01 1 1 1 1 1 1 1 1 1 1……0 0 0 0 0 0 0 0 0 0 0 0 0 01 10 0 0 0 0 0 0 0 0 0 0 0 0 0 011234561516……16个中断源1、2、3 ……16 按降序排列8.4(3) 屏蔽技术可改变优先等级(4) 屏蔽技术的其他作用0 0 0 01 01 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 1 6# 比5# 优先级高便于程序控制可以人为地屏蔽某个中断源的请求8.4(1) 断点进栈(2) 断点存入“0 ”地址中断隐指令完成中断周期命令存储器写0 MAR PC MDR(MDR) 存入存储器三次中断，三个断点都存入“0 ”地址4. 多重中断的断点保护断点MDR？如何保证断点不丢失？中断隐指令完成8.4(3) 程序断点存入“0 ”地址的断点保护××××05JMP SERVE ××××SA VE ××××RETURNSTA SA VE …0 地址内容转存其他服务内容地址内容说明SERVELDA SA VEJMP @ RETURN 存程序断点5 为向量地址…保护现场恢复现场间址返回存放ACC 内容转存0 地址内容开中断ENILDA 0STA RETURN置屏蔽字8.4。

8计算机组成原理(第八章)

n 按仲裁机构的位置不同，总线控制分为集中控制和分布控制两大类。总线控制逻辑基本上集中于一个设备（如CPU），称为集中式控制；而总线控制逻辑分散在连接总线的各个部件或设备，称为分布式控制。
n 集中式控制方式又分为链式查询方式、计数查询方式以及独立请求方式。
16
集中式控制：链式查询方式
特点： n 连线数较少； n 容易扩充； n 对故障敏感； n 部件/设备离仲裁器
的传递方向等。 n 时间特性：时间特性规定，信号线完成每一个动作的起止时
间，即什么时间有效、能延续多长时间等。
7
总线标准（续）
所谓总线标准就是对总线的这四个方面进行规范。制定总线标准有以下几方面的好处（优点、优势）。 n 从工程的角度考虑，能够简化硬件设计、易于扩充。 n 从用户的角度考虑，易于获得，随便从哪里买、随便买
同步通信必须按最慢的部件设计时钟，总线效率会降低。
13
异步通信方式
n 异步通信没有统一的时钟，也没有固定的时间间隔，完全依靠收发双方相互制约的“握手”信号来实现定时控制，也就是定时控制建立在应答式或互锁机制基础上。
通常把交换信息的两个部件或设备分为主设备和从设备。获得总线控制权的设备称为主设备，被主设备访问的设备称为从设备。交换信息的请求由主设备发起。在异步总线上，后一事件的出现取决于前一事件的出现，总线周期不固定，灵活性很强。
n 当控制端有效时，三态门才打开，输出端反映输入端的状态；否则三态门处于关闭状态，输出端呈现高阻态，也就是在逻辑上被断开，输入端不影响输出端。
5
2、总线分类
从不同的角度出发，总线有不同的分类方法。按计算机系统的层次结构，总线分可为：
n CPU内部总线：CPU内部连接各寄存器和运算部件之间的互联线。由于CPU的集成化，这组总线从外部是看不见的。

计算机组成原理第8章PPT课件

评价鼠标性能最重要的指标是DPI(Dots Per Inch)，它
表示鼠标每移动一英寸所能检测出的点数，DPI小，用来定
位的点数就少，定位精度就低。反之，DPI大，用来定位的
点数就多，定位精度就高。通常鼠标的DPI为400或800。
评价新型光电鼠标还有一个专用的性能指标——帧速
率（也称为扫描频率或刷新频率）。它表示DSP每秒钟能够
处理的图像帧数。帧速率越高，鼠标的灵敏度越好。
按鼠标上的按键数量分，鼠标分为两键鼠标、三键鼠
标、五键鼠标和新型的多键鼠标。
鼠标与主机的接口主要有PS/2和USB两种。
9
计算机组成原理 8.9
19.08.2020
哈尔滨工业大学李东教授
第8章计算机外部设备
8. 1 输入设备
8. 2 输出设备
8. 2.1 阴极射线管(Cathode Ray Tube, CRT)显示器
第8章计算机外部设备
8. 1 输入设备
8. 1.1 键盘
8. 1.2 鼠标
8. 2 输出设备
8. 2.1 阴极射线管显示器
8. 2.2 平板显示器
8. 2.3 打印机
8. 3 辅存设备
8. 3.1 硬盘
8. 3.2 光盘
1
计算机组成原理 8.1
19.08.2020
哈尔滨工业大学李东教授
整体概述
非编码键盘的结构简单，并且通过软件能为某些键的功能进行重定义。目前，绝大多数键盘是非编码键盘。
为了更好地利用击键状态来表达用户的意愿，每个键的扫描码又分为接通扫描码（简称通码）和断开扫描码（简称断码）。当键被按下时，发送通码；松开时，发送断码。主流微机键盘PS/2的通码为1字节，断码为2字节。断码的第一个字节是F0H，第二个字节是该键的通码。

计算机组成原理第八章课后部分答案解析

8、1 CPU有哪些功能？画出其结构框图并简要说明每个部件得作用。

解:CPU得主要功能就是执行存放在主存储器中得程序即机器指令、CPU就ALU:实现算逻运算寄存器:存放操作数CU:发出各种操作命令序列得控制部件中断系统:处理异常情况与特殊请求8、2 什么就是指令周期？指令周期就是否有一个固定值？为什么？解:指令周期:指取出并执行完一条指令所需得时间。

由于计算机中各种指令执行所需得时间差异很大,因此为了提高CPU运行效率,即使在同步控制得机器中,不同指令得指令周期长度都就是不一致得,也就就是说指令周期对于不同得指令来说不就是一个固定值。

8、3 画出指令周期得流程图,分别说明图中每个子周期得作用。

解:指令周期流程图取指周期:取指令间址周期:取有效地址执行周期:取操作数(当指令为访存指令时)中断周期:保存程序断点8、4 设CPU内有这些部件:PC、IR、SP、AC、MAR、MDR、CU。

(1)画出完成简洁寻址得取数指令“LDAX”(将主存某地址单元得内容取至AC中)得数据流(从取指令开始)。

(2)画出中断周期得数据流。

解:CPU中得数据通路结构方式有直接连线、单总线、双总线、三总线等形式,目前大多采用总线结构,直接连线方式仅适用于结构特别简单得机器中。

下面采用单总线形式连接各部件,框图如下:(1)LDAX指令周期数据流程图:(2)中断周期流程图如下:8、7 什么叫系统得并行性？粗粒度并行与细粒度并行有什么区别？解:并行性:包含同时性与并发性。

同时性指两个或两个以上得事件在同一时刻发生,并发性指两个或多个事件在同一时间段发生。

即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同得功能,只要在时间上存在相互重叠,就存在并行性。

粗粒度并行就是指多个处理机上分别运行多个进程,由多台处理机合作完成一个程序,一般算法实现。

细粒度并行就是指在处理机得指令级与操作级得并行性。

8、8 什么就是指令流水？画出指令二级流水与四级流水得示意图,它们中哪一个更能提高处理器速度,为什么？解:指令流水:指将一条指令得执行过程分为n个操作时间大致相等得阶段,每个阶段由一个独立得功能部件来完成,这样n个部件可以同时执行n条指令得不同阶段,从而大大提高CPU得吞吐率。

计算机组成原理课件第8章

接口
S ①
控制
设备
②

动作开始
⑦
中断

C ⑩
BS 1
0

IM
0 1
IR
0 1

0 E I1

0 RD 1
④
动作结束
⑤
⑥
公用寄存器
IR请求
⑨
数据总线
数据缓冲寄存器
③
传送数据
P C
IR
⑧
中断向量逻辑
设备选择
⑧
INTA
接口电路中有一个工作标志触发器 BS，就绪标志触发器 RD，还有一个控制触发器，它叫允许中断触发器 (EI)。
4．通道方式
通道的出现则进一步提高了CPU的效率。这是因为，CPU将部分权力下放给通道。通道是一个具有特殊功能的处理器，它可以实现对外围设备的统一管理和外围设备与内存之间的数据传送。
然而这种提高CPU效率的办法是以花费更多硬件为代价的。
5．外围处理机方式
外围处理机[PPU]方式是通道方式的进一步发展。
2．多级中断源的识别
在多级中断中，每一级均有一根中断请求线送往CPU的中断优先级排队电路，对每一级赋予了不同的优先级。显然这种结构就是独立请求方式的逻辑结构。
图示出了独立请求方式的中断优先级排队与中断向量产生的逻辑结构。每个中断请求信号保存在“中断请求”触发器中，经 “中断屏蔽”触发器控制后，可能有若干个中断请求情号IR'进入虚线框所示的排队电路。
8 ．2 ．3
单级中断
1．单级中断的概念所有的中断源都属于同一级，所有中断源触发器排成一行，其优先次序是离CPU近的优先权高。当响应某一中断请求时，不允许其他中断源再打断中断服务程序，即使优先权比它高的中断源也不能再打断。只有该中断服务程序执行完毕之后，才能响应其他中断。图中所有的I／O设备通过一条线向CPU发出中断请求信号。CPU响应中断请求后，发出中断响应信号INTA，以链式查询方式识别中断源。

计算机组成原理第八章单元测试(含答案)

第八章、输入输出系统输入输出系统测试1、8086 CPU对I/O接口的编址采用了（）。

A、I/O端口和存储器统一编址B、I/O端口和寄存器统一编址C、I/O端口独立编址D、输入/输出端口分别编址2、采用DMA方式传送数据时，每传送一个数据就要用一个（）时间。

A、指令周期B、机器周期C、存储周期D、总线周期3、某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。

该中断处理需要X秒。

另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒（）次中断请求。

A、N /（NX + Y）B、N /（X + Y）NC、min[1 / X ,1 / Y]D、max[1 / X ,1 / Y]4、中断向量地址是（）。

A、子程序入口地址B、中断服务例行程序入口地址C、中断服务例行程序入口地址的指示器D、中断返回地址5、为了便于实现多级中断，保存现场信息最有效的办法是采用（）。

A、通用寄存器B、堆栈C、存储器D、外存6、在单级中断系统中，CPU一旦响应中断，则立即关闭（）标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

A、中断允许B、中断请求C、中断屏蔽D、中断保护7、周期挪用方式常用于（）方式的输入/输出中。

A、DMAB、中断C、程序传送D、通道8、一台计算机对n个数据源进行分时采集，送入主存，然后分时处理。

采集数据时，最好的方案是使用（）。

A、堆栈缓冲区B、一个指针的缓冲区C、两个指针的单缓冲区D、n个指针的n个缓冲区9、通道对CPU的请求形式是（）。

A、自陷B、中断C、通道命令D、跳转指令10、描述PCI总线中基本概念正确的句子是（）。

A、HOST 总线不仅连接主存，还可以连接多个CPUB、PCI 总线体系中有三种桥，它们都是PCI 设备C、以桥连接实现的PCI总线结构不允许许多条总线并行工作D、桥的作用可使所有的存取都按CPU 的需要出现在总线上11、如果机器采用中断方式进行输入和输出，发生中断请求条件的是（）。