版图设计
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
半导体 集成电路
第13章MOS集成电 路版图设计基础
本章设问
• 为什么要进行集成电路版图设计？ • 工艺库文件的作用是什么？ • IC设计规则（Design Rule）规定的内容主
要包括什么。 • 怎么使用版图设计软件。
内容提要
IC设计流程 版图设计规则 版图设计步骤
一、IC设计流程
模拟
版图布局示意图： 电源环
VDD
VSS
cell via
m2
电源带
m1
2.基本单元的设计
基本单元通常包括如反相器，传输门等在电路 中需要（重复）使用的最基本的电路单元，每 一层的绘制都需要仔细考虑设计规则
如：传输门加法器中的基本单元有反相器、CMOS传输门
基本单元要按照等高的原则绘制，以保证单元之间互 连的兼容性，单元内部的连线采用金属1
CON.5
多晶硅栅上的接触孔到多晶 硅栅边界的距离
0.40x0.40
CON.5
0.40
CON.5
0.15
CON.7
0.15
CON.6 有源区的接触孔与栅的间距 0.30
CON.2 CON.3
CON.1 CON.6
Legend
Comp Poly 2 Contact
CON.4
CON.7 栅上的接触孔与有源区间距 0.40
DIF.7c DIF.12
DIF.8
DIF.10
多晶硅 ：
PL2.2 栅宽（3.3V）
PL2.3
栅间距 (excluding serifs)
PL2.4
栅与源漏区边界的最小 间距
PL2.5 栅超出有源区距离
0.3 5
0.4 5
0.5 0
0.45
PL2.3
0.05um PL2.5
0.1um
0.05um 0.05um
（1）绑定金属线所需的可靠连接区域
（2）ESD保护结构 ESD:ElectroStatic Discharge
输入I/O栅保护电路
5.版图检查与验证
DRC (ERC):设计规则检查 LVS：版图与原理图一致性验证
工具自动完成， 如
CALIBRE,DRAC ULA
DIF.6
N阱内NCOMP 到 PCOMP 距离
0.60
孤立的N/P注入区的最小
DIF.12
面积 (um2)
0.78
DIF.2
DIF.1
DIF.1
DIF.7 DIF.4
DIF.6
DIF.1
DIF.1 DIF.3
DIF.7 DIF.2
DIF.5 DIF.7c
Legend N-well NCOMP PCOMP Poly 2 Contact
说明：实际版图中，顶层金属会有不同，间距和条宽都 会增加。
过孔 ：
Vn.1 过孔尺寸 Vn.2 过孔间距
0.45 x 0.45
0.45
PAD 3.8
Vn.3
PAD.3.6 PAD.3.4 PAD.3.2
PAD.3.1
PAD.3.7 PAD.3.3
DIEL M5 M4 M3 M2 M1
PAD.3.5
3.功能块的设计
功能块可以根据系统的复杂程度分为多级
如：传输门加法器中的功能块可分为异或门（非） 、和产生电路、进位产生电路
大部分工作是调用基本单元进行连线单元间的连线
4.PAD单元
PAD单元部分包括： （1）绑定金属线所需的 可靠连接区域 （2）ESD保护结构 （4）与内部电路相连的 接口 （3）输入、输出缓冲器
2.间距规则(space rule)：避免短路
3.交叠规则（overlap rule）：防止实际工艺偏 差造成的开路或短路
二、IC设计规则 Cont. (以0.35umN阱CMOS工Baidu Nhomakorabea为例)
N阱：制作PMOS管的Nwell尺寸
NW.1 宽度
1.70
NW.2 N阱间距
1.10
NW.3 N阱内的P区距N阱的边界
APOLLO(自动)
同右
版图几何设计规则和 电学规则检查
DRACULA,DIVA,CALIBRE
网表一致性检 查和后仿真
最终版图数据 与测试向量
制版 与工艺流片
工艺模拟
计算机辅助 测试( ICCAT)
生产定型
二、IC设计规则(Design Rule)
1.宽度规则(Width rule):由工艺（光刻）极 限尺寸确定
Butting Contact (Polyicide Only)
金属条
Mn.3 Mn.2
Mn.1
Mn. 金属条宽 1
Mn. 金属条间距 2
Mn. 3
Mn.5
Mn.2
金属条两边覆盖过孔或
接触孔宽度
Mn.4
Legend
Metal Via/ Contact
Vn.2
Vn.1
Vn.3
0.6 0
0.6 0
0.1 5
PL2.2 PL2.6
PL2.4
PL2.5 Legend
PL2.1 PL2.3
N-Well Comp Poly 2 Contact
PL2.6a PL2.6b
PL2.6b PL2.6b
Dog Bone
接触孔 ：
CON.1 最大/最小接触孔尺寸
CON.2 接触孔最小间距
CON.3
扩散区的接触孔与边沿的距 离
Via4 Via3 Via2 via1
金属条两边覆盖过孔 （所有金属层 0.15
） PAD.1
PAD.2
PAD.3.10 PAD.3.11 PAD.3.12
POLYIMIDE
IMD4 IMD3 IMD2 IMD1 ILD FOX Si
PAD 3.13
PAD.3.14
键合点（PAD）
PAD.1 PAD.2 PAD.3.1
1.10
NW.4 N阱内的N区距N阱的边界
0.20
NW.3
NW.6
NW.2
NW.5
NW.4
Legend
Nwell NCOMP
PCOMP
NCOMP/PCOMP：有源区
DIF.1 宽度
0.30
DIF.2 沟道宽
0.40
DIF.3 NCOMP 到 NCOMP 距离 0.60
DIF.4 PCOMP 到 PCOMP 距离 0.60
总体要求
系统功能设计
AHDL
寄存器传输级 描述
数字
子系统 /功能块
System C
Verilog(VHDL)
SPECTURE
逻辑图
SPICE/ SPECTURE
电路图
寄存器传输级 模拟与验证
综合
逻辑模拟 与验证
门级逻辑 网表
电路模拟 与验证
modelsim DC
modelsim
CADENCE的Virtuso 版图生成
宽度
70
间距
30
顶层金属四周覆盖键合点距离
2.5
说明：实际版图中的pad都是有保护电路的，且厂商会 提供经过若干次实验的电路。
二、版图设计步骤(人工)
版图检查与验证 总体版图
布局布线 较大的功能块
布局布线 较小的功能块
布局布线 单元库中基本单元
布图规划
1. 布图规划 根据连线最短规则将各功能模块和引脚进行整体布局
第13章MOS集成电 路版图设计基础
本章设问
• 为什么要进行集成电路版图设计？ • 工艺库文件的作用是什么？ • IC设计规则（Design Rule）规定的内容主
要包括什么。 • 怎么使用版图设计软件。
内容提要
IC设计流程 版图设计规则 版图设计步骤
一、IC设计流程
模拟
版图布局示意图： 电源环
VDD
VSS
cell via
m2
电源带
m1
2.基本单元的设计
基本单元通常包括如反相器，传输门等在电路 中需要（重复）使用的最基本的电路单元，每 一层的绘制都需要仔细考虑设计规则
如：传输门加法器中的基本单元有反相器、CMOS传输门
基本单元要按照等高的原则绘制，以保证单元之间互 连的兼容性，单元内部的连线采用金属1
CON.5
多晶硅栅上的接触孔到多晶 硅栅边界的距离
0.40x0.40
CON.5
0.40
CON.5
0.15
CON.7
0.15
CON.6 有源区的接触孔与栅的间距 0.30
CON.2 CON.3
CON.1 CON.6
Legend
Comp Poly 2 Contact
CON.4
CON.7 栅上的接触孔与有源区间距 0.40
DIF.7c DIF.12
DIF.8
DIF.10
多晶硅 ：
PL2.2 栅宽（3.3V）
PL2.3
栅间距 (excluding serifs)
PL2.4
栅与源漏区边界的最小 间距
PL2.5 栅超出有源区距离
0.3 5
0.4 5
0.5 0
0.45
PL2.3
0.05um PL2.5
0.1um
0.05um 0.05um
（1）绑定金属线所需的可靠连接区域
（2）ESD保护结构 ESD:ElectroStatic Discharge
输入I/O栅保护电路
5.版图检查与验证
DRC (ERC):设计规则检查 LVS：版图与原理图一致性验证
工具自动完成， 如
CALIBRE,DRAC ULA
DIF.6
N阱内NCOMP 到 PCOMP 距离
0.60
孤立的N/P注入区的最小
DIF.12
面积 (um2)
0.78
DIF.2
DIF.1
DIF.1
DIF.7 DIF.4
DIF.6
DIF.1
DIF.1 DIF.3
DIF.7 DIF.2
DIF.5 DIF.7c
Legend N-well NCOMP PCOMP Poly 2 Contact
说明：实际版图中，顶层金属会有不同，间距和条宽都 会增加。
过孔 ：
Vn.1 过孔尺寸 Vn.2 过孔间距
0.45 x 0.45
0.45
PAD 3.8
Vn.3
PAD.3.6 PAD.3.4 PAD.3.2
PAD.3.1
PAD.3.7 PAD.3.3
DIEL M5 M4 M3 M2 M1
PAD.3.5
3.功能块的设计
功能块可以根据系统的复杂程度分为多级
如：传输门加法器中的功能块可分为异或门（非） 、和产生电路、进位产生电路
大部分工作是调用基本单元进行连线单元间的连线
4.PAD单元
PAD单元部分包括： （1）绑定金属线所需的 可靠连接区域 （2）ESD保护结构 （4）与内部电路相连的 接口 （3）输入、输出缓冲器
2.间距规则(space rule)：避免短路
3.交叠规则（overlap rule）：防止实际工艺偏 差造成的开路或短路
二、IC设计规则 Cont. (以0.35umN阱CMOS工Baidu Nhomakorabea为例)
N阱：制作PMOS管的Nwell尺寸
NW.1 宽度
1.70
NW.2 N阱间距
1.10
NW.3 N阱内的P区距N阱的边界
APOLLO(自动)
同右
版图几何设计规则和 电学规则检查
DRACULA,DIVA,CALIBRE
网表一致性检 查和后仿真
最终版图数据 与测试向量
制版 与工艺流片
工艺模拟
计算机辅助 测试( ICCAT)
生产定型
二、IC设计规则(Design Rule)
1.宽度规则(Width rule):由工艺（光刻）极 限尺寸确定
Butting Contact (Polyicide Only)
金属条
Mn.3 Mn.2
Mn.1
Mn. 金属条宽 1
Mn. 金属条间距 2
Mn. 3
Mn.5
Mn.2
金属条两边覆盖过孔或
接触孔宽度
Mn.4
Legend
Metal Via/ Contact
Vn.2
Vn.1
Vn.3
0.6 0
0.6 0
0.1 5
PL2.2 PL2.6
PL2.4
PL2.5 Legend
PL2.1 PL2.3
N-Well Comp Poly 2 Contact
PL2.6a PL2.6b
PL2.6b PL2.6b
Dog Bone
接触孔 ：
CON.1 最大/最小接触孔尺寸
CON.2 接触孔最小间距
CON.3
扩散区的接触孔与边沿的距 离
Via4 Via3 Via2 via1
金属条两边覆盖过孔 （所有金属层 0.15
） PAD.1
PAD.2
PAD.3.10 PAD.3.11 PAD.3.12
POLYIMIDE
IMD4 IMD3 IMD2 IMD1 ILD FOX Si
PAD 3.13
PAD.3.14
键合点（PAD）
PAD.1 PAD.2 PAD.3.1
1.10
NW.4 N阱内的N区距N阱的边界
0.20
NW.3
NW.6
NW.2
NW.5
NW.4
Legend
Nwell NCOMP
PCOMP
NCOMP/PCOMP：有源区
DIF.1 宽度
0.30
DIF.2 沟道宽
0.40
DIF.3 NCOMP 到 NCOMP 距离 0.60
DIF.4 PCOMP 到 PCOMP 距离 0.60
总体要求
系统功能设计
AHDL
寄存器传输级 描述
数字
子系统 /功能块
System C
Verilog(VHDL)
SPECTURE
逻辑图
SPICE/ SPECTURE
电路图
寄存器传输级 模拟与验证
综合
逻辑模拟 与验证
门级逻辑 网表
电路模拟 与验证
modelsim DC
modelsim
CADENCE的Virtuso 版图生成
宽度
70
间距
30
顶层金属四周覆盖键合点距离
2.5
说明：实际版图中的pad都是有保护电路的，且厂商会 提供经过若干次实验的电路。
二、版图设计步骤(人工)
版图检查与验证 总体版图
布局布线 较大的功能块
布局布线 较小的功能块
布局布线 单元库中基本单元
布图规划
1. 布图规划 根据连线最短规则将各功能模块和引脚进行整体布局