第二章.半导体测试基础

摘要：本章节包括一下内容：◆测试目的◆测试术语◆测试工程学基本原则◆基本测试系统组成◆PMU（精密测量单元）及引脚测试卡◆样片及测试程序一、基础术语描述半导体测试的专业术语很多，这里只例举部分基础的：1．DUT需要被实施测试的半导体器件通常叫做DUT（Device Under Test，我们常简称“被测器件”），或者叫UUT（Unit Under Test）。

首先我们来看看关于器件引脚的常识，数字电路期间的引脚分为“信号”、“电源”和“地”三部分。

信号脚，包括输入、输出、三态和双向四类，输入：在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道；输入管脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1”电平。

输出：在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道；输出管脚提供正确的逻辑“0”或“1”的电压，并提供合适的驱动能力（电流）。

三态：输出的一类，它有关闭的能力（达到高电阻值的状态）。

双向：拥有输入、输出功能并能达到高阻态的管脚。

电源脚，“电源”和“地”统称为电源脚，因为它们组成供电回路，有着与信号引脚不同的电路结构。

VCC：TTL器件的供电输入引脚。

VDD：CMOS器件的供电输入引脚。

VSS：为VCC或VDD提供电流回路的引脚。

GND：地，连接到测试系统的参考电位节点或VSS，为信号引脚或其他电路节点提供参考0电位；对于单一供电的器件，我们称VSS为GND。

2．测试程序半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标。

测试程序通常分为几个部分，如DC测试、功能测试、AC测试等。

DC测试验证电压及电流参数；功能测试验证芯片内部一系列逻辑功能操作的正确性；AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。

程序控制测试系统的硬件进行测试，对每个测试项给出pass或fail的结果。

Pass指器件达到或者超越了其设计规格；Fail则相反，器件没有达到设计要求，不能用于最终应用。

测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类，这个过程叫做“Binning”，也称为“分B in”. 举个例子，一个微处理器，如果可以在150MHz下正确执行指令，会被归为最好的一类，称之为“Bin 1”；而它的某个兄弟，只能在100MHz下做同样的事情，性能比不上它，但是也不是一无是处应该扔掉，还有可以应用的领域，则也许会被归为“Bin 2”，卖给只要求100MHz的客户。

程序还要有控制外围测试设备比如Handler 和Probe 的能力；还要搜集和提供摘要性质（或格式）的测试结果或数据，这些结果或数据提供有价值的信息给测试或生产工程师，用于良率(Yield)分析和控制。

二、正确的测试方法经常有人问道：“怎样正确地创建测试程序？”这个问题不好回答，因为对于什么是正确的或者说最好的测试方式，一直没有一个单一明了的界定，某种情形下正确的方式对另一种情况来说不见得最好。

很多因素都在影响着测试行为的构建方式，下面我们就来看一些影响力大的因素。

测试程序的用途。

下面的清单例举了测试程序的常用之处，每一项都有其特殊要求也就需要相应的测试程序：●Wafer Test——测试晶圆（wafer）每一个独立的电路单元（Die），这是半导体后段区分良品与不良品的第一道工序，也被称为“Wafer Sort”、CP测试等.∙∙∙ ●Package Test——晶圆被切割成独立的电路单元，且每个单元都被封装出来后，需要经历此测试以验证封装过程的正确性并保证器件仍然能达到它的设计指标，也称为“Final Test”、FT测试、成品测试等。

●Quality Assurance Test——质量保证测试，以抽样检测方式确保Package Test执行的正确性，即确保pass的产品中没有不合格品。

●Device Characterization——器件特性描述，决定器件工作参数范围的极限值。

●Pre/Post Burn-In ——在器件“Burn-in”之前和之后进行的测试，用于验证老化过程有没有引起一些参数的漂移。

这一过程有助于清除含有潜在失效（会在使用一段时间后暴露出来）的芯片。

●Miliary Test——军品测试，执行更为严格的老化测试标准，如扩大温度范围，并对测试结果进行归档。

●Incoming Inspection ——收货检验，终端客户为保证购买的芯片质量在应用之前进行的检查或测试。

●Assembly Verification ——封装验证，用于检验芯片经过了封装过程是否仍然完好并验证封装过程本身的正确性。

这一过程通常在FT测试时一并实施。

●Failure Analysis ——失效分析，分析失效芯片的故障以确定失效原因，找到影响良率的关键因素，并提高芯片的可靠性。

测试系统的性能。

测试程序要充分利用测试系统的性能以获得良好的测试覆盖率，一些测试方法会受到测试系统硬件或软件性能的限制。

高端测试机：●高度精确的时序——精确的高速测试●大的向量存储器——不需要去重新加载测试向量●复合PMU（Parametric Measurement Unit）——可进行并行测试，以减少测试时间●可编程的电流加载——简化硬件电路，增加灵活性●PerPin的时序和电平——简化测试开发，减少测试时间低端测试机：●低速、低精度——也许不能充分满足测试需求●小的向量存储器——也许需要重新加载向量，增加测试时间●单个PMU ——只能串行地进行DC测试，增加测试时间●均分资源（时序/电平）——增加测试程序复杂度和测试时间测试环节的成本。

这也许是决定什么需要被测试以及以何种方式满足这些测试的唯一的最重要的因素，测试成本在器件总的制造成本中占了很大的比重，因此许多与测试有关的决定也许仅仅取决于器件的售价与测试成本。

例如，某个器件可应用于游戏机，它卖15元；而同样的器件用于人造卫星，则会卖3500元。

每种应用有其独特的技术规范，要求两种不同标准的测试程序。

3500元的器件能支持昂贵的测试费用，而15元的器件只能支付最低的测试成本。

测试开发的理念。

测试理念只一个公司内部测试人员之间关于什么是最优的测试方法的共同的观念，这却决于他们特殊的要求、芯片产品的售价，并受他们以往经验的影响。

在测试程序开发项目启动之前，测试工程师必须全面地上面提到的每一个环节以决定最佳的解决方案。

开发测试程序不是一件简单的正确或者错误的事情，它是一个在给定的状况下寻找最佳解决方案的过程。

三．测试系统测试系统称为ATE，由电子电路和机械硬件组成，是由同一个主控制器指挥下的电源、计量仪器、信号发生器、模式（pattern）生成器和其他硬件项目的集合体，用于模仿被测器件将会在应用中体验到的操作条件，以发现不合格的产品。

测试系统硬件由运行一组指令（测试程序）的计算机控制，在测试时提供合适的电压、电流、时序和功能状态给DUT并监测DUT的响应，对比每次测试的结果和预先设定的界限，做出pass或fail的判断。

●测试系统的内脏图2-1显示所有数字测试系统都含有的基本模块，虽然很多新的测试系统包含了更多的硬件，但这作为起点，我们还是拿它来介绍。

“CPU”是系统的控制中心，这里的CPU不同于电脑中的中央处理器，它由控制测试系统的计算机及数据输入输出通道组成。

许多新的测试系统提供一个网络接口用以传输测试数据；计算机硬盘和Memory用来存储本地数据；显示器及键盘提供了测试操作员和系统的接口。

图2-1.通用测试系统内部结构DC子系统包含有DPS（Device Power Supplies，器件供电单元）、RVS （Reference Voltage Supplies，参考电压源）、PMU（Precision Measurement Unit，精密测量单元）。

DPS为被测器件的电源管脚提供电压和电流；RVS 为系统内部管脚测试单元的驱动和比较电路提供逻辑0和逻辑1电平提供参考电压，这些电压设置包括：VIL、VIH、VOL和VOH。

性能稍逊的或者老一点的测试系统只有有限的RVS，因而同一时间测试程序只能提供少量的输入和输出电平。

这里先提及一个概念，“tester pin”，也叫做“tester channel”，它是一种探针，和Loadboard背面的Pad接触为被测器件的管脚提供信号。

当测试机的pins共享某一资源，比如RVS，则此资源称为“Shared Resource”。

一些测试系统称拥有“per pin”的结构，就是说它们可以为每一个pin独立地设置输入及输出信号的电平和时序。

DC子系统还包含PMU（精密测量单元，Precision Measurement Unit）电路以进行精确的DC参数测试，一些系统的PMU也是per pin结构，安装在测试头（Test Head）中。

（PMU我们将在后面进行单独的讲解）每个测试系统都有高速的存储器——称为“pattern memory”或“vector memory”——去存储测试向量（vector或pattern）。

Test pattern（注：本人驽钝，一直不知道这个pattern的准确翻译，很多译者将其直译为“模式”，我认为有点欠妥，实际上它就是一个二维的真值表；将“test pattern”翻译成“测试向量”吧，那“vector”又如何区别？呵呵，还想听听大家意见）描绘了器件设计所期望的一系列逻辑功能的输入输出的状态，测试系统从pattern memory中读取输入信号或者叫驱动信号（Drive）的pattern状态，通过tester pin输送给待测器件的相应管脚；再从器件输出管脚读取相应信号的状态，与pattern中相应的输出信号或者叫期望（Expect）信号进行比较。

进行功能测试时，pattern为待测器件提供激励并监测器件的输出，如果器件输入与期望不相符，则一个功能失效产生了。

有两种类型的测试向量——并行向量和扫描向量，大多数测试系统都支持以上两种向量。

Timing分区存储有功能测试需要用到的格式、掩盖（mask）和时序设置等数据和信息，信号格式（波形）和时间沿标识定义了输入信号的格式和对输出信号进行采样的时间点。

Timing分区从pattern memory那里接收激励状态（“0”或者“1”），结合时序及信号格式等信息，生成格式化的数据送给电路的驱动部分，进而输送给待测器件。

Special Tester Options部分包含一些可配置的特殊功能，如向量生成器、存储器测试，或者模拟电路测试所需要的特殊的硬件结构。

The Systen Clocks为测试系统提供同步的时钟信号，这些信号通常运行在比功能测试要高得多的频率范围；这部分还包括许多测试系统都包含的时钟校验电路。