可校准数字钟电路设计

可校准数字钟电路设计

————————————————————————————————作者：————————————————————————————————日期：

科信学院

课程设计说明书（2013/2014学年第二学期）

课程名称：电子技术课程设计

题目：可校准数字钟电路设计

专业班级：

学生姓名：

学号：

指导教师：崔春艳

设计周数：2周

设计成绩：

2014年7月4日

1、课程设计目的

用所学的数字电子技术，设计一个可校准数字时钟电路，当接入5V电源时能实现分秒的显示并且可以对时钟进行校准。

在设计正点时钟时要掌握数字时钟的工作原理和设计方法，学会用protel99SE软件操作实验内容，掌握设计性试验和转PCB的实验方法。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时序电路。通过它可以进一步学习和掌握各种组合逻辑电路与时序电路的原理和方法。

所需的器件：1块电路板（15cm×10cm）

4个共阴极数码管（LG5011AH）；

4个CD4511BD集成芯片：

4个CD4510BE芯片；

1个74LS08N芯片，

1个74LS00芯片；

1个CD4050BE芯片；

1个74LS7474AN芯片；

4个200Ω电阻，2个10KΩ电阻，1个22MΩ电阻，16个0Ω电阻；

2个33μF电容；

1个32768Hz晶振；

若干导线。

2、课程设计正文

2.1软件方面设计

利用protel99SE对整体电路进行分析，设计出电路图，然后生成PCB图。

2.1.1软件方面系统分析

将32768Hz 晶振分频后产生1Hz 的频率，即周期为1秒，送入60进制计数器产生秒，满60秒后向分进位，产生分，经译码器后在共阴极数码管中显示出分秒。

2.1.2软件方面系统设计

共阴极数码管 共阴极接法：把发光二极管的

CD4511驱动共阴极 LED （数码管）

C D 4 5 1

CD4511 是一片 CMOS BCD—锁存器，用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器。

BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭状态，不显示数字。

LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。

LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。

A1、A2、A3、A4、为8421BCD码输入端。

a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。

CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。

CD4510构成60进制

CD4510真值表

CD4510为可预置BCD 可逆计数器，该器件主要由四位具有同步时钟的D 型触发器构成。具有可预置数、加减计数器和多片级联使用等功能。

CD4510具有复位CR，置数控制LD、并行数据D0～D3、加减控制DU/、时钟CP和

进位等CI输入。CR为高电平时，计数器清零。当LD为高电平时，D0～D3上的数据置入计数器中，CI控制计数器的计数操作，CI＝0时，允许计数。此时，若DU/为高电平，在CP时钟上升沿计数器加1计数；反之，在CP时钟上升沿减1计数。除了四个Q输出外，还有一个进位/错位输出BOCO/。CI进位输入端、LD数据置入控制端、CO/BO 进位/错位输出端 Q0～Q3计数器输出端、CP 时钟输入端、DU/加/减计数控制端、CR清除端DDV正电源、D0～D3并行数据输入、SSV接地。

CD4510是同步的，因此在60计数器中，应写出59的8421码，即 0101 1001，将1送入与门，再送入清零端清零。

晶振32768Hz 经CD4060分频产生2Hz 的频率，再由D 触发器分频产生1Hz 的频率，

秒脉冲产生电路

74LS74CD4060引

利用CD4510清零端构成60进制计数器

CD4060和74LS74构成分频电路，使得脉冲周期为1s

CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC 或晶振电路，CR 为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制

74LS74是带置位和清零的双D 型触发器，每个触发器都有一个单独清零“1”输入端并且有Q 互补输出。数据输入端D 的信息只在时钟脉冲的上升沿被传递到Q 端输出。

74LS00用于校准时钟

74LS00是常用的2输入四与非门集成电路，他的作校时电路 当重新接通电源或走时出现误差时都需要对时间进行校正。在本电路中采用两输入四与非门集成芯片74LS00其组成，进位信号通过与非门

送入高位CP

74LS00真值表

可校准数字时钟电路电路总图