一种远程在线更新FPGA程序的方法

合集下载

一种射频单元中fpga的远程升级方法

一种射频单元中fpga的远程升级方法

一种射频单元中fpga的远程升级方法
一种射频单元中FPGA 的远程升级方法是通过网络连接进行。

以下是一种可能的步骤:
1. 设计一个支持远程升级的软件界面,可以通过网络与FPGA 进行通信和控制。

2. 在FPGA 中设计一个能够接受远程升级的逻辑模块,该模块可以通过软件界面接收外部发送的升级文件并更新FPGA 的配置。

3. 将FPGA 的配置文件分成几个小文件,以便在网络中传输。

4. 设计一个升级协议,该协议可以确保文件的完整性和完整性。

可以使用校验和、哈希算法或其他错误检测和纠正方法来实现。

5. 在软件界面中添加一个升级功能,允许用户选择并发送升级文件。

6. 在FPGA 中实现升级协议的逻辑,使其能够接收和解析从软件界面发送的文件,然后更新FPGA 的配置。

7. 设置网络连接以确保安全性和稳定性。

可以使用加密和认证方法来确保升级文件的安全传输。

8. 测试远程升级功能,确保升级过程稳定可靠,并且不会干扰FPGA 的正常工作。

需要注意的是,这只是一种可能的方法,具体的实现和细节可能会根据具体的射频单元设计和需求有所不同。

一种FPGA的远程系统升级方法

一种FPGA的远程系统升级方法
维普资讯

鬻・ 品 、 发 、 产 研 测试 ・
带 带 带 带 带 带

种 F GA 的远程 系统升级方法 P
吴冬冬 ・ 杨 晓 君 张佩 珩
( 国科 学院计 算技 术研 究所 , 中 北京 10 8 ) 0 00 ( 国科 学 院研 究生 院 , 京 1 0 3 ) 中 北 0 0 9
其 中 F P配置 方 式 的 时序 如 图 1 示 。 P 所 F P配 置 过 程 为 :C N I 信 号 产 生 一 个 最 少 4 1 的 低 P n O FG 0 s x 脉 冲 , S A U 、 O F D N 信 号 被 拉 低 ,P A 进 入 复 位 状 nT T SC N _ O E FG
Ab t a t I t i p p r h w o c n g r F GA d v c s sr c : n h s a e , o t o f u e P i e i e wh c u e S i h s RAM c l t s r c n g rt n d t i el o t e o f ai aa s s o i u o ito u e rt . o i e t h s f e e d d p o e s r a me h d o P n r d c d f s yC mb n d wi te u e o mb d e r c s o , t o f F GA e t y tm u g a e i p p s d i l h r mo e s s e p r d s r o e . o I s t ma e p f i d u o CP D d vc s n n r l l s me r . l t h a v na e f h s L e ie a d o ma f h a mo yAt a t e d a t g o t i s meh d n l d n t e t o i c u i g h p r r a c , o l xt n c n my i s r e e n o a e . e fm n e c mp e i a d e o o s u v y d a d c mp r d o y Ke wo d : r moe s se u g a e, P y r s e t y tm p d F GA, o g r t n r c n u ai i f o

一种FPGA的远程在线加载和更新系统设计

一种FPGA的远程在线加载和更新系统设计

一种F P G A的远程在线加载和更新系统设计*宋凯林,黄峰,谢明辉(湖南工程学院电气与信息工程学院,湘潭411104)*基金项目:湖南省自然科学基金(2018J J 4039);湖南省教育厅项目(19C 0480)㊂摘要:工业传动领域设备运行现场,环境封闭且充斥着高电压,而设备的运维作业往往相对复杂持久,存在极大安全风险㊂本文以传动控制变流器中F P G A 程序的优化升级为例,业界常用方法是通过层层拆解物理工艺及保护装置,采用J T A G 仿真器手动更新F P G A 程序,整个操作流程复杂且充满未知风险㊂针对上述问题,本文结合具体平台硬件链路,提出一种F P G A 程序的远程更新方法㊂最后通过验证,该系统方案解决了上述F P G A 程序的更新刷写难题,同时给开发人员提供一种F P G A 程序在线加载的高效调试手段㊂关键词:F P G A ;J T A G ;远程更新;在线加载D e s i g n o f R e m o t e O n l i n e L o a d i n g a n d U p d a t i n g S ys t e m B a s e d o n F P G A S o n g K a i l i n ,H u a n g F e n g ,X i e M i n gh u i (C o l l e g e o f E l e c t r i c a l a n d I n f o r m a t i o n E n g i n e e r i n g ,H u n a n I n s t i t u t e o f E n g i n e e r i n g ,X i a n gt a n 411104,C h i n a )A b s t r a c t :T h e o p e r a t i o n e n v i r o n m e n t o f e q u i p m e n t i n t h e f i e l d o f i n d u s t r i a l t r a n s m i s s i o n i s c l o s e d a n d f u l l o f h i g h v o l t a g e ,w i t h t h e o pe r a -t i o n a n d m a i n t e n a n c e of e q u i p m e n t o f t e n t o b e r e l a t i v e l y c o m p l i c a t e d a n d l a s t i ng ,th e r ei s a g r e a t s a f e t y r i s k .T h i s a r t i c l e t a k e s t h e o pt i m i -z a t i o n a n d u p g r a d e o f t h e F P G A p r o g r a m i n t h e d r i v e c o n t r o l c o n v e r t e r a s a n e x a m p l e ,t h e c o mm o n m e t h o d i n t h e i n d u s t r y i s t o d i s a s -s e m b l e t h e p h y s i c a l p r o c e s s a n d p r o t e c t i o n d e v i c e b y l a y e r ,a n d m a n u a l l y u p d a t e t h e F P G A p r o g r a m u s i n g aJ T A G s i m u l a t o r .T h e e n t i r e o p e r a t i o n p r o c e s s i s c o m p l e x a n d f u l l o f u n k n o w n r i s k s .A i m i n g a t t h e a b o v e p r o b l e m s ,a r e m o t e u p d a t e m e t h o d o f F P G A p r o gr a m b a s e d o n t h e h a r d w a r e l i n k o f t h e s p e c i f i c p l a t f o r m i s p r o p o s e d .F i n a l l y ,t h r o u g h v e r i f i c a t i o n ,t h e s y s t e m s o l u t i o n p e r f e c t l y s o l v e s t h e a b o v e -m e n t i o n e d p r o b l e m o f u p d a t i n g a n d f l a s h i n g t h e F P G A p r o g r a m ,a n d a t t h e s a m e t i m e p r o v i d e s d e v e l o p e r s w i t h a n e f f i c i e n t d e b u g g i n gm e t h o d f o r o n l i n e l o a d i n g o f t h e F P G A p r o gr a m.K e y wo r d s :F P G A ;J T A G ;r e m o t e u p d a t i n g ;o n l i n e l o a d i n g 引 言伴随工业发展的日新月异,工业传动领域涌现出各类高端自动化智能制造设备㊂众所周知,现代高端智能制造设备大部分都基于数字集成电路芯片进行开发,而其中最核心的关键系统组成就是几大主模块:微处理器(M i c r o -p r o c e s s o r ,典型的如A R M )㊁数字信号处理芯片(D i gi t a l S i g n a l P r o c e s s i n g,D S P )和现场可编程门阵列(F i e l d P r o -g r a mm a b l e G a t e A r r a y,F P G A ),而该类设备随着应用场景需求的不同,必然需要相应地对程序进行优化升级[1-3]㊂本文以工业传动领域中控制变流器中的F P G A 程序更新为例,通常这类设备的运行环境充满高电压特性,采用封闭㊁少人化甚至无人化的管理机制,F P G A 程序的更新只能通过传统的人工方法:需要先拆装变流器的外部防护装置,再打开变流器机箱的工艺面板,将单板拆卸取出,采用手动操作仿真器的方式进行F P G A 程序的更新[4-6]㊂整个作业流程复杂,作业时间长达数个小时,对设备本身和作业人员存在极大的潜在未知安全风险㊂针对以上工程应用,研究设计程序的远程自动化更新解决方案来规避上述难题,已经成为业界热点需求㊂1 平台架构目标平台为工业传动领域某型主流控制变流器的控制单板,其主控芯片采用T I 多核异构型S o C 芯片OMA P(A R M +D S P 双核),F P G A 芯片采用X i l i n x 的X C 7A 100T ,配置S P I F L A S H 芯片采用M i c r o n 的M T 25Q L 256,存储空间为8M B ㊂硬件架构如图1所示,本文主要针对F P G A 程序的远程更新功能模块进行讲解:①F P G A 芯片通过G P I O 挂接一个L E D 用以指示程序的运行状态;②OMA P 的S P I 1模块通过直连F P G A 芯片访问其配置S P I F L A S H 存储器,其中该S P I 为F P G A 本地程序存储器;③OMA P 通过一个G P I O 直连F P G A ,用于在远程更新完毕后,输出G P I O脉冲通知F P G A 程序更新完毕并重启单板电源芯片㊂图1硬件平台架构图2 软件平台架构软件架构方面,为了提高远程更新系统的可靠性及实时性,主控OMA P 侧采用V x W o r k s 硬实时的商用嵌入式图3 M u l t i B o o t F a l l b a c k 机制操作系统㊂如图2所示,整个平台采用R B L (R OM B o o t L o a d e r )+U B L (U s e rB o o t L o a d e r )+U B O O T (t h e U n i v e r s a l B o o t L o a d e r )+V x W o r k s (K e r n e l )的软件系统架构:①系统上电,OMA P 加载R B L 至片上R AM 中并运行;②R B L 从OMA P 外挂S P I F L A S H 中获取U B L ,解析并加载到片上R AM 中,然后跳转程序P C 将C P U 控制权移交给U B L ;③U B L 采用特定校验算法将U B O O T 从S P I 中校验解析后,搬移到片外D D R 中,然后再一次将C P U 处理器控制权移交给U B O O T ;④U B O O T 构建一个人机交互系统,通过自动运行预设脚本,将V x W o r k s 内核从S P I 中解析搬移到D D R 中执行;⑤内核启动完成后,在N A N D F L A S H 存储芯片上挂载Y a f f s 文件系统,启动解析脚本,再将相应的F P G A 远程更新应用程序动态加载执行;⑥将目标预更新F P G A 目标码上传至文件系统中以供访问,在执行相应的更新指令后,OMA P 侧S P I 模块通过F P G A 相应链路将目标比特流下发至F P G A 的配置S P I F L A S H 中㊂2 方案设计目标F P G A 程序的远程更新系统,在平台软硬件架构的研究基础上,为了确保系统的可行性和可靠性,还必须从以下三个方面进行分析和设计:平台硬件结构与F P -G A 远程更新机理之间的匹配度;F P G A 远程更新系统的数据链路的规划;目标系统的具体软件流程设计㊂2.1 系统机理F PG A 内部集成M u l t i B o o t F a l l b a c k 机制[7-8],如图3所示㊂F PG A 的远程更新实质上是更新M u l t i 比特流中的U pd a te 部分,而G o l d e n 部分不能做任何修改,其完整性能够保证当U pd a te 比特流远程更新失败时系统依然能够根据G o l d e n 正常配置运行,其中G o l d e n 和U p d a t e 区域起始位置固定不变,二者可根据F P G A 运行时对应L E D 灯闪频率快慢来进行区分㊂H o s t 通过总线或者存储介质将待更新的F P G A 比特流下载到配置F L A S H 中,更新U p d a t e 比特流,F PG A 复位后的具体启动过程如下:①F P G A 从配置F L A SH 的0地址开始加载执行默认的复位跳转程序;②系统根据M u l t i B o o t F a l l -b a c k 机制,跳转至指定位置获取U p d a t e 比特流;③判断U pd a te 比特流的有效性,若存在有效U p d a t e 数据流,则将其解析并加载运行;④若步骤③中解析U pd a te 比特流错误,则直接跳转到指定位置获取G o l d e n 比特流;⑤加载运行G o l d e n 比特流㊂2.2 系统数据流链路基于F P G A 远程更新原理的阐述,可以确定硬件设计能够符合目标系统的设计需求,接下来需要进一步规划系统平台的数据流链路,有助于提高系统的可靠性和可行性㊂整个F P G A 远程加载系统的数据流链路如图4所示,主要包括:①F P G A 目标程序比特流通过P C 电脑的F T P 上位机软件,将该N e w B i t s t r e a m 经过100M 以太网上传到OMA P 外挂N A N D 上挂载的文件系统Y a f f s 中;②通过操作系统内核调度运行F P G A 远程更新应用程序的指定命令,将该N e w B i t s t r e a m 更新到配置F l a s h 中的U p-d a t e 比特流位置(主控OMA P 的S P I 控制器采用四线制M a s t e r 模式,其中前4M B 存储G o l d e n,后4M B 存储U pd a te )㊂图4 系统数据流链路2.3 系统软件流程结合上文中数据链路的分析,系统的具体软件流程设计如图5所示,步骤如下:①设备上电启动完成后,内核加载远程更新程序㊂②通过P C 端F T P 上位机软件访问文件系统,将待刷写目标码上传至文件系统㊂基于文件系统的比特流管理方式,只需将目标比特流文件通过可视化F T P 界面上传即可,其人机交互便捷简单,且Y a f f s 文件系统稳定可靠㊂③判断目标比特流文件大小是否超出U pd a te 比特流允许的最大存储空间4M B ㊂④通过文件系统相关接口,获取文件系统的相关关键信息㊂更新初期,系统会对F P G A 目标比特流进行详细校验,将该比特流读取到一个临时申请的缓存区b u f f e r 中,进行包括I D C O D E ㊁C R C ㊁软件版本等关键信息的校验,校验通过后,才能将目标比特流刷写到配置F L A S H 中,从而保证数据源的正确性㊂⑤上述校验通过后,通过OMA P 主控芯片上的S P I控制器来读取F P G A 侧的配置F L A S H 芯片I D ,查证上述配置F L A S H 是否存在㊂⑥在访问配置F l A S H 正常前提下,擦除配置F L A S H 的U pd a te 区域,将b uf f e r 内的缓冲比特流写入该区域,并对写入的数据进行回读,与b u f f e r 内数据进行对比㊂F P G A 目标码回读校验对比内容包括前文中所有的关键信息,进一步确保U pd a te 区域数据的可靠性㊂⑦当上一步骤中对比通过后,主控OMA P 释放临时申请的b u f f e r ,并通过G P I O 模块发送指定脉冲通知F P -G A 比特流更新完毕,而F P G A 控制着整个单板的电源芯片的复位引脚,一旦F P G A 产生满足时序要求的复位脉冲,整个控制单板上所有芯片都会进行复位㊂⑧F P G A 复位后,默认会查找U pd a te 区域的F P G A 比特流是否存在,有效情况下则直接跳转执行该比特流,从而实现待更新F P G A 程序的远程更新;若U p d a t e 区域比特流检测异常,则F P G A 基于M u l t i B o o t F a l l b a c k 机制跳转执行可靠的G o l d e n 比特流,确保更新失败后系统的可靠性和健壮性㊂其中,因整个过程并无硬件上的断电复位,所以该远程更新可以称为程序的在线加载㊂3 系统分析与验证通过对比传统的J T A G 仿真器手动更新F P -G A 程序的方式,以及一些业界已有解决方案(如F P G A 模拟S P I 控制器刷写配置F L A S H 等),本文提出的远程更新系统有以下几个方面的优势:①主控S o C 运行V x W o r k s 硬实时嵌入式操作系统,在外扩N A N D 上搭载Y a f f s 文件系统,比特流通过F T P 上位机软件以文件的形式进行存储访问,其人机交互操作简单便捷可视化;②较F P G A 模拟S P I 控制器时序等方法,主控OMA P 自带S P I 控制器操作的方法更加精准,避免引入一些人为模拟时序的误差,保证通信过程数据传输的可靠性;③本系统更新完毕F P G A 程序后,不需要断电复位,可以实现新程序的在线加载,从工程应用角度上为F P G A 程序开发人员提供一种高效的在线调试手段㊂图6为整个远程更新系统的验证过程,其中D D B _D 56.z c .b i t 文件为目标比特流,大小为2.07M B ,具体过程如下:以以太网为媒介,将目标比特流通过P C 端F T P上位机软件上传到Y a f f s 文件系统中;然后超级终端通过T e l n e t 连接访问目标单板的I P 地址;最后利用操作系统的内核任务调度机制执行远程更新系统指令㊂验证结果显示,更新指令任务的完成时间约为32s ,F P G A 复位启动时间约为10s ,整个远程更新任务稳定在1m i n 内完成,时间上数量级地优于传统的手动更新方式,满足既定系统目标需求㊂图5系统软件流程图图6 远程数据更新验证过程结 语本文针对工业传动领域的变流器控制设备在现场高压的应用条件下更新F P G A 程序困难的问题,在研究既有平台的硬件结构及数据链路基础上,设计了一种F P G A的远程更新系统㊂相较于传统手动更新方式,该系统不仅稳定可靠㊁人机交互操作便捷,作业时间也有数量级的优化,与此同时本系统具有在线加载功能,可为F P G A 程序开发人员提供一种全新高效的调试手段㊂目前该系统方案已经成功应用于某科研院所旗下主流设备,远销海内外市场,据不完全统计,该系统方案每年约产生高达上百万经济效益,且本系统方案不仅限于传动领域的变流控制器,还有望进一步在其他类似工程领域推广应用㊂参考文献[1]秦军.基于L o R a 的终端软件远程自动更新系统研究与实现[D ].重庆:重庆邮电大学,2019.[2]杨沛鑫,王邦继,周磊,等.阵列天线控制系统的可重构技术[J ].强激光与粒子束,2018,30(8):4550.[3]张斯威.支持模型远程更新的设施光环境调控系统研究[D ].西安:西北农林科技大学,2018.[4]朱道山.基于R a pi d I O 的F P G A 远程更新系统设计与实现[J ].雷达科学与技术,2017,15(5):543547.[5]李根.测速雷达软件远程更新设计与实现[D ].北京:北京理工大学,2016.[6]刘湘,王炜,常劲帆.L HA A S O KM 2A 读出电子学系统远程更新方案[J ].核技术,2015,38(9):4043.[7]李强,罗超,夏威,等.F P G A 远程更新系统[J ].仪表技术与传感器,2014(7):7274.[8]李磊,张雪,陈静,等.一种可重构计算平台中的远程比特流安全更新方案[J ].微电子学与计算机,2013,30(12):6468.宋凯林,主要研究方向为机器人学㊁嵌入式系统及其可靠性等㊂(责任编辑:薛士然 收稿日期:2020-06-22)。

如何实现远程FPGA版本更新和重启?

如何实现远程FPGA版本更新和重启?

如何实现远程FPGA版本更新和重启?
电子发烧友网核心提示:如今,大多数通讯系统均将FPGA作为其
产品解决方案,且已有大量FPGA应用到通讯系统之中。

为了达到降低系统维护的成本的目的,我们就需要实现FPGA远程更新重启系统的功能。

本文将以Xilinx VIRTEX-6 FPGA开发板为例,给大家介绍FPGA远程更新重启系统的整个配置过程。

FPGA加载主要分为2大类,一类是主动模式(master)另一类是从模式(slave)。

在主动模式时FPGA会外挂存储器存储FPGA bit映像,FPGA 会主动提供时钟访问外部存储器。

在从模式时,FPGA作为从设备被挂在控制器CPU上由处理器控制对FPGA编程。

上述两种模式中,因为从模式FPGA由外部CPU控制编程,可以通过远程更新CPU文件就可以实现对FPGA的版本更新,非常方便。

但是当CPU外挂的FPGA较多时会使系统加载时间过长,降低系统启动速度。

这里将利用FPGA 多重启(mulTI-boot)功能实现在主动模式下版本更新。

远程更新流程
当系统需要升级时,中心控制系统需要将新的FPGA比特映像文件。

一种FPGA的远程系统升级方法

一种FPGA的远程系统升级方法

一种FPGA的远程系统升级方法
吴冬冬;杨晓君;张佩珩
【期刊名称】《计算机工程与应用》
【年(卷),期】2006(42)18
【摘要】介绍基于SRAM工艺的FPGA器件的配置方法.结合嵌入式处理器应用,设计一种使用CPLD器件及通用大容量Flash的FPGA远程系统升级方法.最后对该方法在系统性能、复杂度和经济性等方面的优越性进行了比较和分析.
【总页数】4页(P86-88,98)
【作者】吴冬冬;杨晓君;张佩珩
【作者单位】中国科学院计算技术研究所,北京,100080;中国科学院研究生院,北京,100039;中国科学院计算技术研究所,北京,100080;中国科学院计算技术研究所,北京,100080
【正文语种】中文
【中图分类】TP302.1
【相关文献】
1.一种远程配置FPGA的方法 [J], 刘佳
2.一种FPGA智能加载和远程更新的实现方法 [J], 贾钢
3.一种PowerPC和FPGA结构的远程接口单元设计方法 [J], 孙东亚;张亚棣;李亚晖;王乐;郭鹏
4.一种远程配置FPGA的方法 [J], 刘佳
5.一种基于网络的FPGA远程调试加载方法 [J], 王福红;高超
因版权原因,仅展示原文概要,查看原文内容请购买。

FPGA程序远程在线更新设计

FPGA程序远程在线更新设计

FPGA程序远程在线更新设计
1概述
现场可编程门阵列(Field Programmable Gate Array,FPGA)器件具有高密度、
低功耗、高速、高可靠性等优点,在航空航天、通信、工业控制等方面得到了
大量应用。

FPGA 的处理器分为软核和硬核,并且软核处理器具有高度的灵活
性和可配置性。

由于FPGA 器件采用的是SRAM 工艺,在断电的情况下FPGA 内的配置数
据将丢失,所以需要非易失的存储器来结合FPGA 完成嵌入式系统的设计。

EPCS(Erasable Programmable Configurable Serial)Flash 属于串行接口Flash,具有接口简单、体积小、配置方便的特点,通常用来存储FPGA 的配置文件和
Nios II 的软件可执行代码。

在经过合理的配置后,系统在上电后就可以从EPCS Flash 中读取这些文件来启动整个系统。

为了能使系统得到更灵活的应用,充分发挥FPGA 的灵活性、高效性,
FPGA 的软硬件程序都需要方便的更新和升级功能;而当形成产品后,通过
JTAG 和Nios II IDE 工具来联合完成对EPCS Flash 的更新烧写很不方便。

为此,
本文结合Altera 公司提供的工具,提出了一种远程在线更新FPGA 配置文件和
Nios II 程序文件的方法。

2系统硬件结构
系统硬件结构如图1 所示。

图1系统硬件结构图
系统主要有上位机系统、FPGA 系统、EPCS Flash 三个主体部分。

上位机系
统提供人机交互的部分,FPGA 系统包括Nios II 处理器、EPCS 控制器、网络。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

一种远程在线更新FPGA程序的方法
1 概述现场可编程门阵列(Field Programmable Gate Array,FPGA)器件具有高密度、低功耗、高速、高可靠性等优点,在航空航天、通信、工业控制等
方面得到了大量应用。

FPGA 的处理器分为软核和硬核,并且软核处理器具有
高度的灵活性和可配置性。

由于FPGA 器件采用的是SRAM 工艺,在断电的
情况下FPGA 内的配置数据将丢失,所以需要非易失的存储器来结合FPGA 完
成嵌入式系统的设计。

EPCS(Erasable Programmable Configurable Serial)Flash 属于串行接口Flash,具有接口简单、体积小、配置方便的特点,通常用来存储FPGA 的配置文件和NiosII 的软件可执行代码。

在经过合理的配置后,系统在
上电后就可以从EPCSFlash 中读取这些文件来启动整个系统。

为了能使系统
得到更灵活的应用,充分发挥FPGA 的灵活性、高效性,FPGA 的软硬件程序
都需要方便的更新和升级功能;而当形成产品后,通过JTAG 和NiosII IDE 工
具来联合完成对EPCS Flash 的更新烧写很不方便。

为此,本文结合Altera 公司
提供的工具,提出了一种远程在线更新FPGA 配置文件和NiosII 程序文件的方
法。

2 系统硬件结构系统硬件结构如图1 所示。

系统主要有上位机系统、FPGA 系统、EPCS Flash 三个主体部分。

上位机系统提供人机交互的部分,FPGA 系统包括NiosII 处理器、EPCS 控制器、网络及串行接口和其他外部接
口,EPCSFlash 主要用于存储FPGA 的配置文件和Nios 程序映像文件。

上位机
系统通过FPGA 集成的网络及串行接口来完成通信工作。

FPGA 采用Altera 公司的CycloneIII 系统的EP3C40F48417N 芯片。

它具有
低功耗、高集成度、易于使用的特性。

EPCS Flash 采用Altera 公司的EPCS16SI16N 芯片,它支持多种可配置的时钟源,最高支持100 MHz 的外部。

相关文档
最新文档