模电、数电课程设计

1 数字电子设计部分

1.1 课程设计的目的与作用

数字逻辑电路是实践性很强的一门学科，通过实践可以大大提高学生的理论水平和

实际动手能力。通过本次课程设计，使学生能够巩固已学专业基础课的理论知识，锻炼

学生的实践动手能力，培养学生对电子电路的设计能力，加强学生在分析问题、解决问

题能力上的训练和培养，为启发学生的创新意识和培养创新能力起到重要的作用，为其

专业学习研究打下良好的基础。

同时培养学生科学实验研究的认真精神，使之明白理论与实践的紧密联系，使其养

成良好的作业习惯，为其以后的工作研究打下良好的基础。

时序电路，触发器，序列发生器，是数电技术的基础，熟练掌握其工作特性才能为其以

后在数电上的发展打下基础。

1.2设计任务

1.利用在理论课上所学到的知识，结合对数字电子器件的认识，利用JK触发器，各种

逻辑门电路设计出以010、001为无效态的三位二进制同步减法计数器。并检查能否自启动，检查完毕，搭接电路，进行验证。

2. 利用JK触发器，各种逻辑门电路设计出串行序列发生电路，使其发生100111序列，并检查能否自启动，检查完毕，搭接电路，进行验证。

1.3 三位同步二进制减法计数器电路设计

1.3.1抽象状态图获得驱动方程

1.已知三位同步二进制减法计数器的无效状态为010、001，则抽象出状态图为

1.3.1三位二进制减法计数器状态图

2.根据三位同步二进制减法计数器状态图可得输出状Y的次态卡诺图。

1.3.2输出状态Y的卡诺图

3.将输出状Y的次态卡诺图分解可得Q

2n+1Q

1

n+1Q

n+1的次态卡诺图。

1.3.3输出状态Q2n+1次态图

1.3.4输出状态Q1n+1次态图

1.3.5输出状态Q0n+1次态图

4.根据图1.3.2、1.3.3、1.3.4、1.3.5中的输出状态Y及Q

2n+1Q

1

n+1 Q

n+1的次态卡诺图，可

分别得到三位同步二进制减法计数器的输出状态Y的状态方程和三个JK触发器的驱动驱动方程。

状态方程 Q

2n+1=n

Q

n

Q

2

+n

Q

n

Q

1

n

Q

2

Q 1n+1=n

Q

n

Q

1

+n

Q

n

Q

2

n

Q

1

Q 0n+1=n

Q

2

n

Q

1

n

Q

则驱动方程为

J 2 =n

Q

J

1

=n

Q

J

=n

Q

2

n

Q

1

K 2=n

Q

n

Q

1

K

1

=n

Q

n

Q

2

K0=1

1.3.2根据驱动方程画出电路图

由于我们做的是三位同步二进制减法计数器，所以设计的电路所需的脉冲

CP

1=CP

2

=CP

3

=CP,所以选用一个就可以了。因为是同步计数器所以SD和RD端接入高电平，

JK触发器输出与指示灯相连。除此之外，根据驱动方程可知，我们还需要一个与门集成电路74LS08和两个与非门集成电路74LS00。三位同步二进制减法计数器的电路如下图1.3.6所示。

1.3.6三位二进制同步减法计数器电路图

1.4串行序列发生器设计电路

1.4.1串行序列发生器设计电路状态图及卡诺图获得状态方程

已知我们所设计的串行序列发生器所发生的序列为100111，则我们可以在三位二进制减法器的基础上进行设计得到设计电路即可。抽象出状态图为

1.4.1串行序列发生器状态图

根据状态图画出串行序列发生器卡诺图为

1.4.2串行序列发生器卡诺图

根据串行序列发生器卡诺图得到其状态方程为

Y=n

Q

1

n

Q

2

n

Q

2

1.4.2串行序列发生器设计电路图

根据1.4.1状态方程，我们可知在三位二进制减法计数器的基础上，我们还需要两个与非门集成电路74LS00和一个指示灯。串行序列发生器设计电路图为\

1.5搭接电路及结果分析

1.5.1三位二进制同步减法计数器搭接电路及结果分析

1.按照图1.3.6三位二进制同步减法计数器电路图。

2.获得结果真值表

3.结果分析，由表1.5.1可知，所设计的电路与设计要求吻合，完成了预期目标，三位

二进制同步减法计数器设计成功。

1.5.2串行序列发生器搭接电路及结果分析1.按照图1.4.3串行序列发生器电路图。

2.获得结果真值表

4.结果分析，由表1.

5.2可知，所设计的电路与设计要求吻合，完成了预期目标，串行

序列发生器设计成功。

1.6课程设计总结及体会

2模拟电子设计部分

2.1课程设计占空比可调矩形波发生器的目的与作用

2.1.1设计目的

1.掌握占空比可调矩形波发生器的设计原理和设计方法。

2.掌握模拟仿真软件multisim的应用。

3.能够综合运用所学知识指导实践。