组合逻辑电路设计实验报告

组合逻辑电路设计实验报告

1.实验题目

组合电路逻辑设计一：

①用卡诺图设计8421码转换为格雷码的转换电路。

②用74LS197产生连续的8421码，并接入转换电路。

③记录输入输出所有信号的波形。

组合电路逻辑设计二：

①用卡诺图设计BCD码转换为显示七段码的转换电路。

②用74LS197产生连续的8421码，并接入转换电路。

③把转换后的七段码送入共阴极数码管，记录显示的效果。

2.实验目的

（1）学习熟练运用卡诺图由真值表化简得出表达式

（2）熟悉了解74LS197元件的性质及其使用

3.程序设计

格雷码转化：

真值表如下：

卡诺图：

1

010100D D D D D D G ⊕=+=

2

121211D D D D D D G ⊕=+=

3232322D D D D D D G ⊕=+= 33D G =

电路原理图如下：

七段码显示：

真值表如下：

卡诺图：

2031020231a D D D D D D D D D D S ⊕++=+++=

10210102b D D D D D D D D S ⊕+=++= 201c D D D S ++=

2020101213d D D D D D D D D D D S ++++= 2001e D D D D S +=

2021013f D D D D D D D S +++= 2101213g D D D D D D D S +++=

01213g D D D D D S +⊕+=

电路原理图如下：

4.程序运行与测试

格雷码转化：

逻辑分析仪显示波形：

七段数码管显示：

5.实验总结与心得

相关知识：

异步二进制加法计数器

满足二进制加法原则：逢二进一（1+1=10，即Q由1→0时有进位。）

组成二进制加法计数器时，各触发器应当满足：

①每输入一个计数脉冲，触发器应当翻转一次；

②当低位触发器由1变为0时，应输出一个进位信号加到相邻

高位触发器的计数输入端。

集成4位二进制异步加法计数器：74LS197

MR是异步清零端；PL是计数和置数控制端；CLK1和CLK2是两组时钟脉冲输入端。D0~D3是并行输入数据端；Q0~Q3是计数器状态输出端。

本实验中，把CP加在CLK1处，将CLK2与Q0连接起来，实现了内部两个计数器的级联构成4位二进制即十六进制异步加法计数器。

74LS197具有以下功能：

（1）清零功能

当MR=0时，计数器异步清零。

本实验中将Q1、Q3的输出连接与非门后到MR，就是为了当计数器输出10时（即1010），使得MR=0，实现清零，使得

计数器重新从零开始。

（2）置数功能

当MR=1，PL=0，计数器异步置数。

（3）二进制异步加法计数功能

当MR=1，PL=1，异步加法计数。

共阴极数码管

共阴极数码管是把所有led的阴极连接到共同接点com，而每个led 的阳极分别为a、b、c、d、e、f、g及dp（小数点），如下图所示。图中的8个led分别与上面那个图中的a~dp各段相对应，通过控制各个led的亮灭来显示数字。