半导体C-V测量基础
MOS结构C-V特性测量及BT实验
实验四 MOS 结构C-V 特性测量及BT 实验一. 实验目的与意义对MOS 结构测量其高频电压-电容（C-V ）曲线，以及利用正、负偏压温度处理方法（简称±BT 试验）进行Si/SiO 2界面研究，可以获得MOS 结构的多个参数：二氧化硅层的厚度，衬底硅掺杂类型、浓度，以及二氧化硅层中可动电荷与固定电荷密度。
通过实验全过程的操作及数据处理，使学生加深对所学“固态电子论”中半导体表面理论的理解，特别是硅-二氧化硅系统性质的理解。
掌握用C-V 方法测量MOS 结构样品的多个参数。
二. 实验原理MOS 结构如图1a 所示，它类似于金属和介质形成的平板电容器。
但是由于半导体中的电荷密度比金属中的小得多，所以充电电荷在半导体表面形成的空间电荷区有一定的厚度（在微米量级），而不象金属那样，只集中在一薄层（约0.1nm ）内。
半导体表面空间电荷区的厚度随外加偏压V G 而改变，所以MOS 电容C 是微分电容。
(a) 结构示意图 (b) 等效电路 (c) p-SiMOS 理想C-V 曲线图4-1 MOS 结构及其C-V 特性G G dv dQ A C = （4-1） 式中： Q G 是金属电极上的电荷面密度；A 是电极面积。
理想情形可假设MOS 结构满足下列条件：① 金属-半导体间的功函数差为零；② SiO 2层中没有电荷；③ SiO 2与半导体界面处不存在界面态。
偏压V G 一部分降在SiO 2上，记为Vo ；一部分降在半导体表面空间电荷区，记为Vs ，即：S G V Vo V += (4-2)Vs 又称为表面势。
考虑到半导体空间电荷区电荷和金属电极上的电荷数量相等、符号相反，有:G s Q Q = (4-3)式中：Qs 为半导体表面空间电荷区电荷面密度。
将（4-2）、（4-3）代入（4-1）式，有：+3 1 2 0 S O G G G dV dV dQ A dV dQ A C +==SO S O C C C C += （4-4） 式（4-4）表明MOS 电容是C 0和Cs 串联而成，其等效电路为图4-1 的b 所示。
C-V测量讲义
区分开来，负 BT 处理是给样品加一定的负偏压（即VG < 0 ），同时将样品加热到一定的温
度。由于可动电荷（主要是带正电的 Na + 离子）在高温小有较大的迁移率，它们将在高温
负偏压条件下向金属- SiO2 界面运动。经过一定的时间，可以认为 SiO2 中的可动电荷基本
上全部运动到金属- SiO2 界面处。保持偏压不变，将样品冷却至室温，然后去掉偏压，测
SiO2
Cs Si 衬底
(a) MOS 结构示意图
图1
（b）等效电路图
由半导体平面工艺制备的 MOS 结构，是在“清洁”硅片上用热氧化、蒸发和光刻等方法 制备而成的。其结构如图 1（a）所示，它类似于金属和介质形成的平板电容器。但是，由 于半导体中的电荷密度比金属中的小得多，所以充电电荷在半导体表面形成的空间电荷区有 一定的厚度（—微米量级），而不像金属中那样，只集中在一薄层（～0.1nm）内。半导体表
○d 偏压VG 〉〉0 的反型区电容
当外加正偏压进一步增大时，表面处能带相当于体内进一步向下弯曲，表面处费米能级位
置可能高于禁带中央能量 Ei ,也就是说，费米能级离导带底比价带顶更近一些。这意味着表
面处电子浓度将超过空穴浓度，即形成与原来半导体衬底导电类型相反地一层，叫做反型 层。C-V 曲线进入反型区，表面空间电荷内少子（电子）的出现，随偏压的变化是很剧烈地， 这些电子屏蔽了绝大部分增加的表面电场，使得只有极少数所增加的电力线穿过反型区进 入耗尽区里去，因此随着偏压增大，耗尽区宽度的增加减少了，甚至是基本不增加，达到 了一个极大值。但反型层中的电子是 p 型半导体的少子，其数量来不及随测试电容的高频
= WS
− Wm q
（10）
对于铝栅 p 型硅 MOS 结构，VmS 大于零，Qox 通常也大于零（正电荷），所以VFB < 0 ，如图
详解半导体器件C-V特性测试
详解半导体器件C-V特性测试交流 C-V 测试可以揭示材料的氧化层厚度，晶圆工艺的界面陷阱密度，掺杂浓度，掺杂分布以及载流子寿命等，通常使用交流 C-V 测试方式来评估新工艺，材料，器件以及电路的质量和可靠性等。
比如在 MOS 结构中， C-V 测试可以方便的确定二氧化硅层厚度 dox、衬底掺杂浓度 N、氧化层中可动电荷面密度Q1、和固定电荷面密度 Qfc 等参数。
C-V 测试要求测试设备满足宽频率范围的需求，同时连线简单，系统易于搭建，并具备系统补偿功能，以补偿系统寄生电容引入的误差。
进行 C-V 测量时，通常在电容两端施加直流偏压，同时利用一个交流信号进行测量。
一般这类测量中使用的交流信号频率在 10KHz 到 10MHz 之间。
所加载的直流偏压用作直流电压扫描，扫描过程中测试待测器件待测器件的交流电压和电流，从而计算出不同电压下的电容值。
在 CV 特性测试方案中，同时集成了美国吉时利公司源表（SMU）和合作伙伴针对 CV 测试设计的专用精密 LCR 分析仪。
源表 SMU 可以输出正负电压，电压输出分辨率高达 500nV。
同时配备的多款 LCR 表和 CT8001 直流偏置夹具，可以覆盖 100Hz~ 1MHz 频率和正负 200V 电压范围内的测试范围。
方案特点：★包含 C-V（电容–电压），C-T（电容–时间），C-F （电容–频率）等多项测试测试功能，C-V 测试最多同时支持测试四条不同频率下的曲线★测试和计算过程由软件自动执行，能够显示数据和曲线，节省时间★提供外置直流偏压盒，最高偏压支持到正负 200V，频率范围 100Hz –1MHz。
★支持使用吉时利 24XX/26XX 系列源表提供偏压测试功能：电压–电容扫描测试频率–电容扫描测试电容–时间扫描测试MOS 器件二氧化硅层厚度、衬底掺杂浓度等参数的计算原始数据图形化显示和保存MOS 电容的 C-V 特性测试方案系统结构：系统主要由源表、LCR 表、探针台和上位机软件组成。
C-V特性-MOS管原理半导体物理与器件
2019/12/7
相当于金属电容与半导体电容串联 电阻越串越大，电容越串越小
1.2 C-V特性
电容-电压特性测试曲线
理想MOS电容C-V特性
测量电源：MOS外加栅压，在直流电压上叠加一交流小信号电压。
直流电压：决定器件工作点，调整大小使MOS先后处于堆积、平带、 耗尽、本征、反型几种状态
2019/12/7
禁带中央：CV曲线实虚线重和
2019/12/7
1.2 C-V特性
例图:需要额外牺牲三个负电荷 来中和界面态的正电
界面陷阱的影响:本征前
+++ ------
---
201199//1122/7/7
本征态
本征之前：EFi>EF，总有施主态在EFS之 上，施主态失去电子界面陷阱带正电。 正施主态数量是栅压的函数。 C-V曲线左移，左移量随栅压不等
黑（灰）色部分可以 理解为两种材料界面 或空间电荷区，一般 书中不画。
1.3MOSFET原理
MOSFET结构
绝缘栅场效应晶体管（Insulated Gate, IGFET）： 栅极与其它电极之间是相互绝缘的。
例图:因为Qss均为正电荷, 需要额外牺牲负电荷来中和 界面的正电
++ -----
C'FB
tox
ox ox kT
tox e
s
eN a
2019/12/7
Qss ' VFB C V曲线左移，反之右移
1.2 C-V特性
界面陷阱的分类
被电子占据（在EFS之下）带负电，不被电子占据（在EFS之上）为中 性
CV特性概念和CV特性测试原理 MOS电容在不同半导体表面状态下的特点和公式 频率特性 高低频情况图形及解释 思考：若直流电压变化快，CV曲线如何？
电容-电压测量技术、技巧与陷阱
电容-电压测量技术、技巧与陷阱(上)在“半导体C-V测量基本原理(存档视频：/promo/ws/114)”一文中，我曾谈到，电容-电压(C-V)测试长期以来被用于判断多种不同器件和结构的各种半导体参数，适用范围包括MOSCAP、MOSFET、双极结型晶体管和JFET、III-V族化合物器件、光伏(太阳能)电池、MEMS器件、有机薄膜晶体管(TFT)显示器、光电二极管和碳纳米管等等。
研发实验室广泛利用C-V测量技术评测新材料、工艺、器件和电路。
负责产品和良率增强的工程技术人员利用它们优化工艺和器件性能。
可靠性工程师利用这类测量技术对供货商的材料进行资格检验，监测工艺参数，分析失效机理。
毋庸置疑，它们是半导体特征分析与测试的基础。
本文讨论如何针对特定的应用选择最合适类型的C-V测量仪器，并探讨某些C-V测试的典型功能和参数提取限制、连接探针台以及校正探针尖的技巧。
半导体C-V测试目前可以采用三种不同的电容测量技术：常用的交流阻抗电容计、准静态电容测量以及射频技术(采用矢量网络分析仪和射频探测器)。
下面简要介绍每一种电容测量技术。
交流阻抗电容计交流阻抗表，也称为LCR表(电感L、电容C、电阻R)，它利用一个自动平衡电桥保持电容的检测端交流假接地，从而测量复阻抗。
这类电表的通常频率范围为1kHz到10MHz，其工作原理(图1)相对简单。
它通过在高电流输出端(HCUR)施加一个交流电压来测量交流阻抗。
通过低电流端(LCUR)测量流过器件的电流，通过高低电位端(HPOT和LPOT)测量器件上的电压降。
电压和电流的测量采用了能精确判断二者之间相位角的锁相方式。
通过测量幅值和相位角，就可以计算出任意所需的交流阻抗参数。
图1：交流阻抗表。
图2：基本的交流阻抗参数。
Z、θ ——阻抗与相位角R+jX ——电阻与电抗Cp-Gp ——并联电容和电导=相位角Cs-Rs ——串联电容和电阻Cp-D ——并联电容和耗散因子Cs-D ——串联电容和耗散因子为要得到基本交流阻抗参数就必须测量阻抗的幅值(在图2中表示为“Z”)，此外还需要测量电流和电压之间的相位角(θ)。
MOS C-V测试技术
一 理想 MOS c-v 特性
我们要了解为何通过测量 MOS 电容的 C-V 曲线，能确定 MOS 结构参数和电学性质，得首先了解理想 的 MOS 电容的 C-V 特性。 理想的 MOS 结构（见图 1b），即氧化物电荷 Qox = 0，金属功函数差Фms = 0。MOS 结构的电容 C 是氧 化层电容 Cox 和半导体空间电荷电容 Csc 的串联，见图 1b 的等效电路。 于是有：
1.40E-10
Ev V=0 时，n MOS 结构能带示意图
（6） （6＇）
1.20E-10
Cox
Ψs>0
1.00E-10
8.00E-11 C(pF)
CFB(ψS=0)
Ψs<0
高频 低频
6.00E-11
4.00E-11
ψS=2φF
ψ S= φ F Cmin
2.00E-11
0.00E+00 -5 -4 -3 -2 -1 0 V 1 2 3 4 电容的 C-V 特性
由 MOS 电容的最大值确定介质膜厚度
1） 由 Cmax 确定介质膜厚度 由理论 MOS 特性知道，在强积累区，MOS 的电容达到最大值并等于氧化层电容，即 C = Cmax = Cox = A・ε0・εox /tox 于是氧化层厚度 tox 由测试的最大电容确定: tox = A・ε0・εox/Cmax (15) 式中 A 为电容栅面积，ε0 为真空电容率，εox 为 SiO2 介电常数。对于重掺杂衬底的 MOS 电容或 Poly-Si 之间， Al—Poly-Si 之间及 Al—Al 之间的介质结构，它们相当于平行板电容器，只要测出其电容值（与偏压无关）， 便可计算出介质膜的厚度： ti = A・ε0・εi / C （15＇） 这里εi 是该介质膜的介电常数。 2）Cmax 测试误差 实际测试中，由于样品制备不当或测试原因，可能引入串联电阻 R ，它使测试的电容 Cm 小于待测样品的电 容 C 。Cm 与 C 和 R 的关系如下： 2 2 2 Cm = C/（1+R ・ω ・C ） （16）
半导体C-V测量基础(精)
半导体C-V测量基础吉时利仪器公司C-V测量为人们提供了有关器件和材料特征的大量信息通用测试电容-电压（C-V）测试广泛用于测量半导体参数，尤其是MOSCAP和MOSFET 结构。
此外，利用C-V测量还可以对其他类型的半导体器件和工艺进行特征分析，包括双极结型晶体管（BJT）、JFET、III-V族化合物器件、光伏电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管（CNT）和多种其他半导体器件。
这类测量的基本特征非常适用于各种应用和培训。
大学的研究实验室和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。
C-V测量对于产品和良率增强工程师也是极其重要的，他们负责提高工艺和器件的性能。
可靠性工程师利用这类测量评估材料供货，监测工艺参数，分析失效机制。
采用一定的方法、仪器和软件，可以得到多种半导体器件和材料的参数。
从评测外延生长的多晶开始，这些信息在整个生产链中都会用到，包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。
在圆片工艺中，C-V测量可用于分析栅氧厚度、栅氧电荷、游离子（杂质）和界面阱密度。
在后续的工艺步骤中也会用到这类测量，例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。
当在圆片上完全制造出器件之后，在可靠性和基本器件测试过程中可以利用C-V测量对阈值电压和其他一些参数进行特征分析，对器件性能进行建模。
半导体电容的半导体电容的物理特性MOSCAP结构是在半导体制造过程中形成的一种基本器件结构（如图1所示）。
尽管这类器件可以用于真实电路中，但是人们通常将其作为一种测试结构集成在制造工艺中。
由于这种结构比较简单而且制造过程容易控制，因此它们是评测底层工艺的一种方便的方法。
金属二氧化硅电容计（交流信号）P型图1. P型衬底上形成的MOSCAP结构的C-V测量电路图1中的金属/多晶层是电容的一极，二氧化硅是绝缘层。
由于绝缘层下面的衬底是一种半导体材料，因此它本身并不是电容的另一极。
半导体基础实验报告
竭诚为您提供优质文档/双击可除半导体基础实验报告篇一：半导体物理实验报告电子科技大学半导体物理实验报告姓名：艾合麦提江学号：20XX033040008班级：固电四班实验一半导体电学特性测试测量半导体霍尔系数具有十分重要的意义。
根据霍尔系数的符号可以判断材料的导电类型；根据霍尔系数及其与温度的关系，可以计算载流子的浓度，以及载流子浓度同温度的关系，由此可确定材料的禁带宽度和杂质电离能；通过霍尔系数和电阻率的联合测量．能够确定我流子的迁移约用微分霍尔效应法可测纵向载流子浓度分布；测量低温霍尔效应可以确定杂质补偿度。
霍尔效应是半导体磁敏器件的物理基础。
1980年发现的量子霍尔效应对科技进步具有重大意义。
早期测量霍尔系数采用矩形薄片样品．以及“桥式”样品。
1958年范德堡提出对任意形状样品电阻率和霍尔系数的测量方法，这是一种有实际意义的重要方法，目前已被广泛采用。
本实验的目的使学生更深入地理解霍尔效应的原理，掌握霍尔系数、电导率和迁移率的测试方法，确定样品的导电类型。
一、实验原理如图，一矩形半导体薄片，当沿其x方向通有均匀电流I，沿Z方向加有均匀磁感应强度的磁场时，则在y方向上产生电势差。
这种想象叫霍尔效应。
所生电势差用Vh表示，成为霍尔电压，其相应的电场称为霍尔电场ey。
实验表明，在弱磁场下，ey同J（电流密度）和b成正比ey=RhJb（1）式中Rh为比例系数，称为霍尔系数。
在不同的温度范围，Rh有不同的表达式。
在本征电离完全可以忽略的杂质电离区，且主要只有一种载流子的情况，当不考虑载流子速度的统计分布时，对空穴浓度为p的p型样品Rh?1?0（2）pq式中q为电子电量。
对电子浓度为n的n型样品Rh??1?0nq（3）当考虑载流子速度的统计分布时，式（2）、（3）应分别修改为??h?1??h?1Rh??Rh???pqnq??p??n（4）式中μh为霍尔迁移率。
μ为电导迁移率。
对于简单能带结构??h?（5）h??h?p??nγh称为霍尔因子，其值与半导体内的散射机制有关，对晶格散射γh=3π/8=1.18;对电离杂质散射γh=315π/512=1.93,在一般粗略计算中,γh可近似取为1.在半导体中主要由一种载流子导电的情况下，电导率为?n?nq?n和?p?pq?p（6）由（4）式得到Rh?ph?p和Rh?nh?n（7）测得Rh和σ后，μh为已知，再由μ（n，T）实验曲线用逐步逼近法查得μ，即可由式（4）算得n或p。
电容电压特性测试仪原理介绍 测试仪工作原理
电容电压特性测试仪原理介绍测试仪工作原理电容电压（C—V）特性测试仪是测试频率为1MHz的数字式电容测试仪器。
专用于测量半导体器件PN结势垒在不同偏压下的电容量，也可测试其它电容。
仪器有较高的辨别率，电容量是四位读数，可辨别到0.001pF，偏置电压辨别率为0.01V，漏电流小辨别率为0.01A或0.1A（可选）。
该测试仪器性能稳定牢靠，功能齐全，精度高，操作简单，适用于元件生产厂家，科研部门，高等院校等单位。
2. 原理CV法利用PN结或肖特基势垒在反向偏压时的电容特性，可以获得材料中杂质浓度及其分布的信息，这类测量成为C—V测量技术。
这种测量可以供应材料横截面均匀性及纵向杂质浓度的分布信息。
构成半导体器件的基本结构的PN结具有电容效应（势垒电容），加正向偏压时，PN结势垒区变窄，势垒电容变大；加反向偏压时，PN结势垒区变宽，势垒电容变小。
该仪器接受电流电压测量方法，它用微处理器通过8 次电压测量来计算每次测量后要求的参数值。
用一个相敏检波器和模数转换器次序快速完成电压测量。
正交测量通过交换测量信号的相位来进行，而不是参考相位检测。
因而不需要精密的模拟相位转换成电压矩形波电路。
通过从同一个高频信号源形成测试信号和参考信号，来保证正确的相位关系。
由微处理器依据已知的频率和测试信号相位，用ROM 存储器内的程序和所存储的按键选择来掌控测量次序，以及存储在RAM 中的校准数据来计算被测元件数值。
摩擦系数测试仪的工作原理与维护摩擦系数是表征包装材料爽滑性的物理量，分为动摩擦系数、静摩擦系数两类，是包装材料一项紧要的检测指标。
摩擦系数的大小直接关系到包装过程能否顺当进行。
工作原理：将条摩擦系数测定仪状试验样品用夹样器夹住，同时用待测样包住滑块，然后将滑块安置在传感器的挂孔上，在确定的接触压力下，通过电机带动齿条使传感器移动，也就是使两试验表面相对移动。
传感器所测得的力信号经过集成器放大，送入记录器，同时分别记录动摩擦系数和静摩擦系数。
MOS C V测试技术
1、当 V = 0 时，Ψs = 0，（能带平出，见下图），Qsc = 0
Байду номын сангаас
Ec
M
SiO2 n-Si
EF
V
Ei
M SiO2 n-Si
Ev
MOS 结构示意图
V=0 时，n MOS 结构能带示意图
但 Csc = Cs0 = dQsc / dΨs≠ 0 由（4）式可导出 Cs0 = [q2·ε0·εs·N /( K·T)]1/2
ωC 容抗大，干扰大）。为此，广泛采用准静态技术以实现甚低频 C-V 测试。
2、准静态甚低频 C-V 曲线
在极慢的斜坡电压下，MOS 电容的位移电流 iC 为：
ic = dQ/dt=(dQ / dV)·（dV / dt）
若 V 是线性斜坡电压，即 V = V0+α·t，则 dv/dt =α为常数。只要α足够低，Si 表面的多子和少子均能响应斜
（二） 理论低频 c-v 曲线
1 理论低频 C-V 曲线
MOS 电容不仅是偏压的函数，也是测试信号频率的函数。以上讨论中，因少子（空穴）不能响应高频信号，
对电容无贡献。但当信号频率足够低时，少子能响应测试信号，对 MOS 电容有贡献，其等效电路如下图。图中，
CD 是耗尽层电容，Cp 是少子空穴对电容的贡献。于是，空间电荷电容 Csc＝CD ＋Cp，MOS 低频电容 CL 可以表 示为
（18）
和最大的耗尽层宽度：
Wmax=εs·tox/εox·［1/（Cmin/Cox）—1］
（19）
式中，tox，εox，和 Cox 分别为 SiO2 膜厚度，介电常数和氧化层电容；N，ni 和εs 分别为 Si 的掺杂密度，本征
C-V测试基本原理
在任意偏压下，电荷仅位于半导体内， 且与临近氧化层的金属表面电荷量大小 相等，但极性相反
在前面已提到空间电荷电容Cd是栅压的 函数，那么栅压是如何影响半导体表面 从而影响Cd呢
下面就栅压的变化对半导体表面和电容的 变化做简要的说明
当V＜0时硅表面空穴累积，能带上弯，在 V＜＜0时，C=Cox
VFB’’=Qm/Cox=－Qox/Cox
结合以上两点，维持平带所需的电压为 VFB=VFB’+VFB’’= φms－Qox/Cox
SI-SIO2的四种电荷对CV特性的影响
可动电荷:主要包括Na+、K+，Na是一 种碱金属，很活跃，在SIO2生长过程中 及以后的处理中很容易受到沾污，而且 Na+在高温偏压下会发生漂移。当进入 SIO2后，将在SI表面感应负电荷，其效 果相当于在栅上加了一个正电压，使CV 曲线发生漂移
中新的界面态产生、Na、k沾污严重。脉冲瞬态MOS C-T测试
在栅上加一个阶跃信号，是半导体内部 处于深耗净非稳态（因为少子产生跟不 上阶跃信号）随着少子的产生，MOS电 容发生变化，最终趋于稳定值，根据达 到稳定的时间来计算少子的寿命。
其他： 界面陷阱密度测试 衬底杂质浓度分布 漏电测试
阱；
（3）在直流偏压下，无电流通过SIO2层，即 氧化层的电阻为无穷大
理想二极管原理将提供实际MOS器件的基础
qx为电子亲和力 qφm为金属功函数、 qφs为半导体功函数 功函数：逸出功，使一个电子脱离物质表面所需要的最小能量
● 金属半导体功函数差为零：根据理想MOS 管假设，功函数差为零：
qφms= qφm- qφs= qφm（qx+Eg/2+φf）=0
电化学C-V法测量AlGaAs材料载流子浓度分布
97AlGaAs材料是红黄光LED、GaAs太阳能电池、VCSEL器件中很常用的晶体材料。
AlGaAs的载流子浓度对于器件性能极其重要，因此我们必须寻找到一种有效的手段来测量载流子的浓度及其深度分布。
行业内有一些测量掺杂浓度的手段，例如Hall系统测量、二次离子质谱法、电化学C-V测量方法等。
霍尔系统测量能够得到半导体薄膜整体的掺杂浓度，但不能测试载流子的纵向分析结果。
二次离子质谱法 (SIMS)测试可以得到各种元素的纵向浓度分布，但是其价格昂贵，不适合用于日常监控。
电化学C-V测量使用边腐蚀边测量的方式，能够得到载流子相对厚度的关系曲线。
一、电化学C-V测量原理及方法电化学C-V测量的原理是利用电解液和半导体材料相接触，进而产生肖特基势垒，对p型半导体施加正向偏压，n型半导体施加反向偏压及光照。
然后利用阳极氧化反应原理，按照一定的腐蚀速率对样品层进行蚀刻，通过电化学C-V分布仪的自控模块装置对样品循环进行腐蚀-测量的过程，就能够获得反映载流子浓度与生长厚度间的关系曲线。
反偏压形成在耗尽层时，在耗尽层尺寸附近中的载流子浓度和电容之间存在一定的关系。
可以通过以下公式计算载流子浓度：(1)由于载流子浓度是在耗尽层的边缘测量的，因此载流子浓度相对的厚度是等于腐蚀厚度加上耗尽层深度。
(2)由于腐蚀的过程是依赖于电荷的流动，因此在理想情况下，腐蚀速率与工作电极和反向电极之间的电流是成比例关系的。
可以根据法拉第定律可得出腐蚀深度Wr：(3)根据平板电容公式，可以得到耗尽层的深度：(4)半导体材料的溶解必须依靠空穴的存在。
对于p型半导体材料来说，空穴是多子，很容易实现溶解。
但是对于n型材电化学C-V法测量AlGaAs材料载流子浓度分布颜 慧 扬州乾照光电有限公司 【摘 要】电化学C-V测量是半导体行业常用的一种测试方法，通过循环腐蚀-测量的过程能够得到载流子的纵向分布曲线。
使用电化学C-V测量对AlGaAs材料掺杂浓度进行测试，在测试过程中对耗散因子、测试频率和腐蚀电流进行优化选择，能够准确地对AlGaAs材料的掺杂浓度进行纵向剖析，通过测量曲线的分析来指导外延层浓度的设计和优化，进一步提高器件性能。
C-V测试基本原理
近似求得平带电容为
Cfb=εox/〔xo+（ εox/ εs）*√KT εs/Naq2 〕
V＞0时，能带下弯，表面空穴耗尽
Cd= εs/W随栅压增加而下降，因而总电容C也 下降。继续增大栅压时，P型表面开始反型 （硅表面处于一个弱的N型状态）。当V＞＞0 时，半导体表面开始产生强反型，耗尽层宽度 达到最大值，C=Cmin
根据等效电路，单位面积总的MOS电容C可以写成 1/C=1/Cox+1/Cd
Cox是单位氧化层电容：Cox=εox/dox与栅压无关
Cd是单位面积半导体空间电荷电容，与栅压有关
对于确定的衬底浓度和氧化层厚度，总电
容C是空间电荷层亦即是栅压的函数
理想MOS二极管定义： （1）金属半导体功函数差为零； （2） SIO2中不存在电荷，也不存在界面陷
VFB’=φms=φm-φs
AL的公函数为4.1eV N+多晶的功函数为4.05eV
接触后表面能带弯曲，为达到理想平带状态，需外加一个 相当与功函数差的电压，在此需在金属侧加一个负电压，此 电压为平带电压VFB’
2.氧化层电荷对CV特性的影响
在实际的MOS结构中，SIO2中存在四种电 荷：它们的净电荷将在硅表面感应出空间 电荷导致表面能带弯曲。要抵消这种电荷 的影响使能带恢复平直必须在栅上加符号 相反的等量电荷Qm。设氧化层中净电荷为 Qox，则栅上所加的电压必须要满足：
固定电荷导致CV曲线向－平移
氧化层内陷阱电荷：常伴随SIO2的缺陷 产生，存在于SIO2内部的被馅住的电子 和空穴，与氧化工艺有关。
以上四种电荷最终在SI表面感应出负电 荷，为了达到平带状态，必须在金属上 施加一负电压，导致VFB向负偏移。
MOS结构准静态C-V特性测量
MOS结构准静态C－V特性测量一．实验目的1. MOS结构低频C-V特性，是确定二氧化硅层厚度界面态密度参数（简称准静态C－V特性）测量是检测MOS器件制造工艺的重要手段。
掌握并了解MOS结构及C-V方法测量原理。
2.学会X-Y记录仪的使用方法，并测出高频下的C-V特性曲线。
通过测量MOS结构低频C-V 特性，确定二氧化硅层厚度界面态。
二实验原理1.MOS结构及其C-V特性式中是金属电极上的电荷面密度,A是电极面积。
GQ通过对该电容的C-V特性的测量分析，就可以了解半导体表面的各种状态，如SiO2-Si界面的各种电荷的性质，测定Si的许多重要表面参量和体参量（如杂质浓度，少子寿命等）。
本实验是通过对C-V特性的测量分析计算出氧化层中固定的电荷密度。
2.理想MOS的C-V特性所谓理想情形，是假设MOS结构满足以下条件：（1）金属与半导体间功函数差为零；（2）SiO2绝缘层内没有电荷；（3）SiO2与半导体界面处不存在界面态。
偏压VG一部分在降在SiO2上，记作Vox；一部分降在半导体表面空间电荷区，记作,即Vs,即：Vs=0时，半导体表面能带平直，称为平带。
平带时的MOS电容称为平带电容，记作CFB。
对于给定的MOS结构，归一化平带电容由下式给出[1]：3.实际的MOS的C-V特性由于SiO2中总是存在电荷（通常是正电荷），且金属的功函数Wm和半导体的功函数Ws通常并不相等，所以VFB一般不为零。
若不考虑界面态的影响，有4.氧化层中正电荷的计算通过以上分析，我们看到氧化层中正电荷的影响（在这里我们只笼统的讲是正电荷）。
实际上它包括氧化层中固定电荷，Si-SiO2界面的界面态以及靠近Si-SiO2界面的可动离子正电荷，后者的密度可通过BT实验-正、负偏压温度处理方法来进行测量，这不在本实验的内容。
关于计算氧化层中正电荷密度的方法，在这里我们介绍二种。
第一种方法是根据高频CTG-1型高频测试仪测出的C-V特性曲线。
半导体物理实验指导书 C-V特性测量
C min = C max
1 ε r0 1+ ε rs d OX ⎡ kTε 0 ε rs ⎛ N ⎞⎤ 2 ln⎜ ⎟⎥ ⎢ 2 ⎝ n i ⎠⎦ ⎣ q N
（13）
1
VS=0 时，半导体表面能带平直，称为平带。平带时的 MOS 电容称为平带电容，
C FB = C ox 1 ε r 0 ⎛ kTε 0 ε rs ⎞ 2 ⎟ ⎜ 1+ ε rs d OX ⎝ q 2 N ⎠
b.理想结构等效电路 结构等效电路 图 1.1 MOS 结构示意图和等效电路
c. b.实际
图 1.2 理想 p-Si MOS 结构的高频和低频 C-V 特性
在 MOS 结构上加一个扫描速率很慢的线性斜坡扫描电压
V g = V1 + at
式中 V1 为起始电压，是常数； a = dV g / dt 是扫描速度。当 a 足够低时，反型层的 充放电都能跟的上 V g 变化，系统处于准热平衡状态。在这种状态下测量到的 C-V 特性称为准静态 C-V 特性，它相当于低频 C-V 特性。由准静态 C-V 测量来确定 界面态密度的基本原理，就是通过低频（准静态）C-V 测量得到的 MOS 电容值， 和理论计算得到的相同表面势下无界面态的 MOS 电容值进行比较，提取出界面 态电容值 CSS，再根据
CL C SS =
代入（1）式，即得到
Ci Ci
CC − 1−
Ci Ci
1−
CL
CC
（4）
CC ⎛ CL ⎞ ⎟ 1 ⎜ Ci Ci N SS (VS ) = 2 ⎜ − ⎟ C q ⎜ 1 − CL 1− C ⎟ Ci Ci ⎠ ⎝
（5）
（5）式就是 NSS～Vg 关系式，式中 CL 和 CC 应当对应相同的 VS。实际测量得到 的是 CL～Vg 关系。 通常，界面态分布用 NSS 和禁带中的能量位置 E 的关系来表示；而（5）式给 出的是 NSS 和表面势 VS 的关系，因此还需要将 VS 转换成 E。如图 3 所示，以 Eis 作为能量零点，则禁带上半部，E>0；禁带下半部，E<0。显然，NSS(E)是表面能
半导体CV测量基础
半导体Ｃ—ｖ测量基础ＬｅｅＳｔａｕｆｆｅｒ（吉时利仪器公司）通用测试电容一电压（Ｃ—Ｖ）测试广泛用于测量半导体参数，尤其是ＭＯＳＣＡＰ和ＭＯＳＦＥＴ结构。
此外，利用Ｃ—Ｖ测量还可以对其他类型的半导体器件和工艺进行特征分析，包括双极结型品体管（ＢＪＴ）、ＪＦＥＴ、ＩＩＩ—Ｖ族化合物器件、光伏电池、ＭＥＭＳ器件、有机Ｔ盯显示器、光电二极管、碳纳米管（ＣＮＴ）和多种其他半导体器件。
这类测量的基本特征非常适用于各种应用和培训。
大学的研究实验事和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。
Ｃ—Ｖ测虽埘于产品和良率增强。
Ｔ：程师也是极其重要的，他们负责提高工艺和器件的性能。
可靠性Ｔ程师利用这类测量评估材料供货，监测工艺参数，分析失效机制。
采用一定的方法、仪器和软件，ｈＴ以得到多种半导体器件和材料的参数。
从评测外延生长的多晶开始，这些信息在整个生产链中都会用到，包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。
在圆片Ｔ艺中，Ｃ—Ｖ测量ｎＴ用于分析栅氧厚度、栅氧电荷、游离子（杂质）和界面阱密度。
在后续的工艺步骤中也会用到这类测量，例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。
当在圆片上完全制造出器件之后，在ｎｒ靠性和基本器件测试过程中可以利用Ｃ—Ｖ测量对阂值电压和其他一些参数进行特征分析，对器件性能进行建模。
半导体电容的物理特性ＭＯＳＣＡＰ结构足在半导体制造过程中形成的一种基本器件结构（如图ｌ所示）。
尽管这类器件町以用于真实电路中，但是人们通常将其作为一种测试结构集成在制造工艺中。
由于这种结构比较简单而且制造过程容易控制，因此它们足评测底层工艺的一种方便的方法。
图１Ｐ型衬底上形成的ＭＯＳＣＡＰ结构的Ｃ—Ｖ测量电路图１中的金属／多晶层是电容的一极，二氧化硅是绝缘囵鼋哥詹｛层。
由于绝缘层下面的衬底是一种半导体材料，因此它本身并不是电容的另一极。
实际上，其中的多数载流子是电容的另一极。
物理Ｉ：而言，电容ｃ町以通过下列公式中的变量计算出来：Ｃ＝Ａ（Ｋ，ｄ），其中Ａ是电容的面积；Ｋ是绝缘体的介电常数；ｄ是两极的Ｉ’日Ｊ距。
ECV测试原理及相关分析
第二部分
ECV测试原理
ECV测试原理
• 半导体电化学腐蚀是根据电化学中阳极氧化及电解原理来实现的。固体物质 在液体中消溶有两种方法：一种是湿法腐蚀，即在不加外电场的情况下，利 用固体和液体之间的化学反应，使固体逐渐腐蚀；另一种是电化学腐蚀，即 将固体置于电解液中，外加直流电压，电压正极接需要被腐蚀的固体物质， 电压负极接一不被溶解且导电性良好的电极，通电后，阳极物质在电场和电 解液的作用下逐渐被氧化、腐蚀。
21 3 22 3 峰值在 10 / cm ~ 10 / cm 之间
22 3 峰值大于 10 / cm
ECV测试常见问题及分析
• 4.测试过程中可能会出现Contact Resistance显示红色现象 （对N-type正常显示为绿色）
当测试材料的接触电阻小于2000 Ohms时，Contact Resistance则正常 显示为绿色，且两绿色线条显示值越小越接近越好。就目前产线的方块 控制，绿色线条显示值小于100 Ohms 较好，如果显示值或二值差异过 大，可能会使测试结果不准确，此时需要数次点击Blast和Re-Measure 直至数值减小并使二者接近； 当测试材料接触电阻大于2000 Ohms时，Contact Resistance则异常显 示为红色。原因是由于测试材料欧姆接触过大，实际测试中出现这种情 况一般是由于PN面反置所致，只要取出并正确放置PN面重新测试即可。
x x j , N ( x) Na x x j , N ( x) Nd
突变结一般通过合金法制造，需要有较大的温度梯度 才能实现。
图a 突变结的杂质分布
ECV测试曲线的理解
ECV测试原理
载流子的电荷密度为：
r 是半导体材料的介电常数，e 是电子电量， 式中， 0 是真空介电常数， A 是电解液/半导体接触的面积 ，dC / dV 是C-V 曲线在耗尽层边缘的斜率。
实验22--MOSFET的低频CV特性测量
实验22 MOSFET的低频CV特性测量MOSFET的低频CV特性测量就是通过对MOSFET的电容-电压(C-V)特性测试，进而得出氧化层厚度、衬底掺杂浓度、氧化层电荷密度、耗尽层电荷密度以及阈值电压等参数。
CV测试被广泛地应用在半导体参数的测量中，是一种能够得到许多工艺参数的重要测试手段，能够有效地评估工艺、材料及器件的性能。
该方法是通过在栅极直流偏置条件下叠加小幅交流低频信号后，MOSFET栅电容随栅电压变化而发生变化，由此得出电容电压关系曲线，进而计算出各种工艺参数。
具有原理简单、操作方便和测量精度高等优点。
本实验目的是熟悉电容-电压法测量MOSFET工艺和衬底参数的基本原理；学会精密LCR表、直流稳压电源的使用方法；完善所学半导体物理、半导体工艺等理论知识体系。
一、实验原理1. MOSFET电容模型MOSFET中的电容与施加电压有关。
栅极与衬底之间的电容取决于栅极上所施加的直流电压，可以通过在直流电压上叠加幅度小得多的交流电压进行测量。
图22.1给出了栅电压从负值变到正值时，NMOS晶体管的能带结构、电荷分布和等效电容模型。
图22.1 栅电压变化时NMOS结构的能带图、电荷分布和等效电容当衬底保持接地并在栅极施加负电压时，NMOSFET结构的电容效应将使衬底靠近氧化层一侧的表面开始存储正电荷。
该表面将有比受主浓度N A更高的空穴积累，这种情形称为表面积累。
在此条件下氧化层两面的可动电荷能迅速响应施加电压的变化，NMOS器件就如同是一个厚度为t OX的平板电容器，采用C OX表示其值。
当衬底保持接地并在栅极施加正电压时，随着栅极与衬底之间正电压的增加，更多受主暴露于衬底靠近氧化层一侧的表面，该表面附近的载流子被逐步耗尽，形成了电离受主离子在表面的积累，这就是所谓的表面耗尽。
静电分析表明NMOS 器件的总电容是C OX 和衬底中耗尽区电容C d 的串联。
随着栅电压的进一步增加，NMOS 结构中能带将在氧化层与衬底界面处发生显著弯曲。
半导体C-V测量入门(1)
半导体C-V测量入门(1)
普通测试电容-电压（C-V）测试广泛用于测量半导体器件，尤其是MOSCAP和MOSFET结构的参数。
但是，通过C-V测量还能够对很多其他类型的半导体器件和工艺进行特征分析，包括双极结型晶体管（BJT）、
JFET、III-V族化合物器件、光电电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管（CNT）等。
这类测量的基本特征对于很多应用和培训都是十分有用的。
大学实验室和半导体制造商通过这类测量可以评估新材料、工艺、器件和电路。
C-V测量对于从事产品与良率改进工作的工程技术人员也是极其重要的，他们要负责改进工艺和器件的性能。
可靠性工程师通过这类测量检验材料供应商的产品是否合格，监测工艺参数，分析器件的失效机制。
采用适当的方法、仪器和软件，我们可以测得很多半导体器件和材料的参数。
从评估外延多晶的生长开始，这些信息在整个生产链中都会用到，包括平均掺杂浓度、掺杂分布、载流子寿命等参数。
在圆片工艺中，通过C-V测量可以确定栅氧厚度、栅氧电荷、游离子（杂质）和界面阱密度。
在另外一些工艺步骤之后还会用到这类测量，例如光刻、蚀刻、清洗、电介质与多晶硅沉积、金属化。
在圆片上完成整个器件制造工艺之后，还要在可靠性与基本器件测试阶段通过C-V测量对阈值电压和其他一些参数进行特征分析，对器件的性能进行建模。
半导体电容的物理特性MOSCAP结构是半导体制造过程中的一种基本器件
形态（如图1所示）。
虽然这类器件可以用于真正的电路中，但是一般将它们
作为一种测试结构集成到制造工艺中。
由于它们的结构简单，制造过程容易控制，因此是一种十分方便的评估底层工艺的方法。
半导体C—V测量基础——C—V测量能够提供有关器件和材料特征的大量信息
半导体C—V测量基础——C—V测量能够提供有关器件和材
料特征的大量信息
Lee Stauffer
【期刊名称】《国外电子测量技术》
【年(卷),期】2009()3
【总页数】4页(P8-11)
【关键词】半导体器件;C-V测量;材料特征;信息;基础;MOSFET;MEMS器件;TFT显示器
【作者】Lee Stauffer
【作者单位】吉时利仪器公司
【正文语种】中文
【中图分类】TN303;TN307
【相关文献】
1.半导体C-V测量基础C-V测量为人们提供了有关器件和材料特征的大量信息[J], Lee stauffer
2.适用于半导体、元器件和材料测试的台式源／测量单元 [J],
3.ADI公司发布用于无线基础设施的射频功率检测器ADI公司的XFCB-3硅锗制造工艺使AD8318能够提供1MHz～8GHz RF功率测量 [J],
4.ADI公司发布用于无线基础设施的射频功率检测器ADI公司的XFCB-3硅锗制造工艺使AD8318能够提供1MHz-8 GHz RF功率测量 [J],
5.是德科技率先发布适合当代半导体功率器件开发的关键参数表征解决方案——提供CiSS、Coss、Crss、栅极电荷／栅极电阻测量和自动热测试 [J],
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
半导体C-V测量基础
作者：Lee Stauffer 时间：2009-07-29 来源:吉时利仪器公司
C-V测量为人们提供了有关器件和材料特征的大量信息
通用测试
电容-电压（C-V）测试广泛用于测量半导体参数，尤其是MOSCAP和MOSFET结构。
此外，利用C-V测量还可以对其他类型的半导体器件和工艺进行特征分析，包括双极结型晶体管（BJT）、JFET、III-V族化合物器件、光伏电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管（CNT）和多种其他半导体器件。
这类测量的基本特征非常适用于各种应用和培训。
大学的研究实验室和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。
C-V测量对于产品和良率增强工程师也是极其重要的，他们负责提高工艺和器件的性能。
可靠性工程师利用这类测量评估材料供货，监测工艺参数，分析失效机制。
采用一定的方法、仪器和软件，可以得到多种半导体器件和材料的参数。
从评测外延生长的多晶开始，这些信息在整个生产链中都会用到，包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。
在圆片工艺中，C-V测量可用于分析栅氧厚度、栅氧电荷、游离子（杂质）和界面阱密度。
在后续的工艺步骤中也会用到这类测量，例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。
当在圆片上完全制造出器件之后，在可靠性和基本器件测试过程中可以利用C-V测量对阈值电压和其他一些参数进行特征分析，对器件性能进行建模。
半导体电容的物理特性
MOSCAP结构是在半导体制造过程中形成的一种基本器件结构（如图1所示）。
尽管这类器件可以用于真实电路中，但是人们通常将其作为一种测试结构集成在制造工艺中。
由于这种结构比较简单而且制造过程容易控制，因此它们是评测底层工艺的一种方便的方法。
( 金属二氧化硅电容计（交流信号）P型)
图1. P型衬底上形成的MOSCAP结构的C-V测量电路
图1中的金属/多晶层是电容的一极，二氧化硅是绝缘层。
由于绝缘层下面的衬底是一种半导体材料，因此它本身并不是电容的另一极。
实际上，其中的多数载流子是电容的另一极。
物理上而言，电容C可以通过下列公式中的变量计算出来：
C = A (κ/d), 其中
A是电容的面积，
κ是绝缘体的介电常数
d是两极的间距
因此，A 和κ越大，绝缘体厚度越薄，电容值就越高。
通常而言，半导体电容的大小范围从几纳法到几皮法，甚至更小。
进行C-V测量时要在电容的两极加载直流偏压同时利用一个交流信号进行测量（如图1所示）。
通常情况下，这类测量使用的交流频率范围从10kHz到10MHz。
所加载的偏压作为直流电压扫描驱动MOSCAP结构从累积区进入耗尽区，然后进入反型区（如图2所示）。
图2. C-V测试中获得的MOSCAP结构的直流偏压扫描
强大的直流偏压导致衬底中的多数载流子在绝缘层界面附近累积。
由于它们无法穿透绝缘层，因此当电荷积累在界面附近（即d为最小值）时电容在累积区达到最大值。
如图1所示。
从C-V累积测量可以得到的一个基本参数就是二氧化硅的厚度tox。
当偏压降低时，多数载流子从氧化层界面被排斥开，耗尽区形成。
当偏压反相时，电荷载流子远离氧化层达到最大距离，电容达到最小值（即d为最大值）。
根据这时的反型区电容，可以推算出多数载流子的数量。
这一基本原理同样适用于MOSFET晶体管，只是它们的物理结构和掺杂更加复杂。
在偏压扫过这三个区的过程中还可以得到多种其他参数，如图2所示。
利用不同的交流信号频率可以得到其他细节信息。
低频可以揭示所谓的准静态特征，而高频测试则可以表现出动态性能。
这两类C-V测试通常都是需要的。
基本测试配置
图3给出了基本C-V测量配置的框图。
由于C-V测量实际上是在交流频率下进行的，因此待测器件（DUT）的电容可以根据下列公式计算得到：
CDUT = IDUT / 2πfVac，其中
IDUT是流过DUT的交流电流幅值，
f是测试频率，
Vac是测得的交流电压的幅值和相角。
换而言之，这种测试通过加载交流电压然后测量产生的交流电流、交流电压和它们之间的阻抗相角，最终测出DUT的交流阻抗。
( 交流源交流伏特计DUT电流交流安培计)
图3. C-V测量的基本测试配置
这些测量考虑了与电容相关的串联与并联电阻，以及耗散因子（漏流）。
图4给出了这类测量可以测出的主要电路变量。
z, theta：阻抗与相角; R+jX：电阻与电抗; Cp-Gp：并联电容与电导; Cs-Rs：串联电容与电阻
其中：Z=阻抗;D=耗散因子;θ=相角;R=电阻;X=电抗;G=电导
图4. C-V测量得到的主要电气变量
成功C-V测量的挑战
C-V测试配置的框图虽然看上去非常简单，但是这种测试却具有一定的挑战。
一般而言，测试人员在下面几个方面会遇到麻烦：
•低电容测量（皮法和更小的值）
• C-V测试仪器与圆片器件的连接
•漏电容（高D）的测量
•利用硬件和软件采集数据
•参数提取
克服这些挑战需要仔细注意所用的技术以及合适的硬件和软件。
低电容测量。
如果C较小，那么DUT的交流响应电流就较低，难以测量。
但是，在较高的频率下，DUT 阻抗将减小，从而电流会增大，比较容易测量。
半导体电容通常非常低（低于1pF），低于很多LCR表的测量范围。
即使那些声称能够测量这些小电容值的测试仪可能也会由于说明书晦涩难懂而很难判断最终的测量精度。
如果无法明确给出测试仪整个量程的精度，那么用户需要因此而咨询制造商。
高D（漏）电容。
半导体电容除了C值较低之外，还具有泄漏的特点。
当与电容并联的等价电阻太低时就会出现这种情况。
这会导致电阻性阻抗超过电容性阻抗，C值被噪声所淹没。
对于具有超薄栅氧层的器件，D的值可能大于5。
一般而言，随着D的增大，电容测量的精度迅速下降，因此高D是实际使用电容计的一个限制因素。
同样，较高的频率有助于解决这一问题。
在较高的频率下，电容性阻抗较低，使得电容电流较高，更容易进行测量。
C-V测量的互连。
大多数测试环境下，DUT都是圆片上的一个测试结构：它通过探测器、探针卡适配器和开关矩阵连接C-V测试仪。
即使没有开关，仍然也会使用探测器和大量的连线。
在较高的频率下，必须采用特殊的校正和补偿技术。
通常情况下，这是通过组合使用开路、短路或者校准器件来实现的。
由于硬件、
布线和补偿技术非常复杂，因此经常与C-V测试应用工程师进行交流是一个好的办法。
他们擅长使用各种探测系统，克服各种互连问题。
获取有用的数据。
除了上述的精度问题，C-V数据采集中实际需要考虑的因素包括测试变量的仪器量程，参数提取软件的多功能性和硬件的易用性。
一般而言，C-V测试已仅限于约30V和10mA直流偏压。
但是，很多应用，例如LD MOS结构的特征分析、低k夹层电介质、MEMS器件、有机TFT显示器和光电二极管，需要在较高的电压或电流下进行测试。
对于这些应用，需要单独的高压直流电源和电容计；高达400V的差分直流偏压（0到±400V）和高达300mA的电流输出是非常有用的。
在C-V测试仪的HI和LO端加载差分直流偏压能够更灵活地控制DUT内的电场，这对于新型器件的研究和建模是非常有用的，例如纳米级元件。
仪用软件应该包括无需用户编程可直接使用的测试例程。
这些应该适用于大多数广泛使用的器件工艺和测试技术，即本文前三段中提及的有关内容。
有些研究者可能会对一些不常见的测试感兴趣，例如对MIM（金属-绝缘体-金属）型电容进行C-V和C-f扫描，测量圆片上的互连小电容，或者对双端纳米器件进行C-V 扫描。
利用自动绘图功能能够方便的实现参数提取（例如，如图5所示）。
图5. 利用吉时利4200-SCS进行参数提取的实例表现了半导体的掺杂特征（左边的蓝线），它与1/C2 与Vg的关系呈倒数关系（红线）。
右图给出了掺杂分布，即每立方厘米的载流子数与衬底深度的函数关系。
通常，人们都希望工程技术人员和研究人员在几乎没有任何仪器使用经验或培训的情况下就能够进行C-V 测量。
具有直观用户界面和简单易用特征的测试系统使得这一点成为现实。
其中包括简单的测试配置、序列控制和数据分析。
否则，用户在掌握系统方面就要比采集和使用数据花费更多的时间。
对测试系统其它考虑因素包括：
•紧密集成的源-测量单元、数字示波器和C-V表
•方便集成其他外部仪器
•基于探针的高分辨率和高精度测量（直流偏压低至毫伏级，电容测量低至飞法级）
•测试配置和库易于修改
•提供检测/故障诊断工具帮助用户确定系统是否正常工作。