一种高效的宽带数字接收机及其FPGA实现

合集下载

基于FPGA的宽带数字信道化接收机的设计

基于FPGA的宽带数字信道化接收机的设计

基于FPGA的宽带数字信道化接收机的设计
现代电磁信号环境越来越复杂密集,要求电子战接收机必须具有很宽的处理带宽、高灵敏度、大动态范围、多信号并行处理和大量信息实时处理的能力。

而数字信道化接收机不仅可以较好地满足上述要求,还可实现监视信道内信号的全概率截获。

数字信道化过程是宽带数字接收机的核心,目前广泛采用基于多相滤波的数字信道化结构。

这种结构先用高速的模数转换器(A/D)进行数据采样,得
到的高速数据流经抽取降低数据速率后进入多相滤波器组,该滤波器组是由一个原型滤波器调制到多个支路。

现场可编程门阵列(FPGA)中丰富的乘法器、锁存器及数字信号处理算法IP 核等资源,可以非常灵活地实现宽带数字信道化接收处理算法。

本文采用基于多相滤波器的结构实现了一种高效高速的宽带数字信道化接收机,并在Altera 公司的EP3SE110F1152C4 上综合实现,输出载频、相位信息。

1 信道化接收机的基础理论
1.1 信道划分
为建立实信号多信道接收机的数学模型,首先,对实信号的数字谱作如下信道划分:
式(1)中,ωk 为第k 信道的归一化中心角频率;K 为划分信道数。

图1 给出对应k=8 时,实信道的频谱分配情况。

需要指出的是由于实信号的频谱是对称的,所以只有4 个独立的信道。

图1 实信号的信道划分示意图
采用上述方法进行信道划分有些频点无法识别,为确保整个覆盖带宽内无盲区,信道的划分选择相邻信道50%交叠,即扩大每个信道的处理带宽,如图2。

一种超宽带等效采样接收机的设计与实现

一种超宽带等效采样接收机的设计与实现

一种超宽带等效采样接收机的设计与实现吴兵;夏浩淼;李武建【摘要】脉冲超宽带雷达回波信号由于带宽大而难以直接采样,通常采用等效时间采样方法来进行模数转换.传统的等效采样接收机大都是基于改变ADC采样时钟的时延来实现等效采样,采样时钟对触发信号会产生亚稳态时序,不可避免地会出现数据误对齐,必须添加辅助的在线或离线校正设计.针对这一问题,设计了一种基于FPGA内置延迟线的超宽带等效采样接收机,FPGA产生延时可调的发射触发信号去控制波形产生系统,基于高速采样保持器和ADC完成回波接收,实现了超宽带射频信号的等效采样,而无数据误对齐问题.接收机的等效采样速率为12.8 GS/s,-3 dB 采样带宽为6.4 GHz,满足脉冲超宽带雷达的应用需求.%It is hard to directly sample the ultra-wideband radar echoes due to its large bandwidth.The equivalent time sampling method is often used to carry out analog to digital conversion (ADC).Traditional equivalent sampling receivers are mostly based on changing the delay of ADC sampling clock to realize equivalent sampling.Due to the metastable state between sampling clock and trigger signal,the received da-ta is misaligned inevitably and the correction algorithm online or offline must be added.To solve this prob-lem,an ultra-wideband equivalent sampling receiver based on internal delay line of FPGA is designed.Based on the received echoes of high speed sample-and-hold and ADC,the equivalent sampling of ultra-wideband RF signal is realized without data misaligning when using the delay-tunable transmitting signal generating by FPGA to control the waveform generating system.The equivalent sampling rate is 12.8 GS/s and - 3 dBsampling bandwidth is 6.4 GHz,meeting the application requirements of UWB radar.【期刊名称】《雷达科学与技术》【年(卷),期】2017(015)004【总页数】6页(P443-448)【关键词】等效采样;数字延迟线;数字接收机;采样保持器【作者】吴兵;夏浩淼;李武建【作者单位】中国电子科技集团公司第三十八研究所,安徽合肥 230088;中国电子科技集团公司第三十八研究所,安徽合肥 230088;中国电子科技集团公司第三十八研究所,安徽合肥 230088【正文语种】中文【中图分类】TN9570 引言脉冲超宽带雷达有着固有的高距离分辨率及良好的穿透特性,可实现对非金属障碍物后面隐藏目标的探测和定位,在军事、反恐、安检、救灾和医疗等领域有着重大的应用前景[1-2]。

高性能数字接收机FPGA设计

高性能数字接收机FPGA设计

图1 接收通道框图
图2 欠采样混频示意图 2013.5
54 40
201305.indd 54
2013-04-27 10:19:36
责任编辑:万翀
图3 传统数字下变频方案
图4 免混频数字下变频方案
图5 半带数字滤波器 要注意以下三点: IQ两路FIR系 数必须来自同一个 原型低通滤波器; 根据FIR系数 的对称性 , 奇偶抽 取得到两组系数 , 分别作为I、Q路FIR系数; 保证I、Q两路FIR幅频响应相 同,相频响应保证具有相同斜率,群 延时相差0.5采样点。 即多相滤波器幅频、相频应满足 公式: (3)
2013.5
55 41 58 30
201305.indd 55
201辑:万翀
图8 数字中频板
图9 数字中频板测试系统
图10 QPSK解调测试 A/D接口板、2块D/A接口板同时支持 矢量信号发生和矢量信号解调功能。 下面依次给出数字中频板 ( 图 8) 、 信 号通过SMU200A发生到中频板A/D接 收再D/A环回MS2692A矢量解调EVM 指标、时隙时域截图等(图9、图10、 图11、图12)。
(4) 公式(3)、(4)表明I、Q两路FIR低 通滤波器幅频响应相同,相位差为 。 多速率抽取数字滤波器设计 数字下变频之后,数据采样率降 为A/D时钟的一半:61.44MHz,TDSCDMA基带目标采样率为1.28MHz。 本设计方案:采用三级半带抽取 滤波器将信号目标采样率降低为 7.68MHz,给后级位同步模块处理。 半带 FIR 滤波器具有系数对称 、 约一半的系数为零,可节约FPGA 的 MAC 资源 , 是一种高效的数字滤 波器 。 利用 MATLAB 的 FDATOOL 设 计半带数字滤波器系数 , 三级半带

宽带数字信道化接收机的FPGA实现

宽带数字信道化接收机的FPGA实现
实 时性 , 用 并行 I 实现 。 信 道 化 接 收 机 不仅 能稳 定 输 出载 频 及 相 位 信 息 , 能 处 理 三路 同时 到 达 的 不 同信 号 。 采 F 该 还
实 际 的性 能 测 试 结 果 表 明该 接 收 机 的 功 能 正 确 并 达 到 预 定 指 标 。
d t c u st n a d h g ・ e o ma c P A x e d d t e c a n l e l i r c s i g s c s d t xr ci n o y h s aa a q ii o , n i h p r r n e F G e c e e h h n e a - me p o e sn u h a a a e t t ,p l p a e i f r t a o i e ,a d C f tr n ORDI lo i ms I r e o i r v e lt ,p r l lI wa mp e ne . h e ev rn t n y c u d l C ag r h . n o d r t mp o e ra — me a al F t i e s i l me td T e r c i e o l o l o se dl u p tte f q e c n h s n o a in, u loc u d d a t h e i e e t y in l h c r v d a h ta i o t u h e u n y a d p a e i fr t y r m o b t s o l e l h t r ed f r n ssg a sw ih a r e t e a wi wa i t s met . h c u l e o ma c e u t h w a h e ev r a o r c u ci na d h t t ei t n e r e. a me T e a t a r r n er s l s o t t e rc i e sc r t n t n i h e d d t g t i pf s h t h e f o s n a Ke r s r c ie ;d g tl h n eie y wo d : e ev r ii a n lz d;p lp a ef tr fed p o r mma l a ea r y ac o y h s l ; l r g a i e i b e g t ra

一种宽带数字信道化接收机的设计及实现

一种宽带数字信道化接收机的设计及实现

接 收到的回波信 号在经前 级数控放大板进 行抗 饱 和放大,通过功 分滤波 组件滤波后分别进入 末级数控放大支路进 行放 大处理,放大后信号 再 经 过 A/D采 样、滤 波 、数字 信道 化 处理 ,
实现 了接收机的小 型化 、集成化 、经济 化:并 采用高速 AD器件 ,完成了对信号的高速采 样: 在数字处理部分 ,采用数字下变频 、多相滤波 技术 、基 2的快速 FFT算 法 ,实现 了接 收机
图 3:采集信号 实部 图
此数字信道化技术 在宽带接收机设计 中得到 了 广泛 的 重 视 。
1数 字信道化接收机的设计
本文 设计 的 数字信 道化 接 收机 信号 频段 为 88M Hz~l08 MHZ, 接 收 信 号 为 调 频 广 播 电 视 的直 达波 或反 射信 号 。利用 高速 A/D 芯片 实现 回波信 号的直接数字采样 。该接 收机由前 级数控放大板 、功分滤波组件 、末级 数控 放大 板 、A/D 板组 成 ,其 内 部 结 构 框 图 如 图 l所 示 。 该接收机主要 完成 对信 号的放大 、增益控 制、 采样、DDC、数据预处理及信道化处理 的功 能。
截获概率高 、灵敏度高、动态范 围火、处理能 4 整 机 测 试 结 果 力强且具有 良好 的频率分辨率 ,可 以确保 设定
d-_ Βιβλιοθήκη ≮ , 、 ■k
频段 内信号 的全概率截获 。另外 ,数 字信道 化
本 数字接 收 机用 于 以调频 广播 为外辐 射
接收机设备量 少,体积小 ,信道均衡性 好,因 源的雷达 系统 ,实际应用 中共 有 8路接收机 。
Electronic Technology● 电子技术
一 种 宽带数字信道化接收机 的设计 及实现

一种数字宽带截获接收机的高效实现

一种数字宽带截获接收机的高效实现

smpigt tr daef q e c ( ) d b n i au d r eeo y ess m. p lp aeftr a a l a i emeit r u n y I wie a ds l n e h trd n t A oy h l n n on n e F n g a ye S i ec
关键 词 : 获接 收机 ; 截 多相 滤 波 器 ; 字 瞬 时频 率 测量 ( IM)电路 实现 数 DF ;
An E ii n pe f ce tI l me t t n o g t l ie a d I t r e t c ie m na i f o Dii d b n n e c p aW Re ev r
21 00年第 1 期
总第 19 0 期




No 1 01 . 2 0
C0M MUNI CATI ON C0UNTERMEASURES
S m. 0 u 19

种数字宽带截获接收机 的高效实现
韩 煜 1, 艳 ,张 东坡 1 I赵 2 一 , 2
( 通信系统信息控制技术 国家级重点实验室 , 1 . 浙江嘉兴 34 3 ; 10 3 2中国电子科技集团公 司第三十六研究所 , . 浙江嘉兴 34 3 ) 10 3
HAN , Yu 一 ZHAO Ya , n 一 ZHANG n - o’ Do g p
f. a oa Lb r o no a o ot l eho g fr o m n ai yt ,i i , 1 N t nl aoa r o fr t nC nr c nl y o C m u i t n s m J x g i t y fI m i oT o c oS e an Z eag34 3 , hn ;. o 3 ntuefC T , i i , h i g34 3 , hn) hi j n 1 03 C ia 2 N . 6Istt o E C J xn Z e a 10 3 C i i a g jn a

一种新型高速宽带数字下变频器的FPGA实现

一种新型高速宽带数字下变频器的FPGA实现

实现 ,测试 结果表 明 ,设计具有 良好 的可扩展性 和灵 活性 。
关键词 软 件 无 线 电 ;数 字 下 变频 ;正 交化 ; 多相 滤 波 ;F P G A
中图分 类号
T N 9 2
文献标识码

文章编号
1 0 0 7— 7 8 2 0 ( 2 0 1 3 ) 0 9—1 0 6— 0 5
a 叶杖2 0 1 3 年 第 2 6 卷 第 9 期
El e c t r o n i c S c i . & T e c h . / S e p . 1 5.2 01 3

种 新 型 高 速 宽 带 数 字 下变 频 器 的 F P G A实 现
庞少 龙 ,马志刚 ,吴子 贤
( 西安 电子科技大学 电子工程学 院,陕西 西安 7 1 0 f E l e c t r o n i c E n g i n e e i r n g ,Xi d i a n U n i v e r s i t y ,X i ’ a n 7 1 0 0 7 1 ,C h i n a )
A b s t r a c t D i i g t M D o w n - C o n v e r t e r i s a k e y c o m p o n e n t o f V a i r a b l e — b a n d w i s e d i g i t a l r e c e i v e r .S i n c e i t i s h a r d f o r
C o n v e te r r i n Va ia r bl e - b a n d wi s e d i g i t a l r e c e i v e r b a s e d o n F P GA. Th i s me t h o d i s b a s e d o n o  ̄h o g o n a l p o l y — p h a s e i f l t e r p r o c e s s i n g .T h i s p a p e r a n a l y z e s t h e p in r c i p l e o f i t s d e s i g n a n d F P GA i mp l e me n t a t i o n, a n d in f ll a y g i v e s t h e t e s t r e — s u hs , wh i c h s h o ws t h a t t h e d e s i n g h a s g o o d s c la a b i l i t y a n d f l e x i b i l i t y .

一种基于FPGA的一体化数字接收机实现

一种基于FPGA的一体化数字接收机实现

一种基于FPGA的一体化数字接收机实现邹敏;陈勇;罗进川【摘要】随着现代信息化战争的发展,集雷达、电子战、通信等多种功能于一身的一体化雷达是雷达发展的必然趋势。

本文介绍了一种基于FPGA的一体化数字接收机的设计与实现,描述了接收机的硬件架构设计、固件设计和最后的指标测试结果。

接收机采用子母板架构进行设计,采用中频直采、数字正交解调、数字滤波、数字下变频等技术,实现了雷达、电子战一体化的数据采集。

%With the development of modern information warfare, the integrative radar with radar, electronic warefare(EW), communications and other functions becomes the inevitable trend of the development of radar. This paper introduces the design of an integrated digital receiver based on FPGA, the hardware design, software design and test results of the receiver are described in details. Using sub-motherboard architecture,with the technologies of direct IF sampling, digital quadrature demodulation, digital filtering and digital down conversion, the integration of radar data acquisition and EW data acquisition is implemented on the receiver.【期刊名称】《仪器仪表用户》【年(卷),期】2016(023)007【总页数】4页(P39-41,55)【关键词】一体化雷达;中频带通直采;数字正交解调;数字滤波;数字下变频【作者】邹敏;陈勇;罗进川【作者单位】中国电子科技集团公司第三十八研究所,合肥 230088;中国电子科技集团公司第三十八研究所,合肥 230088;中国电子科技集团公司第三十八研究所,合肥 230088【正文语种】中文在现代化信息战争中,为了完成作战任务,飞机、舰艇等空间受限平台都不可避免地要配备雷达、电子战、通信等各种信息系统。

基于FPGA的数字信道化接收机的研究及实现[1]

基于FPGA的数字信道化接收机的研究及实现[1]

G
数字下变频和均匀 .!= 滤波器组的工作原理
为 了 获 得 较 高 的 采 样 量 化 的 信 噪 比 及 瞬 时 采 样 带 宽, 中
频采样速率应尽 可 能 选 得 高 一 些, 而这将导致中频采样后的 数据流速率仍 然 较 高, 后 级 处 理 难 度 将 增 大。数 字 下 变 频 的 目的主要是将信 号 变 为 基 带 并 降 低 信 号 的 采 样 率, 使得后面 的滤波器组的处理速度的压力降低。利用频谱搬移和抽取滤 波就可以实现数字下变频。图 K 为抽取滤波器的实现框图。
数据传输与通信
信息技术与信息化
基于 !"#$ 的数字信道化接收机的研究及实现
%&’&()*+ ,- ./0/1/2&3 4+(--&5/2&3 %&*&/6&) (-3 71’ 7895&8&-1(1/,- :(’&3 ,- !"#$
马 亮! 何子述 () *$+,-. !" #$%&’
摘 要
本文讨论了软件化电子战侦察接收机多信 号 处 理 问 题。 使 用 多 相 滤 波 的 宽 带 数 字 化 接 收 设 计 技 术, 可 以提高接收机的实时处理能力, 提高全概率 截 获 能 力。 本 文 讨 论 基 于 多 相 滤 波 的 信 道 化 接 收 机 的 基 本 原理及实现方案, 给出了基于 !"#$ 的数字信道化接收机的实现方法, 实验结果证明了该方法是有效的。
图K
抽取滤波器的实现框图
在此采用采样 率 变 换 的 多 级 实 现。 首 先 利 用 474 滤 波 器作为第一级抗混叠滤波。 474 滤波可以用来实现较高倍 率 的抽取, 以减轻后续处理负担。 474 滤波器结构如图 L :

宽带中频数字接收机的FPGA实现(EP1S10)

宽带中频数字接收机的FPGA实现(EP1S10)

宽带中频数字接收机的FPGA实现摘要:本文提出了一种基于FPGA的宽带中频数字接收机的实现方法。

关键词:QPSK;带通采样;载波恢复;FPGA引言在现代通信系统中,人们提出了各种各样的全数字调制解调方案,全数字接收机的研究则是其中的关键,其中正交解调技术由于可以实现信号相位和幅度信息的提取,因而越来越受到广泛的应用。

与其它几种解调方式相比QPSK调制方式抗噪声性能好,功率频谱段占用少,数据传输率高,是一种较好的调制方式。

对于宽带、高载频的QPSK调制信号,如果用信号最高频率两倍以上的时钟采样,现有的器件根本无法满足要求,所以必须采用欠采样技术,降低系统对ADC器件和信号处理器件的性能要求。

现在大规模集成电路设计已经发展到在一片芯片上集成一个复杂系统的规模,所以单模块、单芯片的接收机不仅是可实现的,而且是一种必然趋势。

用软件实现接收机解调功能并利用高速FPGA芯片,可以把整个接收机解调部分用单芯片实现;通过修改软件,可以改变接收机的功能,而且由于在软件、硬件上都是一个模块,可以方便的进行功能扩展以及与其它系统连接,这也符合软件无线电的思想。

基于以上原因,在此提出一种单芯片FPGA实现的宽带中频数字接收机系统。

图1 中频数字接收机图2 NCO结构图图3 解调器软件实现系统结构该接收机实现对载波频率70MHz、数据率9.856Mbps、最大载波频偏±80kHz 的QPSK调制信号解调。

接收的调制信号经过AGC和带通滤波器,通过高速ADC中频采样,数字信号送FPGA实现解调功能(见图1)。

由于接收信号是高载频、带通信号,所以必须采用欠采样技术。

对于本系统,信号载频70MHz、带宽约10MHz,则fh=n·B+k·B其中B是带宽,这里取10MHz,n=7,k=0.5根据采样定理,采样最低频率为:fs=2B(1+k/n)大约等于21.4MHz。

采样频率的选择要考虑两个因素:一是要满足带通信号的抽样定理,抽样后频谱不能发生混叠;二是采样后的数据率要满足后级处理的要求。

一种基于FPGA的多通道宽带数字信道化接收机的工程实现

一种基于FPGA的多通道宽带数字信道化接收机的工程实现

一种基于FPGA的多通道宽带数字信道化接收机的工程实现翟羽佳;王奎【摘要】阐述了宽带数字接收机的原理,分析了宽带数字接收机在现代电子对抗系统中的作用.论述了基于FPGA的多通道宽带数字信道化接收机的硬件、软件设计方案,对工程应用中需要重视的问题进行了分析,并验证了设计的实际可行性.【期刊名称】《舰船电子对抗》【年(卷),期】2014(037)004【总页数】5页(P10-13,18)【关键词】数字信道化;宽带数字接收机;多通道数据同步;现场可编程门阵列【作者】翟羽佳;王奎【作者单位】船舶重工集团公司723所,扬州225001;中国航天科工集团8511所,南京210007【正文语种】中文【中图分类】TN971.10 引言在现代电子对抗中,宽带数字接收机的重要性越来越多地被显示出来。

随着雷达技术的不断发展,传统接收机已经无法满足对带宽越来越宽的新型雷达信号的接收需要。

针对现代雷达的信号特征,接收机必须具有足够宽的输入带宽覆盖范围、大的瞬时动态范围、较高的频率分辨率以及对高密集度信号的高速实时处理能力[1]。

基于现场可编程门阵列(FPGA)的宽带数字接收机使得这一需要变得切实可行,而信道化技术的应用更使得系统可以拥有更高的灵敏度、更高的信道一致性以及处理同时到达的多信号的能力(前提是信道能将这些信号区分开来)[2-3]。

同时,基于FPGA 的宽带数字信道化接收机拥有更小的体积、更轻的质量,因此,同等条件下,它可以接收更多通道的信号来适应更加广泛的需求。

1 数字信道化接收机原理数字接收机接收微波前端下变频处理过的模拟中频信号后,经过带通采样,再对采样数据进行信道化处理,然后对信道化之后的数据进行信号检测,并计算频率、幅度、相位、脉宽、到达时间等参数,最后对这些参数信息编码得到脉冲描述字(PDW)码。

在电子战数字化侦察接收机中,信道化处理是最重要、最复杂的环节之一,与之对应的模拟处理环节就是滤波器组。

因此,数字信道化可以看成是一个数字滤波器组的滤波过程[2]。

宽带数字接收机的高效FPGA设计

宽带数字接收机的高效FPGA设计
了接收机设计的灵活性 .二次 变频 的接 收机 结构 和四倍抽 取的多相滤 波结构 减少 了接 收机的运 算量 ,降低 了接收机的资源消 耗 .F GA中的仿真 结果证 明了该 方法的 高效性和 实用 性. P
关 键

词 坐标旋 转数字计 算机 算法; 数 字接 收机; 二次 混频 结构; F G PA
V. _ 7 No 3 03 I .
Ma 0 8 y2 0
宽 带数 字接 收机 的高 效F G P A设 计
王 洪 吕幼新 , ,汪学 刚1 ,刘 磊2
(.电子科技大学电子工程学院 1 成都 605; 2 104 .飞迈机械有限公司 山东 烟台 2 50 ) 65 0
【 摘要 】在F G  ̄实现 了一种 高效的 宽带数字接收机 ,采用坐标旋转数 字计算机算法 实时产 生数控振 荡器数据 ,提 高 PA
时产 生N O数 据 , 并省 去混 频器 所 需 的乘法 运算 , C
i t sf rh re h fl r u t e n a c es se p ro ma c . h r p s d r c i e Smo e fe i l 。 e sc mp tt n a d ls e n e t y t m e f r n e T e p o o e e ev r i h r x b e l s o u i s l a o n e r s u c o s p i n D e i x mp ea d s e o r ec n u t . sg e a l i lt n r s l r h wn t si ev l i e d f a i i t s m o n n mu ai e u t a es o t t f t a i t sa s b l i . o s o e yh d i n e ie Ke r s C0RDI ag r h : d g t l e e v r d u l e u n y c n e so tu t r ; F GA ywo d C l o i m t i i c i e ; o b ef q e c o v r i n sr c u e a r r P

宽带数字阵接收机技术的研究与实现的开题报告

宽带数字阵接收机技术的研究与实现的开题报告

宽带数字阵接收机技术的研究与实现的开题报告一、选题背景现代通信与雷达系统需要对高速、宽带信号进行采集和处理。

其中宽带数字阵列接收机是一种高效的采集系统,具有优越的带宽与功率特性,可以实现高分辨率的方位角估计和精确的定位测量。

因此,在现代通信与雷达系统中得到了广泛的应用。

宽带数字阵列接收机的研究与实现,不仅对提升现代通信与雷达系统的性能具有重要意义,而且对于推进该领域的实际应用也有着重要的意义。

二、选题意义1.提高通信与雷达系统的性能;2.推进该领域的实际应用;3. 对提升国防和安全防范能力有着重要意义。

三、研究内容本项目主要针对宽带数字阵列接收机技术进行研究,主要包括以下内容:1.宽带数字阵列接收机的原理和技术体系研究;2.宽带数字阵列接收机的硬件设计与制作;3.基于FPGA的数字信号处理的设计与实现;4.实现宽带数字阵列接收机的功能和性能测试;5.总结和分析实验结果,展望接下来的研究方向。

四、研究方法和技术路线本项目主要采用以下方法和技术路线:1.文献查阅和资料收集:对相关领域的学术文献和相关技术资料进行系统研究和收集;2.理论探讨:通过对数字信号处理和线性阵列理论的深入研究,探讨宽带数字阵列接收机技术的关键性问题;3.系统设计:基于理论探讨的结果,设计宽带数字阵列接收机的体系结构和硬件电路;4.数字信号处理设计:基于FPGA的数字信号处理设计与实现;5.实验测试:对实现的宽带数字阵列接收机进行性能和功能测试,总结和分析实验结果;6.展望接下来的研究方向:总结实验结果,为这一领域的研究提供指导和展望。

五、预期成果1.实现宽带数字阵列接收机的硬件电路设计与制作;2.基于FPGA的数字信号处理的设计与实现;3.实现宽带数字阵列接收机的功能和性能测试;4.总结和分析实验结果,并展望接下来的研究方向。

六、研究进度安排研究时间:2022年3月-2023年9月1.前期准备与文献研究:2022年3月-2022年5月2.宽带数字阵列接收机的原理和技术体系研究:2022年6月-2022年8月3.宽带数字阵列接收机的硬件设计与制作:2022年9月-2022年11月4.基于FPGA的数字信号处理的设计与实现:2022年12月-2023年2月5.实现宽带数字阵列接收机的功能和性能测试:2023年3月-2023年6月6.总结和分析实验结果,展望接下来的研究方向:2023年7月-2023年9月七、结论本项目主要通过研究宽带数字阵列接收机技术的原理和技术体系,并实现其硬件设计与制作以及基于FPGA的数字信号处理的设计与实现,实现宽带数字阵列接收机的功能和性能测试。

一种基于FPGA的超宽带雷达数字接收机

一种基于FPGA的超宽带雷达数字接收机
i s p r o p o s e d i n t h i s p a p e r .B a s e d o n t h e q u a s i — s t a t i c a n d p e r i o d i c c h a r a c t e r i s t i c s o f r a d a r e c h o e s ,t h e p r o p o s e d r e c e i v e r w i t h f o u r
种基 于 F P G A的超 宽 带 雷 达数 字接 收机
谢跃 雷, 晋 良念 , 欧阳缮 , 卢会群
( 桂 林 电子 科技 大学 信 息与 通信 学 院 , 广西 桂林 5 4 1 0 0 4 )
摘要: 脉 冲超宽带雷达 回波信号 由于带宽大而难 以直 接采样 , 文 中设计并 实现 了一种基 于 F P G A的数字式 脉 冲超 宽带 雷
Ab s t r a c t : I t i s h a r d t o s a mp l e t h e u l t r a wi d e b a n d r a d a r e c h o e s d i r e c t l y .A d i g i t a l r e c e i v e r f o r U WB i mp u l s e s i g n a l s b a s e d o n F P GA
s p e e d 1 0 b i t ADC c h i p s .T h e s i mu l a t i o n a n d t e s t r e s u l t s s h o w t h a t t h e p r o p o s e d d i g i t a l r e c e i v e r c a n a c h i e v e I O GS / s e q u i v a l e n t s a mp l i n g r a t e a n d me e t t h e a p p l i c a t i o n r e q u i r e me n t s o f d e t e c t i n g s y s t e m or f UWB r a d a r . Ke y wo r d s : I R— UW B;d i g i t a l r e c e i v e r ;p s e u d o r a n d o m e q u i v a l e n t s a mp l i n g ;F P GA

基于FPGA的全数字扩频收发机的设计与实现的开题报告

基于FPGA的全数字扩频收发机的设计与实现的开题报告

基于FPGA的全数字扩频收发机的设计与实现的开
题报告
一、论文背景和意义:
扩频通信是一种通过扩展发射信号的带宽,从而降低信号在频域中的功
率密度,使得相邻用户之间的信号在相互干扰的情况下依然可以很好的
区分的通信方式。

在安全性和抗干扰性等方面具有较大的优势。

目前,
扩频技术广泛应用于卫星通信、移动通信和军事通信等领域。

基于FPGA的全数字扩频收发机具有节约功耗、灵活可编程、易于集成等优势,因此在扩频通信系统中得到越来越多的应用。

然而,由于扩频通
信的带宽较宽且数据需要进行近似低通滤波、远距离传输等处理,因此
设计数字扩频收发机需要更高的处理速度和算法实现能力。

因此,本论文旨在设计并实现一种高效、可靠的FPGA全数字扩频收发机,以满足扩频通信系统的实际需求。

二、论文研究内容:
1. 基于FPGA的扩频收发机通信原理和技术分析。

2. 设计扩频发射机和接收机,并对其进行数学建模和算法实现。

3. 利用Verilog HDL实现FPGA芯片上的关键模块,如扩频码生成器、PN 序列卷积器等。

4. 对设计的扩频收发机进行现场编程调试和验证测试,分析其性能指标,如收发灵敏度、数据传输速率等。

五、论文预期结果:
通过本论文的研究,预期实现一种高效、可靠的FPGA全数字扩频收发机,并进行性能测试,以验证其在扩频通信领域的实际应用价值。

基于实信号处理的宽带数字接收机及FPGA实现

基于实信号处理的宽带数字接收机及FPGA实现
5 % 的排 列方式 。 过这种 方式 排 列 的滤 波器 可以 0 通
W i e b n h n e i a i n r c i e a e n p o e sn d a d c a n l t e ev rb s d o r c si g z o r a i n la d i m p e e t to h o g e lsg a n t i lm n a i n t r u h FPGA s
GAO p n U. e g, WANG e W i
( o eeo Ifrm o n oma i l nEImeig H r i nier gU iesy H ri 00 , h a C ag f non f nadC n u c i Ij r , ab i n ao g n nE g ei nvri , ab 1 0 1C i ) n n t n 5 n
s nl n sm l et i r g P A. r g p v g eeiig oe, e cnqe f i t i a adi pe nao t o hF G T oh i r i sn dl a wt hi dga g ti m t nh u h u m o n t xt m h n e u o il
摘 要:分析 了基于实信号处理的宽带数字信道化接收机原理以及具体的 FG P A实现方案。通过 改进 已有模型, 搭建一种更适合硬件 实现的数字信道化模型。较好地解决了宽带数 字信 号实时
处理 、信道化接 收机 中邻 近信道 混 叠等 问题 。 系统仿 真 结果验证 了模 型 的有效性和 可行性 。 关键词 :多相滤 波 ;信道化 接收 机 ;滤 波器组 ;数字 下变频 ;F G PA
canlao r o d h r l f el iepoes go iebn it i a adoe a f hn eztni p ps .T ep be o ra t r si f d a dd西a s n vr po i i s o e o m -m c n w l gl n l

高速高效信道化接收机及其FPGA实现

高速高效信道化接收机及其FPGA实现
维普资讯
第3 5卷第 2期
20 0 8年 2月




Vo . 5, o 2 13 N .
F b. o e 2 o8
Ap id S i c a Te hn lg pl cen e e nd c oo y
文章编 号 :0 9— 7 X(0 8 0 0 1 0 10 6 1 2 0 ) 2— 0 3— 4
中 图分 类 号 :N 1 . T 9 17 文 献 标 识 码 : A
The c a n l e e ev r wih h g p e n f ce c h n ei d r c i e t i h s e d a d e in y z i
a d i m p e e t to h o g n t i lm n a i n t r u h FPGA s
L UAN We — i T n bn, ANG L i
( oeeo Ifr t nadC m u i t nE g er g H ri E g er gU i rt, ri 50 ,hn ) C l g f no i n o m nc i ni e n , ab ni ei nv syHa n10 1C ia l ma o ao n i n n n ei b
相滤波的高效性 和 F T的灵活性 , F 大大降低运算速率 和运算 量 , 能够对前端上百 兆带宽信号进行 实时处理 . 系 统仿真结果证 明了该方法是对宽带信号具有全概率截获的能力. 关键词 : 信道化 ; 多相滤波 ; 滤波器组 ; 数字下变频 ;P AI oe F G cr P
冲激 响应 为 h n , ( ) 阶数 为 Ⅳ( N=M D) 抽 取 比为 , D 传 统数 字下 变频是先 混频 后滤 波 最 后抽 取 , . 其输 出信 号 为 Y( m)={ s n ]・ ] h n } [ ( ) e ( ) / :。=

高性能数字接收机FPGA设计

高性能数字接收机FPGA设计

图1 接收通道框图图2 欠采样混频示意图2013.540数字下变频原理根据奈奎斯特带通采样(欠采样)定理的公式:(N=0,1,2,3,4……)(1)(2)其中,F s表示A/D采样频率,F c表示载波中频频率,B表示信号带宽。

模拟信号的载波中频为153.6MHz,A/D转换器的工作时钟为理。

同理,本文基于Xilinx FPGA器件特有的功能,提出基于“IDDR”、“隔一取反”和“多相滤波FIR”的数字下变频方案,如图4所示,该方案具有以下优点:(1)架构设计简化,利用基本Primitive构建,可靠性高;(2)IQ两路分离同时实现奇偶抽取,采样率降一半,节省FPGA硬线资源;(3)下变频工作时钟为A/D时钟的一半,利于后级处理功耗;要注意以下三点:IQ两路FIR系数必须来自同一个原型低通滤波器;根据F I R系数的对称性,奇偶抽分别作为I、Q路FIR保证I、Q两路同,相频响应保证具有相同斜率延时相差0.5采样点即多相滤波器幅频公式:(3)(4)。

图3 传统数字下变频方案图4 免混频数字下变频方案图5 半带数字滤波器图6 平方根升余弦滤波器图7 位同步算法抽取滤波器通带归一化频率依次为0.2、0.2、0.4,对应截止频率分别为24.567MHz、12.288MHz、4.6MHz。

匹配滤波器设计TD-SCDMA信号基带调制格式为QPSK,接收机为了对整个接收通道传输函数进行补偿,必须使整体传输函数成为一个能够满足奈奎斯特第一准则(实现无码间串扰)的传输函数,例如升余弦函数。

通常,把它放置在采样时钟与终端时钟周期存在微小误差。

尽管这种差异是微小的,但在大量的数据传输过程中,这种微小误差的积累足以造成“最佳采样点”的偏移。

在数字解调中,为了找到最佳采样点,需要采用“位同步算法”,本设计采用“平均功率最大值算法”判断最佳采样点位置,如图7所示。

A/D接口板、2块D/A接口板同时支持矢量信号发生和矢量信号解调功能。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

万方数据万方数据万方数据第5期罗勇江等:~种高效的宽带数字接收机及其FPGA实现·919·同等时频分辨要求下,所需要的硬件资源要少得多,这使得宽带和超宽带数字信道化接收机实现成为可行。

4仿真和验证选择单片FPGA实现宽带数字信道化接收机,FPGA处理器选择Xilinx公司的Xc4VSX55—12FFll48,该处理器片内资源十分丰富,包括512个XtremeDSP单元,每个DSP单元包含一个18×18bits乘法器,1个加法器,1个累加器;FPGA片内有320个BLOCKRAM,每个BLOCKRAM大小为18bits×1k,共计5760kbits;配置单元(Slices)有24576个,假设接收机带宽为500MHz,A/D转换器的速率为1GHz,量化位数为8bits,接收机输入信号为正交下变频后的I、Q信号,信号滑动点数为64。

将FFT模块运行在250MHz速率下,分别完成传统STFT信道化接收机和多相滤波结构的信道化接收机,多相滤波结构的信道化接收机输入数据按4进行分组处理,分析其所占资源。

软件采用Xilinx公司的开发软件ISEl0.1,仿真信道数从64到512的信道化接收机,接收机占用系统资源如表1所示。

裹lFPGA实现信道化接收机的资源使用仿真结果信道数N类型FPGA资源64128256512XtremeDSP单元56112224传统的存储器(BLOCKRAM)122464资源STFT不够信道化4bit查找表(LUT)58591161830468无法配置单元(Slice)4030805222182接收机实现触发器(FlipFlop)60901216832535基于多相XtremeDSP单元3264128256滤波结构存储器(BLOCKRAM)6122858的STFT4bit查找表(LUT)296858301605832117信道化配置单元(Slice)207740901140522762接收机触发器(FlipFlop)345668381819736309示,可知该信号频率约为一100.5MHz,接收机各个信道的输出如图3(c)所示,z轴为信道号,Y轴为时间,时间间隔64rlS,2轴为信道输出的模值,图3(d)为图3(c)的投影图,该信号在信道116为主输出,经过门限检测后可知其所对应的频率为一101.5625MHz。

可以看出,在相同时频分辨条件下,基于多相滤波结构的sTFT信道化接收机比传统STFT信道化接收机要占用更少的系统资源;在相同的系统资源下,基于多相滤波结构的”FT信道化接收机可以实现更多的信道数,即获得更高的频率分辨。

根据工程实际要求,作者设计和实现了一个基于多相滤波结构的宽带数字信道化侦察接收机的原理样机,接收机带宽为500MHz,A/D转换器的速率为1GHz,量化位数为8bits,接收机输入信号为正交下变频后的I、Q信号,信道数128,信号滑动点数为64,该接收机的信道带宽为1GHz/128:7.8125MHz,时间分辨率为64X1嬲:64ns。

图3实际侦收到雷达常规脉冲信号及接收机信道输出本接收机在实际环境中侦收到某些雷达信号,分别将接收机侦收到的某宽带雷达Chirp信号,雷达脉冲宽进入接收机前的I路和Q路数字信号和各个信道的输出结度约为50ps,I和Q信号如图4(a)所示,其频谱如图4(b)果导入MATLAB进行分析比对。

所示,可知该信号频率范围约为20MHz~240MHz,带宽接收机侦收到的某雷达常规脉冲信号,雷达脉冲宽度约220MHz,接收机各个信道的输出如图4(c)所示,z轴为约为0.5肛s,I和Q信号如图3(a)所示,其频谱如图3(b)所信道号,y轴为时间,时间间隔64rlS,2轴为信道输出的模万方数据·920·系统1=程与电子技术第32卷值,图4(d)为图4(c)的投影图,该信号在信道3~31有输出,经过门限检测后可知其所对应的信号频率约为23.4MHz~242.2MHz,带宽约为218.75MHz。

图4实际侦收到雷达Chirp信号及接收机信道输出5结论本文提出了一种在传统sTFT宽带数字接收机基础上采用多相滤波的方法来构建改进的数字信道化接收机,并讨论了其在FPGA中的实现。

在相同时频分辨条件下,基于多相滤波结构的STFT信道化接收机比传统sTFT信道化接收机要占用更少的系统资源;在相同的系统资源和时间分辨条件下,基于多相滤波结构的STFT信道化接收机可以实现更多的信道数。

最后,通过实际原理样机系统验证了该方法的有效性。

参考文献:[I-IJamesTsui.宽带数字接收机[M].杨小牛,陆安南,金飚,译.电子工业出版社.北京,2002,242:260.[2]TsuiJBY,StephensJP.Digitalmicrowaverecdvertechnology[J].IEEETram.OnMicraunveTheoryandTechniques,2002,50(3)l699—705.[33王洪.宽带数字接收机关键技术及系统实现[D].成都:电子科技大学,2007.[4]GustavoLo’pez-risuen~o,Jes’asGrajal,A’lvaroSanz-Osorio.Digitalchannelizedreceiverbasedtime-frequencyanalysisforsignalinterception[J].IEEETram.onAesospaceandElec—tronicSystems,2005,41(3):879—898.[53BianHailong,ChenGuangju.Anti-aliasingnonstationarysignalsdetecionalgorithmbasedinterpolationinthefrequencydomainusingtheshontimeFouriertransform[J].JournalofSystemsEngineeringandElectronics,2008,19(3):419—426.[63刘平,靳成荚,陈曾平.一种基于短时FFT的宽带数字侦察接收机设计[J].信号处理,2008,24(6):988—991.[73付永庆,李裕.基于多相滤波器的信道化接收机及其应用[J].信号处理,2004,17(20):17—20.[8]王旭东,刘渝.全并行结构FFT的FPGA实现[J].南京航空航天大学学报,2006,38(1):96—100.[93王洪,吕幼新,汪学刚.宽带数字接收机的高效FPGA设计口].电子科技大学学报,2008,37(3):364—369.[10]王鑫,赵春晖,戎建刚.一种宽带数字信道化接收机设计EJ3.哈尔滨理工大学学报,2006,11(6):125—128.万方数据一种高效的宽带数字接收机及其FPGA实现作者:罗勇江, 汤建龙, 赵国庆, 斯海飞作者单位:西安电子科技大学电子工程学院,陕西,西安,710071刊名:系统工程与电子技术英文刊名:SYSTEMS ENGINEERING AND ELECTRONICS年,卷(期):2010,32(5)被引用次数:0次1.James Tsui.宽带数字接收机[M].杨小牛,陆安南,金飚,译.电子工业出版社.北京,2002,242:260.2.Tsui J B Y,Stephens J P.Digital microwave receiver technology[J].IEEE Trans.on Microwave Theory and Techniques,2002,50(3):699-705.3.王洪.宽带数字接收机关键技术及系统实现[D].成都:电子科技大学,2007.4.Gustavo Lo′ pez-risuen ~ o,Jes′ us Grajal,A′ lvaro Sanz-Osorio.Digital channelized receiver based on time-frequency analysis for signal interception[J].IEEE Trans.on Aesospace and Electronic Systems,2005,41(3):879-898.5.Bian Hailong,Chen Guangju.Anti-aliasing nonstationary signals detecion algorithm based on interpolation in the frequency domain using the short time Fourier transform[J].Journal of Systems Engineering and Electronics,2008,19(3):419-426.6.刘平,靳成英,陈曾平.一种基于短时FFT的宽带数字侦察接收机设计[J].信号处理,2008,24(6):988-991.7.付永庆,李裕.基于多相滤波器的信道化接收机及其应用[J].信号处理,2004,17(20):17-20.8.王旭东,刘渝.全并行结构FFT的FPGA实现[J].南京航空航天大学学报,2006,38(1):96-100.9.王洪,吕幼新,汪学刚.宽带数字接收机的高效FPGA设计[J].电子科技大学学报,2008,37(3):364-369.10.王鑫,赵春晖,戎建刚.一种宽带数字信道化接收机设计[J].哈尔滨理工大学学报,2006,11(6):125-128.1.学位论文焦阳短波宽带数字接收机的信道化处理研究2007软件无线电的思想是尽可能的把宽带ADC和DAC靠近天线,将无线电的各种功能用尽可能多的软件在一个开放性通用性模块化的硬件平台上完成短波段无线电台的电子侦察,实时性要求高,数据处理量大,参数指标变化多。

所以,必须要研究开发一种高效灵活,波形适应能力强,可扩展性好的接收机,以适应不断娈化的电子侦察环境的要求基于多相滤波的数字信道化接收机是目前软件无线电接收机中较好的解决方案,在实现宽带全概率截获的情况下,能够明显降低复杂度,提高实时信号处理能力所以,本文在这样的背景下,结合具体的研究项目,对基于多相滤波的数字信道化接收机中的信道化处理进行了系统的研究,并给出了一种用DSP实现的新方法,取得了部分研究成果主要内容为:首先,着重研究了软件无线电中的几种主要的接收机系统结构,并进行了分析和比较,针对基于多相滤波的数字信道化接收机,进行了理论分析和实现性的研究,并在此基础上,对基于多相滤波的信道化处理技术进行了系统仿真然后,根据项目的具体指标要求,对多相信道化的硬件实现进行了研究分析,提出了技术难点的解决途径,给出了DSP实现的系统框图,并对系统实现中的每个功能模块进行了基于DSP的设计和实现结合选用的DSP器件的特征,对处理数据和运算系数的存取进行了创新设计和实现,并且,对多相信道化处理的DSP程序实现也进行了创新设计和实现在所选DSP器件上实现了多相信道化的接收处理最后,对多相信道化处理系统在DSP中的运行进行了系统测试仿真,并分析了实验结果,验证了本方案的正确可行性另外,提出了方案的可改进之处,并总结了本文的工作2.期刊论文郑继刚.安涛.ZHENG Ji-gang.AN Tao宽带数字接收机信道化测频技术-舰船电子对抗2007,30(3)介绍了宽带数字接收机的组成,论述了采用多相滤波器组实现数字频率信道的方法,并分析了宽带数字接收机所能达到的性能,给出了仿真结果.3.学位论文石远东宽带数字接收机信道化及其相关技术的研究与实现2006在电子对抗领域中,雷达信号的频率信息是信号分选、威胁识别、引导干扰的重要参数。

相关文档
最新文档