深圳大学 数字集成电路中文第六章

构成一个复合门
A D
BC
F
SN1
F
A
D
BC
SN4 SN2 SN3
(a) pull-down network
(b) Deriving the pull-up network hierarchically by identifying sub-nets
VDD
VDD
C A
B
D F
A D
BC
(c) complete gate
Example Gate: NAND
? DEEig1i4ta1l Integrated Circuits2nd
10
Combinational Circuits
Example Gate: NOR
? DEEig1i4ta1l Integrated Circuits2nd
11
Combinational Circuits
单元设计
标准单元
通用逻辑 可综合 等高，宽度可变
数据通路单元
规则、结构化逻辑（算术运算） 单元中包含互连线 固定高度和宽度
数? DE字EEEig11集i44t1a1l成In电teg路rated Circuits2nd
14
C组o合mb逻ina辑tio电na路l Circuits
标准单元
置位对相的间管体晶了示表 息信数维含包不
NMOS逻辑规则---串联AND操作、并联OR操作
? DEEig1i4ta1l Integrated Circuits2nd
6
Combinational Circuits
PMOS 晶体管的串并联结
PMOS逻辑规则---串联NOR 操作、并联NAND操作
? DEEig1i4ta1l Integrated Circuits2nd
? DEEig1i4ta1l Integrated Circuits2nd
12
Combinational Circuits
复合CMOS门
B
A C
D
OUT = D + A ? (B + C) A D
B
C
? DEEig1i4ta1l Integrated Circuits2nd
13
Combinational Circuits
7
Combinational Circuits
NMOS—下拉器件 PMOS—上拉器件
PUN
VDD
S
D
0 ? VDD
CL
VDD VGS
VDD
D
S
0 ? VDD - VTn CL
PDN
D
VDD
S
VDD 源自文库 0 CL
VGS
S
D
VDD ? |VTp| CL
? DEEig1i4ta1l Integrated Circuits2nd
? DEEig1i4ta1l Integrated Circuits2nd
3
Combinational Circuits
静态互补CMOS
VDD
In1
In2
PUN
InN
In1
In2
PDN
InN
PMOS only F(In1,In2,…InN)
NMOS only
PUN(上拉网络) 和 PDN(下拉网络) 是双通道逻辑网络
In Out
Out Combinational
Logic Circuit
State
时序逻辑
Output = f(In, Previous In )
2
Combinational Circuits
静态CMOS电路设计
?每一时刻 (除了切换期间的瞬态效应）每个门 的输出通过一个低阻路径连接到 VDD or Vss ?在任何时候该门的输出即为该电路实现的布 尔函数值(再一次忽略切换期间的瞬态效应 ) ?不同于动态电路，后者依赖把信号值暂时存 放在高阻抗电路节点的电容上
? DEEig1i4ta1l Integrated Circuits2nd
4
Combinational Circuits
构成PUN和PDN网络
? 一个晶体管可以看成是一个由其栅信号控 制的开关
? PDN由NMOS器件构成， PUN由PMOS器件 构成
? 可以推导出一组规则来实现逻辑功能
? 互补CMOS结构的上拉和下拉网络互为对 偶网络
8
Combinational Circuits
互补 CMOS 逻辑类型
PUN和PDN是互补网络
– 符合DeMorgan定律
– 单级互补CMOS逻辑门是反相输出的
– 同相：需加额外反相
? DEEig1i4ta1l Integrated Circuits2nd
9
Combinational Circuits
18
Combinational Circuits
C ?(A + B) 的两个版本
A VDD
C
B
X
GND
A
B
C
VDD
X
GND
? DEEig1i4ta1l Integrated Circuits2nd
? DEEig1i4ta1l Integrated Circuits2nd
15
Combinational Circuits
标准单元
? DEEig1i4ta1l Integrated Circuits2nd
16
Combinational Circuits
棍棒图
不包含维数信息 表示了晶体管间的相对位置
VDD
Inverter
VDD
NAND2
Out
Out
In GND
GND
AB
? DEEig1i4ta1l Integrated Circuits2nd
17
Combinational Circuits
棍棒图
A
j
C
B
X = C ? (A + B) C
i
A
B
A B C
? DEEig1i4ta1l Integrated Circuits2nd
? 互补门本质上是反相的，只能实现与非、 或非和异或门
? 实现一个具有 N个输入的逻辑门需晶体管
数目2N个
? DEEig1i4ta1l Integrated Circuits2nd
5
Combinational Circuits
NMOS 晶体管的串并联结
Transistors can be thought as a switch controlled by its gate signal NMOS switch closes when switch control input is high
第六章 CMOS组合逻辑门的设计
? DEEig1i4ta1l Integrated Circuits2nd
Nov 9, 2011
1
Combinational Circuits
组合逻辑与时序逻辑
Combinational
In
Logic
Circuit
组合逻辑
Output = f(In)
? DEEig1i4ta1l Integrated Circuits2nd