集成二-五-十计数器的应用课案

一、实验目的

1.掌握集成二～五～十进制计数器的逻辑功能；

2.学会集成二～五～十进制计数器的应用。

二、实验原理

1.集成二～五～十进制计数器7490简介

集成二～五～十进制计数器内部电路如图

在Cp0作用下FF0完成一位二进制计数；

在Cp1作用下FF1、FF2、FF3按421码完成五进制计数；S91S92=1时，计数器Q3Q2Q1Q0完成置9功能；

S91S92=0、R01R02=1时，计数器Q3Q2Q1Q0完成置0功能。

2.集成二～五～十进制计数器7490功能表

3.集成二～五～十进制计数器7490的应用

（1）构成8421BCD十进制加法异步计数器

由于该芯片内二～五进制计数器均为下降沿触发，所以只需将421码五进制加法计数器的时钟Cp1接二进制计数器的输出Q0即可。

如图：

（2）构成5421BCD十进制加法异步计数器

由于该芯片内二～五进制计数器均为下降沿触发，所以只需将421码五进制加法计数器的Q3输出端接二进制计数器的时钟Cp0即可。

如图：

（3）构成模10以内任意进制计数器

①反馈置0法：通过设计外部门电路使S91S92=0、R01R02=1。

②反馈置9法：通过设计外部门电路使S91S92=1。

三、实验仪器

1.直流稳压电源1台

2.任意波信号发生器1台

3.数字万用表1台

4.电子技术综合实验箱1台

5.数字示波器1台

四、实验内容

1.二～五～十进制计数器功能验证

7490管脚图如图，根据功能表，画出验证集成二～五～十进制计数器的测试图，自拟实验步骤进行验证。

2.构成8421BCD十进制加法异步计数器

按图搭接电路，用单脉冲作Cp0时钟，用数码管显示8421BCD十进制加法异步计数器，验证其计数功能，写出计数时序表。

（1）仿真电路图：

（2）波形图

（3）时序表

3.设计模6计数器

在上述8421BCD十进制加法异步计数器，利用“反馈置0法”设计模6计数器，并自拟实验步骤用单脉冲作为时钟进行验证；然后用频率为10KHz的TTL信号作时钟，用双线示波器观察并记录Cp0、Q0、Q1、Q2、Q3波形。

（1）仿真电路图：

（2）波形图

（3）时序表

4.构成5421BCD十进制加法异步计数器

按图搭接电路，用单脉冲作Cp0时钟，用发光管显示5421BCD十进制加法异步

计数器，验证其计数功能，写出计数时序表。

（1）仿真电路图

（2）波形图

（3）时序表

5.设计模7计数器

在上述5421BCD十进制加法异步计数器，利用“反馈置9法”设计模7计数器，并自拟实验步骤用单脉冲作为时钟进行验证；然后用频率为10KHz的TTL信号作时钟，用双线示波器观察并记录Cp0、Q0、Q1、Q2、Q3波形。

（1）仿真电路图：

（2）波形图

（3）时序表

（4）示波器波形图Q0

Q1

Q2

Q3

（5）Cp0、Q0、Q1、Q2、Q3的图形

6.设计24进制计数器（8421BCD）

用两片7490设计24进制计数器（8421BCD），画出逻辑图，并用实验方法验证。

仿真电路图：

7.设计60进制计数器

用两片7490设计24进制计数器（8421BCD），画出逻辑图，并用实验方法验证。仿真电路图：

8.设计七路七节拍顺序脉冲信号发生器

用7490和三线八线译码器74138设计七路七节拍顺序脉冲发生器，画出逻辑图，并用实验方法验证，画出Cp及七路七节拍顺序脉冲发生器输出波形。

（1）仿真电路图：

（2）波形图：

六、实验心得与体会

之前的实验我们一直用与非门来实现与的功能，所以这次实验最开始所做的仿真都使用了与非门，但是实验课上老师并没有给我们提供与非门，而是根据R01和R02、S91和S92两个管脚本身就是与的功能来设计实验。这让我明白了实验要根据芯片的功能表来设计，不能按照固有的思维模式来解决问题。