差分信号PCB规则

什么是差分信号？一个差分信号是用一个数值来表示两个物理量之间的差异。

从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。

在某些系统里，系统'地'被用作电压基准点。

当'地'当作电压测量基准时，这种信号规划被称之为单端的。

我们使用该术语是因为信号是用单个导体上的电压来表示的。

另一方面，一个差分信号作用在两个导体上。

信号值是两个导体间的电压差。

尽管不是非常必要，这两个电压的平均值还是会经常保持一致。

我们用一个方法对差分信号做一下比喻，差分信号就好比是跷跷板上的两个人，当一个人被跷上去的时候，另一个人被跷下来了- 但是他们的平均位置是不变的。

继续跷跷板的类推，正值可以表示左边的人比右边的人高，而负值表示右边的人比左边的人高。

0 表示两个人都是同一水平。

图1 用跷跷板表示的差分信号应用到电学上，这两个跷跷板用一对标识为V+和V-的导线来表示。

当V+>V-时，信号定义成正极信号，当V+<V-时，信号定义成负极信号。

图2 差分信号波形和单端等价图2 差分对围绕摆动的平均电压设置成2.5V。

当该对的每个信号都限制成0-5V 振幅时，偏移该差分对会提供一个信号摆动的最大范围。

当用单一5V 电源操作时，经常就会出现这种情况。

当不采用单端信号而采取差分信号方案时，我们用一对导线来替代单根导线，增加了任何相关接口电路的复杂性。

那么差分信号提供了什么样的有形益处，才能证明复杂性和成本的增加是值得的呢？差分信号的第一个好处是，因为你在控制'基准'电压，所以能够很容易地识别小信号。

在一个地做基准，单端信号方案的系统里，测量信号的精确值依赖系统内'地'的一致性。

信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。

从差分信号恢复的信号值在很大程度上与'地'的精确值无关，而在某一范围内。

差分信号的第二个主要好处是，它对外部电磁干扰（EMI）是高度免疫的。

一个干扰源几乎相同程度地影响差分信号对的每一端。

既然电压差异决定信号值，这样将忽视在两个导体上出现的任何同样干扰。

除了对干扰不大灵敏外，差分信号比单端信号生成的EMI 还要少。

差分信号提供的第三个好处是，在一个单电源系统，能够从容精确地处理'双极'信号。

为了处理单端，单电源系统的双极信号，我们必须在地和电源干线之间某任意电压处（通常是中点）建立一个虚地。

用高于虚地的电压来表示正极信号，低于虚地的电压来表示负极信号。

接下来，必须把虚地正确地分布到整个系统里。

而对于差分信号，不需要这样一个虚地，这就使我们处理和传播双极信号有一个高*真度，而无须依赖虚地的稳定性。

低压差分传送技术是基于低压差分信号(Low Volt-agc Differential signaling)的传送技术，从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差分传送技术来实现，其应用正变得越来越重要。

低压差分信号相对于单端的传送具有较高的噪声抑制功能，其较低的电压摆幅允许差分对线具有较高的数据传输速率，消耗较小的功率以及产生更低的电磁辐射。

LVDS：Low Voltage Differential Signaling，低电压差分信号。

LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。

LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

差分信号抗噪特性从差分信号传输线路上可以看出，若是理想状况，线路没有干扰时，在发送侧，可以形象理解为：IN= IN+ — IN-在接收侧，可以理解为：IN+ — IN- =OUT所以：OUT = IN在实际线路传输中，线路存在干扰，并且同时出现在差分线对上，在发送侧，仍然是：IN = IN+ — IN-线路传输干扰同时存在于差分对上，假设干扰为q，则接收则：(IN+ + q) — (IN- + q) = IN+ — IN- = OUT所以：OUT = IN噪声被抑止掉。

上述可以形象理解差分方式抑止噪声的能力。

差分信号布线一般来说，按照阻抗设计规则进行差分信号布线，就可以确保LVDS信号质量。

在实际布线当中，LVDS差分信号布线应遵循以下几点：1. 差分对应该尽可能地短、走直线、减少布线中的过孔数，差分对内的信号线间距必须保持一致；避免差分对布线太长，出现太多的拐弯。

2. 差分对与差分对之间应该保证10倍以上的差分对间距，减少线间串扰。

必要时，在差分对之间放置隔离用的接地过孔。

3. LVDS差分信号信号不可以跨平面分割。

尽管两根差分信号互为回流路径，跨分割不会割断信号的回流，但是跨分割部分的传输线会因为缺少参考平面而导致阻抗的不连续。

4. 尽量避免使用层间差分信号。

在PCB板的实际加工过程中，由于层叠之间的层压对准精度大大低于同层蚀刻精度，以及层压过程中的介质流失，层间差分信号不能保证差分线之间间距等于介质厚度，因此会造成层间差分对的差分阻抗变化。

因此建议尽量使用同层内的差分。

5. 在阻抗设计时，尽量设计成紧耦合方式（即差分对线间距小于或等于线宽），差分对与差分对之间。

LVDS板级系统级设计其他建议（LVDS低压差分，2 V）1. 布线A) 设置合适的PCB层叠结构，确保其他电平信号与LVDS信号的隔离。

可能的话将高速的TTL/CMOS等信号与LVDS布线在不同的信号层上，并且用电源和地层隔离开来。

B) 差分信号对布线应该尽可能短、信号离开LVDS器件管脚之后应该尽可能靠近布线、信号线之间的间距应该保持一致。

C) 差分信号对布线的长度应该保持一致。

D) 高速差分信号对上最多使用一对过孔。

E) 采用45度拐弯，不能使用90度拐弯。

2. 匹配A) 终端匹配对LVDS器件来说主要是指差分阻抗的匹配。

B) 在接收端的差分信号之间匹配一个100Ω左右的电阻。

C) 如果采用外接匹配的话，最好采用表贴无引线的厚膜电阻，封装形式为0603和0805。

D) 匹配电阻应该尽可能地靠近接收器。

3. 芯片的去耦和旁路A) 关于芯片的去耦或者旁路，主要参看具体使用的元器件厂商的建议。

B) 每一个平面层之间都应该提供大容量的电容器来实现，通常采用10uF35V的钽电容。

钽电容的额定点压不应低于5倍VCC。

C) VCC引脚应该用0.1uF、0.01uF、和0.001uF的云母电容或者陶瓷电容或者聚苯乙烯电容，封装形式为0805的表面贴装的片电容，该电容应该尽可能地靠近VCC引脚。

4. LVDS测试电缆电缆可以实现LVDS信号在电路板之间或者系统之间的传递。

然而由于LVDS特殊的阻抗匹配要求和极低的时序偏置要求。

因而传统的电缆不能用于LVDS设计。

A) 电缆必须满足LVDS阻抗匹配的要求。

B) 电缆应该具有非常低的时序误差。

C) 电缆对应该严格均衡。

D) 尼龙电缆可以用在低速和短距离的LVDS应用中。

E) 对于长距离和高速的LVDS应用应该采用双绞线电缆。

F) 双芯电缆同样可以用于LVDS。

双芯电缆明显优于同轴电缆。

G) 双绞线电缆性能最优。

小距离（大约0.5m）的应用时CAT3均衡双绞线电缆效果最佳。

而对于高于0.5m距离以及数据率大于500MHz时CAT5均衡电缆效果最好。

小结：合理的设计差分阻抗，是确保高速LVDS信号质量的前提，有效的仿真是保障。

此外，系统的划分、器件选型是否合理，布线效果，平面分割等因素也是影响设计成败的关键。

LVDS 系统设计，需要将原型仿真，设计实现，测试手段等因素通盘考虑，才能最终获得成功。

差分线对在高速PCB设计中的应用摘要:在高速数字电路设计过程中，工程师采取了各种措施来解决信号完整性问题，利用差分线传输高速数字信号的方法就是其中之一。

在PCB中的差分线是耦合带状线或耦合微带线，信号在上面传输时是奇模传输方式，因此差分信号具有抗干扰性强，易匹配等优点。

随着人们对数字电路的信息传输速率要求的提高，信号的差分传输方式必将得到越来越广泛的应用。

3 差分线的端接差分线的端接要满足2方面的要求：逻辑电平的工艺要求和传输线阻抗匹配的要求。

因此，不同的逻辑电平工艺要采用不同的端接。

本文主要介绍2种常见的适于高速数传的电平的端接方法：①LVDS电平信号的端接。

LVDS是一种低摆幅的差分信号技术，它上面的信号可以以几百Mbps的速率传输。

LVDS 信号的驱动器由1个驱动差分线的电流源组成，通常电流为3.5 mA。

它的端接电阻一般只要跨接在正负两路信号的中间就可以了，如图1所示。

LVDS信号的接受器一般具有很高的输入阻抗，因此驱动器输出的电流大部分都流过了100Ω的匹配电阻，并产生了350 mV的电压。

有时为了增加抗噪声性能，差分线的正负两路信号之间用2个5OΩ的电阻串联，并在电阻中间加1个滤波电容到地，这样可以减少高频噪声。

随着微电子技术的发展，很多器件生产商已经可以把LVDS电平信号的终端电阻做到器件内部，以减少PCB设计者的工作。

②LVPECL电平信号的端接。

LVPECL电平信号也是适合高速传输的差分信号电平之一，最快可以让信号以1 GBaud 波特的速率传输。

它的每一单路信号都有一个比信号驱动电压小2 V的直流电位，因此应用终端匹配时不能在正负两条差分线之间跨接电阻(如果在差分线之间跨接电阻，电阻中间相当于虚地，直流电位将变成零)，而只能将每一路进行单端匹配。

对LEPECL信号进行单端匹配，要符合2个条件，即信号的直流电位要为1.3 v(设驱动电压为3.3 V，减2后，为1.3 V)和信号的负载要等于信号线的特性阻抗(50Ω)。

因此可以应用以下理想的端接方式：在实际的工程设计中，增加一个电源就意味着增加了新的干扰源，也会增加布线空间(电源的滤波网络要使用大量的布线空间)，改变电源分割层的布局。

因此在设计系统时，可以利用交直流等效的方法，对图2中的端接方式进行了等效改变。

在图3中，对交流信号而言，相当于120Ω电阻和82Ω电阻并联，经计算为48.7Ω；对于直流信号，两个电阻分压，信号的直流电位为：3.3×82／(120+82)= 1.34 V。

因此等效结果在工程应用的误差允许范围内。

4 差分线的一些设计规则在做PCB板的实际工作中，应用差分线可以很大程度上提高信号线的抗干扰性，要想设计出满足信号完整性要求的差分线，除了要使负载和信号线的阻抗相匹配外，还要在设计中尽量避免阻抗不匹配的环节出现。

现根据实际工作经验，总结出以下规则：1.差分线离开器件引脚后，要尽量相互靠近，以确保耦合到信号线的噪声为共模噪声。

一般使用FR4介质时，50 Ω布线规则(差分线阻抗为100Ω)时，差分线之间的距离要小于0.2 mm；2.信号线的长度应匹配，不然会引起信号扭曲，引起电磁辐射；3.不要仅仅依赖软件的自动布线功能，要仔细修改以实现差分线的阻抗匹配和隔离；4.尽量减少使用过孔和其他一些引起阻抗不连续的因素；5.不要使用90°走线，可用圆弧或45°折线代替；6.信号线在不同的信号层时，要注意调整差分线的线宽和线距，避免因介质条件改变引起的阻抗不连续。