第3章存储器层次结构-5

行号 标记
1111 1110 1101 1100 1011 1010 1001
每行有16B
1000 0111 0110 0101 0100 0011 0010 0001 0000
000
001 010 011 100 101 110 111
10001110
10111100 11111010 10101001 00101000 01101100 00111010 01111100
计算机组成原理 3
3.6.2 主存与cache的地址映射
选择哪种映射方式，要考虑：
硬件是否容易实现(目标：容易)； 地址变换的速度是否快(目标：快) ；
主存空间的利用率是否高(目标：高) ；
主存装入一块时，发生冲突的概率(目标：小) ；
计算机组成原理Βιβλιοθήκη 43.6.2 主存与cache的地址映射
每行有16B
1000 0111 0110 0101 0100 0011 0010 0001 0000
00
01
10
11
计算机组成原理
15
3.6.2 主存与cache的地址映射
[解 ]： ⑴访问内存单元1010110110011010时：取地址码的高10位组号 1010110110与cache中第01组的4行标记依次比较，发现与第01组的 第10行相同(即命中cache)，则访问该行的第1010号单元，即内存地 址1010110110011010映射到cache地址01101010；
计算机组成原理
9
3.6.2 主存与cache的地址映射
[解 ] ：
⑴访问内存单元101010011010时：取地址码的高8位10101001依次 与cache中8行的标记比较，当比较到第011行的标记时发现相同(即 命中cache)，则访问该行的第1010号单元，即内存地址 101010011010 映射到cache地址0111010；
块号 标记 1111 000 001 010 011 100 101 10001 10101 11111 10111 00101 01101 00111 01111 1110 1101 1100 1011 1010 1001 每行有16B 1000 0111 0110 0101 0100 0011 0010 0001 0000
计算机组成原理 8
2、直接映射方式（按号入座）
主存地址长度=(s+w)位； 主存寻址单元数=2(s+w)个字或字节； 主存的块数=2s； 块大小＝行大小=2w个字或字节； cache的行数=m=2r； 标记长度=(s-r)位； 3、组相联映射方式（按排入座，排内随意做）
3.6.2 主存与cache的地址映射
计算机组成原理
上节回顾
为解决主存和CPU之间的速度不匹配问题，依据程序访问 的局部性原理，在主存和CPU之间引入Cache。Cache的 功能全部通过硬件进行实现，在具体设计时，要考虑 Cache容量、数据块的大小、地址映射方式、替换算法、 写策略等问题。 Cache的地址映射有直接映射、全相联映射、组相联映射 三种方式。 Cache的替换算法有FIFO法、LRU法、RAND法等。 写策略有写回法、全写法（写直达法）等。
标记tag长度=s位；
cache的行数k=不由地址格式确定；
应用场合：小容量的Cache
主存标记（块号）s位 Cache块号
计算机组成原理
块内字号w位 块内字号w位
5
3.6.2 主存与cache的地址映射
2、直接映射方式
转换公式：
主存的块数=2s；
主存地址长度=(s+w)位；
寻址单元数=2 s+w个字或字节； 块大小=行大小=2w个字或字节；
1、全相联映射方式
转换公式：
主存地址长度=(s+w)位；
特点：
优点：灵活，冲突概率小，Cache的命 中率和利用率高； 缺点： ⑴比较器难实现，需要一个访问速度很 快代价高的相联存储器； ⑵寻找块时，比较器比较的次数多；
主存寻址单元数=2(s+w)个字或字节；
主存的块数=2s； 块大小＝行大小=2w个字或字节；
组号 标记
1111 0010100101 0010100110 0010010110 0010010110 0010110000 0110110000 1010110110 1000110101 1010110110 1100110001 1010110001 1010111011 1010001101 1100001101 1011001110 0101001111 1110 1101 1100 1011 1010 1001
主存标记s-d位
Cache組号d 组内块号
块内字号w位 块内字号w位
7
Cache组号
计算机组成原理
3.6.2 主存与cache的地址映射
1、全相联映射方式（随意坐）
主存地址长度=(s+w)位； 主存寻址单元数=2(s+w)个字或字节； 主存的块数=2s； 块大小＝行大小=2w个字或字节； 标记长度=s位； 主存地址长度=(s+w)位； 主存寻址单元数=2s+w个字或字节； 块大小=行大小=2w个字或字节； 主存的块数=2s； cache每组的行数=k； cache组数v=2d； cache标记大小=(s-d)位；
行号 标记
1111 1110 1101 1100 1011 1010 1001
每行有16B
1000 0111 0110 0101 0100 0011 0010 0001 0000
000
001 010 011 100 101 110 111
10001110
10111100 11111010 10101001 00101000 01101100 00111010 01111100
2
3.1.1 存储器的分类 3.1.2 存储器的分级 3.1.3 主存储器的技术指标
3.2 SRAM存储器 3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 读/写周期波形图
3.3 DRAM存储器
3.3.1 DRAM存储位元的记忆原理 3.3.2 DRAM芯片的逻辑结构 3.3.3 读/写周期、刷新周期 3.3.4 存储器容量的扩充
计算机组成原理
10
3.6.2 主存与cache的地址映射
[解]：⑵访问内存单元100101101001时：取地址码的高8位10010110依 次与cache中8行的标记比较，发现没有相同的(即不命中cache)，则 访问内存的100101101001号单元;同时把内存的第10010110块（即 100101100000至100101101111单元）的内容调入cache，根据一定 的替换策略替换cache的某一行，假设是第101行，并用10010110覆 盖第101行的标记；
计算机组成原理 —多层次的存储器(5)
2016-3-30
第3章 多层次的存储器
3.1 存储器概述 3.4 只读存储器和闪速存储器 3.4.1 只读存储器ROM 3.4.2 FLASH存储器 3.5 并行存储器 3.5.1 双端口存储器 3.5.2 多模块交叉存储器 3.6 cache存储器 3.6.1 cache基本原理 3.6.2 主存与cache的地址映射 3.6.3 替换策略 3.6.4 cache的写操作策 3.7 虚拟存储器 *3.8 奔腾系列的虚存组织
110
111
计算机组成原理
12
3.6.2 主存与cache的地址映射
[解 ] ：
⑴访问内存单元101010011010时：取地址码的高5位组号10101与 cache中第001行的标记比较，发现相同(即命中cache)，则访问该行 的第1010号单元,即内存地址101010011010 映射到cache地址 0011010；
110
111
计算机组成原理
13
3.6.2 主存与cache的地址映射
[解]：⑵访问内存单元100101101001时：取地址码的高5位组号10010与 cache中第110行的标记比较，发现不相同(即不命中cache)，则访问 内存的100101101001号单元；同时把内存的第10010110块（即 100101100000至100101101111单元）的内容调入cache，替换 cache的第110行内容，并用组号10010覆盖第110行的标记00111；
块号 标记 1111 000 001 010 011 100 101 10001 10101 11111 10111 00101 01101 00111 01111 1110 1101 1100 1011 1010 1001 每行有16B 1000 0111 0110 0101 0100 0011 0010 0001 0000
全相联映射实例分析（注意：行=块,字长32位）
[例1]：假设主存块大小为16B，主存有4096B(则有：4096B÷16B=256 块，即256行)，cache有128B (则有：128B÷16B=8行)，按字节编 址(16=24，所以块内地址码4位)，若采用全相联映射；cache的当前 存储情况如下所示，若访存指令的地址码依次为101010011010和 100101101001，分别简述其访存过程；
行号 标记
1111 1110 1101 1100 1011 1010 1001
每行有16B
1000 0111 0110 0101 0100 0011 0010 0001 0000
000
001 010 011 100 101 110 111
10001110
10111100 11111010 10101001 00101000 01101100 00111010 01111100