基于锁相环的频率合成器的设计
基于MC145151-2PPL频率合成器的设计
一
频 率 合 成 器 的 频 率分 辨 率 。 改 变 Ｒ数值 的 大 小 ，
准 频率源相组合 ，就能产生与标准信号源有相 同的频率稳定度、准确度的众多频率点。
可改变频率合成器的分辨率。由以上可以看 出 当环路锁定后，压控振荡器的输出频率严格 与 输入 频率 行相等 。同时在 一定 范围 内跟踪 输 入信号频率变化 ，具有 良好 的跟踪特性 。只要 Ｌ Ｐ Ｆ通频带设计合理，整个环路就具有 良好的
窄带滤波特性。
１ Ｍ Ｃ １ ４ ５ １ ５ １ － ２ 锁相环 简介
ＭＣ１ ４ ５ １ ５ １ － ２是 一 块 双 列 直 插 式 Ｃ Ｍ ＯＳ大 规 模 集 成 电路 ， 由 ４位 总 线 输 入 、 锁 存 器 选 通
个 高 稳 定度 的 标 准 频 率 ｆ ｓ ， 经 参 考 分 频 器 进
：
Ｒ Ａ ２ Ｒ Ａ １ Ｒ Ａ ｏ Ｍ ｃ １ ４ ５ １ ５ １ — ２
： ： Ｍ Ａ Ｘ ３ ０ ８
；
随 着 移 动 通 信 、雷 达 技 术 以及 遥 测 、 遥
感测控技术不断发展 ，各种 系统对频 率源 的要 求越来越高 ， 不但 要求频率稳定度和准确度高， 而且还要求能方便 的改变 收发频率。特别是无
图一 １ 基 本锁相 环 频率合 成 器组 成框 图
【 关键词 】频率合成 Ｖ Ｃ Ｏ 锁相环 频率 源 分
频 器
广 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 １ 广 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 １
LMX2336锁相环频率合成器电路的设计及编程应用
ｎｄ ａ ＶＣＯ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｂ ａ ｓ ｅ ｄ ｏ ｎ Ｌ ＭＸ ２ ３ ３ ６ ｉ ｓ ｇ ｉ ｖ ｅ ｎ ．Ｔ ｈ ｅ ｗａ ｙ ｕ ｓ ｉ ｎ ｇ Ｈｏ ｔ ｅ ｌ ｋ ｐ ｒ ｏ ｒａ ｇ ｍ ｍｉ ｎ ｇ ｍｉ ｃ ｒ ｏ ｃ ｏ ｎ ｔ ｒ ｏ ｌ ｌ ｅ ｒ ＨＴ ９ ８ Ｒ ０ ６ ８ ｔ ｏ ｃ ｏ ｎ ｔ ｒ ｏ ｌ
不 可 比拟 的 。Ｌ Ｍ Ｘ ２ ３ ３ ６就 是这 样 一款 符合 设 计应 用
干扰 ， 产 生频率 稳 定度 高 的射 频 载波 ， 在 通信 传 输 中
【 摘
要】在无线 电收发设备 中， 锁相 频率合成器 电路是其不 可或缺 的组成部分。首先介绍 了美 国国家半导体公 司
生产 的低功耗 双 通 道 频率 合 成 器 Ｌ ＭＸ ２ ３ ３ ６ 的 内部 结 构 ， 然 后在 深 入研 究其 应 用 特 点 的基 础 上 ， 给 出 了基 于 Ｌ Ｍ Ｘ ２ ３ ３ ６的外 围滤波器 和 Ｖ Ｃ Ｏ电路 的设 计， 以及利用合 泰单 片机 Ｈ Ｔ ９ ８ Ｒ ０ ６ ８编 程控制 Ｌ ＭＸ ２ ３ ３ ６来 达到调 整 Ｖ Ｃ Ｏ
基于NE564D锁相环频率合成器的设计
基于NE564D锁相环频率合成器的设计The Design of PLL Frequency Synthesizer Based on NE564D曾素琼（嘉应学院电子信息工程学院，广东梅州514015）Zeng Su-qiong(School of Electronics and Information Engineer, Jiaying University,Guangdong Meizhou 514015)摘要：设计基于NE564D的锁相频率合成器，对系统的实现作了详细描述，最后对系统作了实验验证及分析。
关键词：锁相环；锁相频率合成器；压控振荡器（VCO）；NE564D中图分类号:TP273;TN915 文献标识码:B 文章编号：Abstract: In this paper, PLL frequency synthesizer based on NE564 is designed. The realization of the system was described in detail. Finally, experimental verification and analyzed of the system were made.Keywords: phase-locked loop; PLL frequency synthesizer; voltage-controlled oscillator (VCO)；NE564DCLC number: TP273;TN915 Document code: B Article ID:1基于NE564D锁相环频率合成器的设计思路与系统框图锁相环NE564D是一种工作频率可高达50MHz的常用超高频集成锁相环，利用74LS393（74LS393是双四位二进制计数器）作为频率合成器的分频器，组成倍频锁相环频率合成器。
合成器输出频率为fo=Nfr。
式中fr为参考频率，通常是用高稳定度的晶体振荡器产生，对晶振频率固定之后获得的。
YTO单锁相环频率合成器设计
关系， 这必然有助于促进集 群内部的技术进步 。 另一方面 ， 集群 内部 的生产企业 、 供应商 、 户在地缘上的聚集 ， 用 创新费用 和压 力就可 以分散 到集群 的各个 组织 中去承担 ， 了新 的创新反 缩短 馈 回路 。
话 ．０ ４－ ９ ２ ． ２ ０ ０ — ３
［ 国家七部委 为“ 环 经济 ” 脉 】 国信 息报 ，０５ ４ ］ 循 把 ． 中 ２０ －
（ 电子科技 大学空天科 学 术研 究院 ， 技 四川 成都 ６０５ ） １０４
摘要 ： 矢量信号 源作 为一种通 用测试仪 器， 制 、 是研 检测 与维护很 多军用电子产 品的必备 工具。频 率合成 器是 矢量 信号
源的核心组成部分 ， 号源整机 的功能和指标起 着决定性作 用。 对信 文章介 绍了Ｙ ０ ＹＧ Ｔ （ ｌ调谐振 荡器） 单锁相环 频率合成
会延缓工业 活动达 到工业生态要求 的进程 。
参考 文献 ［１ 国循 环经济． 作会议讲话 ，０ ４ ０ ． Ｒ． 全 Ｘ － ２０—９
版社 ．０ ４ ２ｏ．
作者简介 ： 刘轶（９３ ） ， 南南阳人 ， 西省行政 学院 １７一 ， 河 女 陕
计 信 息化 。
［ 马 凯． 和 落 实科 学发展 观 大力推进循 环 经济发展 财务 管理教研部讲师 ， １ 】 贯彻 硕士 ， 究方向 ： 环经济 、 域经 济、 研 循 县 会 ［ 解振 华． ２ ］ 关于循 环 经济理 论 与政 策 的几点 思考［】 明 Ｎ． 光
２ １ 年第６ ００ 期 （ 总第 １ １ ４ 期）
串圈高新技术企业
Ｃｈ ｎ － ｅ ｈ Ｅｎ ｅｐ ｉｅ ｉ ａＨｉ Ｔ ｃ ｔ ｒ ｒｓ ｓ． １ Ｃ ｍｕａｖｔ ｔ ｙ １ ） ４
基于ADF4157的Σ-△小数分频锁相环频率合成器设计
图 ３ 示 为 芯 片原 理 框 图 ，Ｌ Ｄ Ｔ 、Ｅ为 串行 输 入 时 所 Ｃ Ｋ、 Ａ Ｅ Ｌ
相对较差 ， 成度低 ， 集 越来 越不能满足现代低成本 、 高一致性 、
钟数据和使能控制 ； Ｘ Ｕ ＭＵ Ｏ Ｔ为输 出信号锁定检测脚 ； Ｐ为电 Ｃ 荷泵输出。 中， Ｓ 其 Ｃ Ｒ为快锁功能控制 ， 它可 以在小频率范围内 信号变换时 陕速锁定 ，它的原理是通过控制 Ｃ Ｐ输出电流来降
为 （Ｒ Ｃ２％ ｖ。 Ｆ Ａ ／２ＸＦｍ
∞ ｍ ＲⅡ ｓ
式 （ 中第 一 项 为 所需 频 率 ， 二 项 为 由小数 分频 形 成 的 １ ） 第
阶调 制 的量 化误 差 。
它将 前 一 级 的 量 化误 差作 为下 一 级 调制 器 的输 入 ， 而把 从
噪声推 向远端 ， 噪声在信号近端受到很大抑制 ， 以被环路 使 可 滤波器滤除 ， 从而达到更好的噪声整形效果 。因此 ， 采用多阶调
快 速 发 展 ， 高 频 率 、 定 度 的要 求 就 越 高 。 对 高稳
荡器输 出信号相位 ， 出 两个信号相 位差成正 比的电压作为 取
误 差 电压 来 控 制 Ｖ Ｏ输 出频 率 ， Ｃ 实现 稳 定 信 号 输 出 。
整数 分频锁相环频率 合成器存在 高分 辨率 低 噪声 之间
锁 相 式 、 锁 相 式 和 数字 分频 锁 相 式 三 种 。数 字 分 频 锁 相 环 取样
∑一 △小数分频锁相环频率合成器具有很高 的开关速度以 及通过 Ｆ Ｇ Ｐ Ａ控制可以迅速 变频 ，有效地 抑制 了输 出杂散 ， 有 效地解决了高鉴相频率和高分辨率的矛盾 ， 降低 了输出信号的 相位噪声。 三阶 ∑一 ｂ Ａｌ 数分频锁相环的结构 如图 ｌ 所示 。
基于锁相环频率合成技术的波形发生器设计
基于锁相环频率合成技术的波形发生器设计一、引言波形发生器是一种用于产生特定波形信号的电子设备，广泛应用于通信、测量、实验室等领域。
基于锁相环频率合成技术的波形发生器能够高精度地产生各种复杂的波形信号，具有频率可调、相位可控、稳定性高等优点，因此在现代电子设备中得到了广泛的应用。
二、基本原理基于锁相环频率合成技术的波形发生器主要由锁相环（Phase-Locked Loop, PLL）和数字控制电路组成。
其中，锁相环是一种反馈控制系统，它通过比较输入参考信号和输出信号的相位差，并根据差值进行调整，使输出信号的频率和相位与输入参考信号保持一致。
数字控制电路则负责接收用户设置的参数，控制锁相环的工作状态和输出信号的波形特性。
三、设计步骤1. 确定波形要求：首先需要明确设计的波形类型和要求，例如正弦波、方波、三角波等，以及所需的频率范围和分辨率。
2. 选择锁相环芯片：根据波形要求选择合适的锁相环芯片，考虑芯片的性能指标、工作频率范围、稳定性等因素。
3. 设计参考信号源：波形发生器的基准时钟通常采用稳定的晶振或时钟源，根据锁相环芯片的需求设计参考信号源电路。
4. 设计数字控制电路：根据用户需求设计数字控制电路，包括参数输入、控制逻辑和输出接口等部分。
5. 编程设置参数：利用数字控制电路进行参数设置，包括频率、相位、幅度等参数的输入和调整。
6. 输出波形信号：锁相环芯片根据输入的参数和参考信号源产生稳定的波形信号，并输出给用户使用。
四、应用场景基于锁相环频率合成技术的波形发生器广泛应用于多个领域。
在通信领域，它可以用于产生各种调制信号，用于调试和测试通信设备的性能。
在测量领域，它可以用于产生精确的时钟信号，用于同步测量设备的采样时序。
在实验室研究中，它可以用于产生特定频率和相位的信号，用于控制和激励实验装置。
五、总结基于锁相环频率合成技术的波形发生器具有频率可调、相位可控、稳定性高等优点，能够产生各种复杂的波形信号。
基于多环锁相宽带细步进频率合成器的设计
现 代 军 事 电 子 对 频 率 源 的 综 合 性 能 提 出 了 越 来 越 高 的 要 求 。宽 频 段 覆 盖 、 细 频 率 步进 、 低 相 位 噪 声 和 低 杂 散 水 平 成 为 了 频 率 合 成 器 的 重 要 发 展 趋 势 。为 实 现 上 述 目标 ， 基 于 多
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ： Ｔ ｏ ｍｅ ｅ ｔ ｔ ｈ ｅ ｒ ｅ ｑ ｕ ｉ ｒ ｅ ｍｅ ｎ ｔ ｓ ｏ ｆ ｗ ｉ ｄ ｅ ｂ ａ ｎ ｄ ａ ｎ ｄ ｓ ｍａ ｌ ｌ ｓ ｔ ｅ ｐ， ｔ ｈ ｅ ｆ ｒ ｅ ｑ ｕ ｅ ｎ ｃ ｙ ｓ ｙ ｎ ｔ ｈ ｅ ｓ ｉ ｚ ｅ ｒ ｂ ａ ｓ ｅ ｄ ｏ ｎ ｍｕ ｌ ｔ ｉ － ｌ ｏ ｏ ｐ ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ｉ ｓ ａ ｎ ａ ｌ ｙ ｓ ｅ ｄ ａ ｎ ｄ ｒ ｅ ｓ ｅ ａ ｒ ｃ ｈ ｅ ｄ ． Ｔ ｈ ｅ ｆ ｅｑ ｒ ｕ ｅ ｎ ｃ ｙ ｓ ｙ ｎ ｔ ｈ ｅ ｓ ｉ ｚ ｅ ｒ ｕ ｓ ｉ ｎ ｇ ＤＤＳ ＋ Ｐ Ｌ Ｌ ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｙ ｇ ｉ ｓ ｉ ｎ ｔ ｒ ｏ ｄ ｕ ｃ ｅ ｄ ｉ ｎ ｃ ｏ ｎ ｔ ｒ ａ ｓ ｔ ｔ ｏ ｃ ｏ ｎ ｖ ｅ ｎ ｔ ｉ ｏ ｎ ａ ｌ ｓ ｉ ｎ ｇ ｌ ｅ
第２ １ 卷 第 ６期
Ｖｏ ｌ Ｉ ２１ Ｎｏ ． ６
电子设 计 工 程
Ｅｌ ｅ ｃ ｔ ｒ ｏ ｎｉ ｃ Ｄｅ ｓ ｉ ｇ ｎ Ｅｎ ｇ ｉ ｎ ｅ ｅ ｒ ｉ ｎ ｇ
基于CD4046锁相环的数字频率合成器电路设计
文章编号 ： １ ６ ７ ４ － ４ ５ ７ ８ （ ２ ０ １ ３ ） ０ ５ － ０ ０ ０ ９ － ０ ３
应 用 实 践
基于 Ｃ Ｄ ４ ０ ４ ６锁 相 环 的 数 字频 率 合 成 器 电路 设 计
刘艳红
（ 国营第七 八五 厂 ， 山 西 太原 ０ ３ ０ ０ ２ ４ ）
定时器产生 的电信号作为输入信 号 （ 参 考信号 ） ｆ ｉ 输入 ４ ０ ４ ６
相位 比较器一端 ， 从 压控 振荡 器输 出信 号 ｆ ｎ经 可预置 分频 器（ Ｊ ７ 、 ｒ 分频 ） 合 成后 得反 馈信 号 ｆ ｂ加 到相 位 比较 器 的另 一 端， 两个输入信号在相 位 比较 器 中进行 相位 或频率 比较 ， 然
信号处理技术 ， 它能严格跟踪相干信号频率 。利用锁 相环构 成的频率 合成 器电路结构 简单 ， 输 出频率 成分 频谱 纯度 高 ，
是一个较好的频率 转换 系统 。
１ 电路总体 设计 思路
该锁相环数字频率合成器 实现的主要 技术 指标为 ： 输 入 频率 ｆ ｉ ＝１ ０ ０ Ｈ ｚ ； 输 出频率 ｆ ｏ ＝１ ０ ０ Ｈ ｚ ～９ ９ ． ９ ｋ Ｈ ｚ ； 分频 系数 Ⅳ为 １— ９ ９ ９之间的任意整数。其 总体框 架如图 １所示 ：
摘 要： 主要介绍 Ｃ Ｄ ４ ０ ４ ６锁相环 数字频率合成器的构成 电路及原理 。Ｃ Ｄ ４ ０ ４ ６锁相 环数 字频 率合成 器主要 由 振荡源电路 、 １ ／ Ｎ可预置分频 器以及锁相 环电路 构成。其功能是将一给定 频率的输入信号 经频 率合成后产 生一 系 列的 Ⅳ倍频 率的输 出信号 。此频 率合 成器具有 系统稳定 、 精确度 高、 较 高的可选择 性与实用性等特 点。 关键词 ： 频率合成 ；锁相环 ；Ｃ Ｄ ４ ０ ４ ６ ；分频 器 中图分类号 ： Ｔ Ｎ ７ ４ ２ ． １ 文献标识码 ： Ａ
频率合成器设计
题目：频率合成器——基于4046的锁相环频率合成器一、课程设计目的：1.熟悉期间4046的基本原理和性能。
2.掌握频率合成器的原理和合成技术。
3.熟悉和掌握所学的各个器件，芯片，以及熟练的应用。
4.理解入锁和失锁的概念和原理。
5.融会贯通所学的高频知识，能够灵活的应用和设计。
6.理解和熟练分析基本的电路。
二、课程设计题目描述和要求：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成。
频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
频率合成器是一个系统，最初产生的一系列频率为参考频率的整数倍，参考频率通常是固定的。
这样的合成器称为整数N频率合成器。
频率合成器技术也不断前进，出现也很多新型的频率合成电路，并在通信电路中得到广泛应用。
锁相环由鉴相器、环路滤波器和压控振荡器组成。
频率合成一个或少量的高准确度高稳定的标准频率作为参考频率,由此导出多个或大量的输出频率.这些输出频率的准确度和稳定度与参考频率是一致的,频率合成器就是用来产生这些频率的部件.技术要求：1.达到输出为4-10M赫兹。
2.频率间隔为5K 赫兹。
3.基于4046芯片的设计。
三、课程设计报告内容及原理：原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N ，从而就得到N 倍参考频率的稳定输出。
一种基于锁相环的数字频率合成器的设计
入信号 ， 后经固定分频电路 分频 ， 成为 Ｐ Ｄ一端的输 人参考频率 Ｆ 。 Ｃ Ｖ Ｏ的输出信号频率 经可预置分频 器进行 Ｊ 分频后输入 Ｐ ７ ｖ Ｄ的另一端。这两种信号进行 比 较， 当其有相位差时 ，Ｄ便 向低通滤波器 （ Ｐ ） 出一 Ｐ ＬＦ 输 个对应 于 相位 差 的误差 电压 。Ｌ Ｆ将误 差 电压 中 的高 频 Ｐ 分量和噪声滤除 ， 并向 Ｖ Ｏ输送一个控制 电压 ， Ｃ 使 发 生改变 ， 从而使 Ｐ Ｄ的输入相位差逐渐消失， 使锁相环路
（ 西安近代化学研究所 ， 陕西 西安 ７ ０ ６ ） １０ ５
摘 要： 现代电子技术对信 号源频率 的准确度 、 稳定度要求愈来愈高 ， 而一个信 号源输 出频率的精度建立在主振器的稳定度上 。当前产生高精度 ， 高
稳定度的频率源主要是 石英晶体振荡器 和原子振荡器等 。然而它们只能产生单一 的频率 。 且造价 昂贵 。于是 ， 本文设计出一种数 字锁相环频率合成 器 。它能够输出若干高精度 。 高稳定度 的， 可调 的频率值 。 具有 电路简洁 ， 操作方便 ， 造价低 廉等优点 。本设计 可广泛应用 于需要输 出稳 定的信号频 率 的场合 。 关键词 ： 数字锁相环 ； 分频 ； 频率合 成器
最 终锁 定 。这 时 ， ： 有
ｆ
＝
ｆ
，
图 ２ 套 环 式 振 荡 器
即有 ＝ ‘ ／ ＝ ‘ ＮＭ Ｎ
此 电路 易 起振 ， 采用 一 块 “ 非 ” 电路 。前 三 级 它 与 门
可见 随 』 ｖ的变化而改变 ， 从而实 现频率输 出可
调 的 目的。
门电路组成无稳 态振荡器 。最 后一个 门电路作缓 冲输 出 。由 尺 ， 。尺 ， ２ 英 晶体及 第二 个 门组成 的第 二个 。Ｃ ，：ｃ 石
基于CD4046锁相环的频率合成器设计
三、确定电路组成方案
原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
图2 1——999分频器
五、锁相环参数设计
本设计中，M固定，N可变。基准频率f2定为100Hz，改变N值，使N=7001~7999，则可产生f2=700.1KHz—799.9KHz的频率范围。锁相环锁存范围：
fmax=800.00KHz
fmin=700.00KHz
则fmax/fmin=1.1
使用相位比较器PC2
（三）、N分频的设计
根据本次课程设计的要求，需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：
PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10)=1时，计数器清零。
3、拨动拨码盘，测输出频率
拨码盘
输出频率f（Hz）
输出波形
7000
700.00K
方波
7001
700.10K
方波
7051
705.10K
方波
7551
755.10K
锁相环及频率合成器的原理及电路设计方案介绍
锁相环及频率合成器的原理及电路设计方案介绍引言锁相环简称PLL,是实现相位自动控制的一门技术，早期是为了解决接收机的同步接收问题而开发的，后来应用在电视机的扫描电路中。
由于锁相技术的发展，该技术已逐渐应用到通信、导航、雷达、计算机到家用电器的各个领域。
自从20世纪70年代起，随着集成电路的发展，开始出现集成的锁相环器件、通用和专用集成单片锁相环，使锁相环逐渐变成一个低成本、使用简便的多功能器件。
如今，PLL技术主要应用在调制解调、频率合成、彩电色幅载波提取、雷达、FM立体声解码等各个领域。
随着数字技术的发展，还出现了各种数字PLL器件，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。
随着现代电子技术的飞快发展，具有高稳定性和准确度的频率源已经成为科研生产的重要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环及频率合成器的原理1.1 锁相环原理PLL是一种反馈控制电路，其特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因PLL可以实现输出信号频率对输入信号频率的自动跟踪，所以PLL通常用于闭环跟踪电路。
PLL在工作的过程中，当输出信号的频率与输入信号的频率相同时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是PLL名称的由来。
PLL通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，PLL组成的原理框图如图1所示。
PLL中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控。
基于AT89C51的锁相频率合成器的设计
第一章 绪论1.1 锁相环路锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，它在无线电 技术的各个领域得到了很广泛的应用。
锁相环路有其独特的优良性能，它具有载波跟踪特 性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁 定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。
它具有 调制跟踪特性，可制成高性能的调制器和解调器。
它具有低门限特性，可大大改善模拟信 号和数字信号的解调质量。
70 年代以来，随着集成电路技术的发展，逐渐出现了集成的 环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个 成本低、使用简便的多功能组件，这就为锁相技术在更广泛的领域应用提供了条件。
锁相环是一个相位误差控制系统。
它比较输入信号和振荡器输出信号之间的相位差， 从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。
所谓全数字锁 相环路(DPLL)就是环路部件全部数字化， 采用数字鉴相器 （DPD）、 数字环路滤波器(DLF)、 数控振荡器(DCO)构成的锁相环路。
本文采用锁相式频率合成的实现方法， 实现中必须解决的关键技术问题是减小相位噪 声，以满足用户提出的较为苛刻的相位噪声指标。
本课题是设计一个由单片机、 定时计数器及单片机集成锁相环路组成的可程控频率合 成器，所以设计过程会涉及到锁相环路、频率合成器和单片机方面的知识。
1.2 锁相技术发展锁相原理在数学理论方面，早在 30 年代无线电技术发展的初期就己出现。
1930 年 己建立了同步控制理论的基础。
1932 年贝尔赛什(Bellescize)第一次公开发表了锁相环路的 数学描述，用锁相环路提取相干载波来完成同步检波。
到了 40 年代，电视接收机的同步 扫描电路中开始广泛地应用锁相技术，使电视图像的同步性能得到很大改善。
进入 50 年 代，随着空间技术的发展，由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的 跟踪滤波器获得成功，并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时 解决了锁相环路最佳化设计问题。
基于单片机控制的lmx2572锁相频率合成器的设计与实现
Technology Study技术研究DCW7数字通信世界2020.010 引言近年来，卫星通信技术的快速发展和各类机载、车载、地面等终端设备的广泛应用，对终端设备的体积和功耗要求越来越高，传统的锁相环和压控振荡器为两种独立的器件，尺寸较大，无法满足越来越迫切的产品小型化需求[1][2][3]，本文利用ATMEL 公司的8位单片机ATTINY9结合TI 公司新一代集成VCO 的频合器LMX2572设计了一款输出频率为4875MHz 的锁相频率源。
设计要求：（1）相位噪声<-70dBc@100Hz ，<-80dBc@ 1kHz ，<-90dBc@ 10kHz ，<-100dBc@100kHz 。
（2）输出电平≥5dBm 。
1 硬件选择与实现1.1 硬件选择LMX2572是美国TI 公司2019年推出的一款低功耗、高性能宽带合成器，可以输出12.4MHz 到6.4GHz 之间的任何频率且不需要内部倍频，这就大大减少了混频输出的本振产生的分频和倍频杂散，PLL 可提供优异的性能，在3.3V 单电源中的电流消耗仅为75mA 。
LMX2572允许用户同步多个器件的输出，并可支持需要输入和输出之间具有确定延迟的应用并提供了一个可精准调节相位的选项，以解决电路板上或器件内的延迟不匹配问题；芯片内部的频率斜升发生器可在自动斜坡生成选项或手动选项中最多合成2段斜坡，以实现最大的灵活性。
通过快速校准算法，用户可在不到20μs 的时间内改变频率。
LMX2572集成了通过3.3V 单电源供电的LDO ，无需再配备板载低噪声LDO ，综合以上描述LMX2572为目前业界同类产品中比较领先的一款芯片，在100kHz 偏频和6.4GHz 载波的情况下具有-106dBc/Hz 的超低相位噪声[4]。
单片机选用的是ATMEL 公司ATTINY9芯片，该单片机是一个6个引脚的8位单片机，尺寸小，功耗低，其内部含有32Byte 的可编程可擦除存储器[5]。
基于LMX1501锁相环的频率合成设计
第 １期 １
电子元 器 件 主 用
Ｅｌ ｃｒ ｎｉ ｍ ｐ ｎｅ ｔ＆ Ｄｅ ｃ ｅ ｔｏ ｃＣｏ ｏ ｎ ｖｉｅＡｐｐ ｉａｉ ｓ ｌｃ ｔ ｏｎ
Ｖｏ ．０ Ｎｏ １ Ｉ ．１ １
ＮＯＶ ００８ ．２
２ ０ 年 １ Ｂ ０８ １
基于Ｌ １０锁相环 的频率合成设计 ＭＸ ５ １
１ Ｌ ． ２ ＭＸ１Ｏ Ａ的特 性及应 用 ５１
收 稿 １ ：０ ７ ２ ２ ３期 ２ ０ —１ —１
者 １ ８１９ 。 ２ ／２ ）
Ｎ 数 器 包 含 ７ 吞 咽计 数 器 （ 数 器）和 计 位 Ａ计
１ 位 可编 程 计 数器 （ 计 数 器） １ Ｂ 。如果 输 入 的最后
一
１１ Ｈ 输 入 频率 下 实 现６ ／５ 者 １ ８１ ９ ．Ｇ ｚ ４６ 或 ２ ／２ 除数 分 频 。Ｌ １ ０ Ａ使 用 数 字锁 相 环 技 术 ，具 有 非 常 ＭＸ ５ １ 稳 定 的线 性相 位检 测 特性 ，以及很 低 的本 振信 号
噪 声
１ ８１ ９ ２ ／２ 。如 果 控制 位 （ 低位 ）为低 ，则 数 据信 最 号 被传 人Ｎ 数器 （ 计 可编程 除 数器） 。
０ 引言
频率合 成 是从 一个 单 一频 率 的低频 晶体振 荡
器 中产生 多种 特别 精 确频 率 的一种 方 法 。在 大多
Ｌ ＭＸ１０ Ａ 定 频 率范 围最 高 为 １ Ｈ ．工 ５ １锁 ．Ｇ ｚ １ 作 电压为 ２ — ． Ｖ，３Ｖ时 的 电流 消耗 典 型值 为６ ． ５ ７ ５
位控 制 数据位 为低 ，则数 据 பைடு நூலகம்１ 位 移位 寄存 器 ９
ｌ 电 手元 器 件 盔 用 ８
基于ADF4360—8的锁相环频率合成器的设计与实现
ｓ ｙ ｎ ｈｅ ｔ ｓ ｉ ｚ ｅ ｒ ｒ ｅ ａ ｃ ｈ ｅ ｓ ２ ． １ ６ Ｖ（ ｐ ｅ ａ ｋ － ｐ ｅ ａ ｋ ） ， ｂ ｅ ｉ ｎ ｇ ａ ｂ ｌ ｅ ｔ ｏ ｄ ｉ ｒ ｅ ｃ ｔ ｉ ｖ ｅ ｌ ｙ ｄ ｒ ｉ ｖ ｅ ｔ ｈ ｅ Ｔ Ｔ Ｌ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ． Ｔ ｈ ｅ ｔ ｅ ｓ ｔ ｒ ｅ ｓ ｕ ｌ ｔ ｓ ｓ ｈ ｏ ｗ ｔ ｈ ａ ｔ
谢 亮 ，芦旭 ，吴成 英 。 ，杨 建青 ，樊战友
（ １ ．中国科学院 国家授时 中心 ，西安 ７ １ ０ ６ ０ ０ ； ２ ．中国科学 院研究生 院 ，北京 １ ０ ０ ０ ３ ９ ；
３ ．湖北民族大学 ，恩施 ４ ４ ５ ０ ０ ０ ）
摘要：为满足工程需要 ，设计并 实现 了一种基 于锁相环 芯片 Ａ Ｄ Ｆ ４ ３ ６ ０ — ８ 的低噪声 高稳定度频率
ｈｅ ｔ ｏ ｕ ｔ ｐ ｕ ｔ ｓ ｉ ｇ ｎ ａ ｌ ｓ ｏ ｆ ｔ ｈ ｅ ｒ ｆ ｅ ｑ ｕ ｅ ｎ ｃ ｙ ｓ ｙ ｎ ｈｅ ｔ ｓ ｉ ｚ ｅ ｒ ｒｅ ａ ｃ ｈ ｒａ ａ ｃ ｔ ｅ ｒ ｉ ｚ ｅ ｄ ｂ ｙ ｇ ｏ ｏ ｄ ｓ ｔ ａ ｂ ｉ ｌ ｉ ｙ， ｔ ｌ ｏ ｗ ｎ ｏ ｉ ｓ ｅ ａ ｎ ｄ ｈ ｉ ｇ ｈ ａ ｍｐ ｌ ｉ ｔ ｕ ｄ ｅ ．
ＸＩ Ｅ Ｌｉ ａ ｎ ｇ 一， ＬＵ Ｘｕ 一， Ｗ Ｕ Ｃｈｅ ｎ ｇ ． ｙｉ ｎ ｇ ， ＹＡＮ Ｇ Ｊ ｉ ａ ｎ． ｑ ｉ ｎ ｇ ， Ｆ ＡＮ Ｚｈ ａ ｎ． ｙｏ ｕ
ｆ １ ． Ｎａ ｔ ｉ ｏ ｎ ａ ｌ Ｔ ｉ ｍｅ Ｓ ｅ ｒ ｖ ｉ ｃ ｅ Ｃｅ ｎ ｔ ｅ ｒ ， Ｃｈ ｉ ｎ ｅ ｓ ｅＡｃ ａ ｄ ｅ ｍｙ ｏ ｆ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ ｓ ， Ｘｉ ａ ｌ ｌ ７ １ ０ ６ ０ ０ ， Ｃｈ ｉ ｎ ａ ；
集成电路课程设计——锁相环CD4046设计频率合成器
集成电路课程设计一-锁相环CD4046设计频率合成器学号：110800316 姓名：苏毅坚指导老师：罗国新2011年1月锁相环CD4046设计频率合成器实验目的：设计一个基于锁相环CD4046设计频率合成器范围是10k〜100K,步进为1K设计和制作步骤：确定电路形式，画出电路图。
计算电路元件参数并选取元件O组装焊接电路。
调试并测量电路性能。
确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N,从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率n,经固定分频后（M分频）得到基准频率fi，，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：n/M=fF=f2/N 故f2=N『l （Fl为基准频率）当N变化时，就可以得到一系列的输出频率f2o设计方法（一）、振荡源的设计用CMOS与非门和1M晶体组成1MHz振荡器，如图14。
图中Rf使F1工作于线性放大区。
晶体的等效电感，Cl> C2构成谐振回路。
C1、C2可利用器件的分布电容不另接。
Fl、F2、F3 使用CD4049o（二）、N分频的设计N分频采用CD40103进行分频。
CD40103是BCD码8位分频器。
采用8位拨码开关控制分频大小。
输入的二进制大小即为分频器N分频。
图中RP1为1K排阻（三）、1KHZ标准信号源设计（即M分频的设计）根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518 （共4个计数器）组成一个1000分频器，也就是三个十分频器，这样信号变为2Khz.再经过双D触发器，这样就可把2MHz的晶振信号变成500hz 的标准信号。
如下图所示：（四）4046锁相环的设计锁相环4046为主芯片。
电路图如下：500Hz信号从14脚输入。
3脚4脚接N分频电路，即40103分频电路。
基于ADF4106的锁相环频率合成器
1 引言在无线通信领域中，高性能频率源是通信设备、雷达、电子侦察和对抗设备、精密测量仪器的核心部件。
现代通信系统对频率源的精度、分辨率、转换时间及频谱纯度等提出了越来越高的要求，性能卓越的频率源均通过频率合成技术来实现。
本文所讨论的锁相环频率合成技术是基于锁相环路的同步原理，由一个高准确度、高稳定度的参考晶体振荡器，综合出大量离散频率的一种技术。
锁相环频率合成器是一种相位锁定装置，是一种频率稳定度较高的离散间隔型频率信号发生器。
2 锁相环频率合成器的基本原理锁相环是频率合成技术的基础。
锁相环路(PLL)通常由鉴相器(PD)、环路滤波器(LP)、压控振荡器(VCO)和可变程序分频器组成。
锁相环路是一个相位误差控制系统，它比较输入信号与压控振荡器输出信号之间的相位差，产生一个对应于两个信号相位差的误差电压，该误差电压经处理后去调整压控振荡器的频率（相位）。
当环路锁定时，输入信号与压控振荡器输出信号频差为零，相位差不再随时间变化，此时，误差控制电压为一固定值，压控振荡器输出频率与输入信号频率相等，即fo=fr。
锁相环路的这一特点，使它在自动频率控制中得到应用，以实现精确的频率控制。
环路在锁定时要得到一定的控制电压，则鉴相器必须有一个非零的输出，即，环路作用必须有相位差，相位差维持着两信号的同步，使输出信号频率稳定。
锁相环基本原理方框图如图1所示。
鉴相器又称比相器，对输入信号与环路输出信号的相位进行比较, 产生误差控制电压；环路滤波器滤除误差电压中的高频分量和噪声，以保证环路所要求的性能，增加环路的稳定性；压控振荡器的振荡频率受环路滤波器输出电压的控制，使压控振荡器输出信号频率向输入信号频率靠拢，两个信号间的相位差减小。
可变程序分频器的作用是使压控振荡器的输出频率经分频后再与参考频率进行相位比较，从而产生误差控制电压，并以误差控制电压来调整压控振荡器的相位。
锁相环路对高稳定度的参考振荡器（通常是晶体振荡器）锁定，环路串接可编程的程序分频器，通过编程改变程序分频器的分频比R、N，从而获得N/R倍参考频率的稳定输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CD4046引脚和外围电路图如图3所示。
2.2设计实例
本设计中参考频率源选用COMS石英晶体多谐振荡器产生2 MHz的矩形脉冲信号，电路如图4所示。
基于锁相环的频率合成器的设计
作者：张坤陈义等来源：本站原创点击数：70更新时间：2007-11-29
随着现代电子技术的发展，具有高稳定性和准确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。高性能的频率源可通过频率合成技术获得。随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
可变分频器由集成四位二进制同步加法计数器74LS161来完成。这里采用4片74LS161通过预置数的方法来实现可变分频。为提高工作速度可采用图5所示接法。利用同步方案最高可实现65 536分频。预制值=65 536-N。经过可变分频后获得的信号是窄脉冲信号，在输出端可利用74LS74对该信号进行二分频，以便获得方波信号，从而满足相位比较器I的占空比的要求。此时实际分频系数变为2N。
参考分频器与可变分频器采用同样的电路，目的在于通过设置不同的分频系数M，以实现不同的频率间隔的需求。
本设计选取无源比例积分滤波器作为环路滤波器，其时间常数r=(R3+R4)C2。电路如图6所示。
2.3电路的调试
在调试的过程中需注意R1，R2，C1的选取，选取不同的R1，R2，C1并合理设置可变分频系数N，就可获得不同频率范围的输出信号，同时根据所需情况注意选取合适的滤波器，设置不同的前置分频系数即可改变频率间隔。
3结语
该电路由于频率范围和频率间隔可根据具体需要进行调节，且输出信号频率具有高稳定性和准确性，可广泛作为离散信号源来使用，也可用于集成。此外，如用单片机对分频器的置数端进行控制，可更加方便地实现频率的调整。
1.2锁相环频率合成器原理
如图2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。参考分频器对参考频率源进行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号进行分频，分频之后返回到相位比较器输入端与参考信号进行比较。当环路处于锁定时有f1=f2，因为f1=fr/M，f2=fo/N，所以有fo=Nfr/M。只要改变可变分频器的分频系数N，就可以输出不同频率的信号。
2基于CD4046的锁相环频率合成器的设计
2.1集成锁相环CD4046介绍
单片集成锁相环CD4046采用CMOS电路工艺，特点是电源电压范围宽(3～18 V)，输入阻抗高(约100 MΩ)，动态功耗小。在电源电压VDD=15 V时最高频率可达1.2 MHz，常用在中、低频段。CD4046内部集成了相位比较器Ⅰ、相位比较器Ⅱ、压控振荡器以及线性放大器、源跟随器、整形电路等。
相位比较器Ⅰ采用异或门结构，使用时要求输入信号占空比为50％。当两路输入信号的高低电平相异时，输出信号为高电平，反之，输出信号为低电平。相位比较器Ⅰ的捕捉能力和滤波器有关，选择合适的滤波器可以得到较宽的捕捉范围。
相位比较器Ⅱ由一个信号的上升沿控制，他对输入信号的占空比要求不高，允许输入非对称波形，具有很宽的捕捉范围。相位比较器Ⅱ的输出和两路输入信号的频率高低有关，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑"0"，反之则输出逻辑"1"。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态。
1锁相环频率合成器的原理
1.1锁相环原理
锁相环(PLL)是构成频率合成器的核心部件。主要由相位比较器(PD)、压控振荡器(VCO)、环路滤波器(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。他的被控制量是相位，被控对象是压控振荡器。如图1所示，如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θt)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。